專利名稱：一種像素電路及顯示裝置的制作方法
技術領域：
本實用新型涉及有機發(fā)光技術領域，尤其涉及一種像素電路及顯示裝置。
背景技術：
有機發(fā)光二極管(Organic Light Emitting Diode, OLED)顯示器因具有功耗低、亮度高、成本低、視角廣，以及響應速度快等優(yōu)點，備受關注，在有機發(fā)光技術領域得到了廣泛的應用。OLED顯示器中，存在以下不可避免的問題。首先，背板上用于實現(xiàn)圖像顯示的每一個晶體管由于在制作過程中存在結構上的不均勻性，以及電學性能和穩(wěn)定性方面的不均勻性，導致晶體管的閾值電壓Vth發(fā)生了漂移。其次，晶體管在長時間導通的情況下會造成穩(wěn)定性下降。另外，隨著OLED尺寸大型化的發(fā)展，相應地信號線上的負載變大，導致在信號 線上出現(xiàn)電壓衰減，比如工作電壓Vdd發(fā)生改變。使用現(xiàn)有用于驅(qū)動OLED發(fā)光的像素電路的結構驅(qū)動OLED工作時，流過OLED的電流與驅(qū)動晶體管的閾值電壓Vth、驅(qū)動晶體管的穩(wěn)定性、參考電壓Vdd中的其中之一或其中多個因素有關。當為每一個像素施加相同的驅(qū)動信號，背板顯示區(qū)域流過每個OLED的電流不相等，導致背板上的電流不均勻，從而導致圖像亮度不均勻。

實用新型內(nèi)容本實用新型實施例提供一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。本實用新型實施例提供的像素電路，包括充電子電路、驅(qū)動子電路，以及發(fā)光控制子電路；所述驅(qū)動子電路包括參考信號源、驅(qū)動晶體管、第一電容、第二電容，以及發(fā)光器件；其中，所述驅(qū)動晶體管的柵極與第一電容的第一端相連，源極與參考信號源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述發(fā)光器件與發(fā)光控制子電路的第二端相連；所述第二電容的一端與第一電容的第二端相連，另一端與參考信號源的輸出端相連；所述充電子電路與所述第一電容的第二端相連；所述充電子電路用于為所述第一電容充電，所述發(fā)光控制子電路用于控制驅(qū)動子電路導通，使得第一電容放電，所述第一電容放電驅(qū)動光器件發(fā)光，所述第二電容用于維持所述第一電容第二端對應的電位。本實用新型實施例提供一種像素電路，包括充電子電路、驅(qū)動子電路，以及發(fā)光控制子電路；充電子電路導通時，將數(shù)據(jù)信號對應的電壓Vdata加載到第一電容的第二端，為電容充電；當發(fā)光控制子電路導通時，將與發(fā)光控制子電路相連的驅(qū)動子電路導通，第一電容放電，驅(qū)動發(fā)光器件發(fā)光。驅(qū)動發(fā)光器件發(fā)光的電壓僅與Vdata有關,與像素的閾值電壓Vth和參考電壓無關，不存在Vth和參考電壓對發(fā)光器件電流的影響，不同像素輸入相同數(shù)據(jù)信號時，得到的圖像的亮度相同，提高了顯示裝置顯示區(qū)域圖像亮度的均勻性。

圖1為本實用新型實施例提供的像素電路結構示意圖；圖2為本實用新型實施例提供的像素電路具體結構示意圖；圖3為本實用新型實施例提供的具有復位功能的像素電路結構示意圖；圖4為本實用新型實施例提供的與圖3所示的像素電路對應的像素電路工作時序圖；圖5為本實用新型實施例提供的另一種像素電路具體結構示意圖；圖6為本實用新型實施例提供的具有復位功能的像素電路結構示意圖；圖7為本實用新型實施例提供的與圖6所示像素電路對應的像素電路工作時序圖。
具體實施方式
本實用新型實施例提供的一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。本實用新型實施例像素電路中的驅(qū)動晶體管可以是薄膜晶體管(ThinFilmTransistor, TFT)也可以是金屬氧化物半導體場效應管(Metal OxidSemiconductor,M0S)。所述驅(qū)動晶體管可以是n型晶體管也可以是p型晶體管。本實用新型實施例所述的發(fā)光器件可以是有機發(fā)光二極管0LED，有機電致發(fā)光元件(EU。像素電路在發(fā)光階段，驅(qū)動子電路導通，發(fā)光器件在n型驅(qū)動晶體管或p型驅(qū)動晶體管漏電流的作用下，實現(xiàn)發(fā)光顯示。本實用新型實施例提供的像素電路可以保證在發(fā)光階段驅(qū)動OLED發(fā)光的驅(qū)動電壓(與所述驅(qū)動晶體管漏電流對應的電壓)的變量僅與數(shù)據(jù)信號源提供的電壓Vdata有關，與參考電壓源提供的參考電壓VDD、VSS，以及驅(qū)動晶體管的閾值電壓Vth無關。即使顯示裝置的背板在生產(chǎn)時存在驅(qū)動晶體管不均勻或穩(wěn)定性下降或信號線上的負荷較重的問題，都不會影響顯示區(qū)域電流的均勻性，從而提高了顯示裝置顯示區(qū)域圖像亮度的均勻性。下面通過附圖具體說明本實用新型實施例提供的技術方案。參見圖1，本實用新型實施例提供的像素電路包括充電子電路1、驅(qū)動子電路2，以及發(fā)光控制子電路3 ；驅(qū)動子電路2包括參考信號源21、驅(qū)動晶體管TO、第一電容Cl、第二電容C2,以及發(fā)光器件Dl ；其中，驅(qū)動晶體管TO的柵極與第一電容Cl的第一端(圖1所示的A端)相連，源極與參考信號源21的輸出端相連，漏極與發(fā)光控制子電路3的一端相連(如圖1中的C端)；發(fā)光器件Dl與發(fā)光控制子電路3的另一端(如圖1中的D端)相連；第二電容C2的一端與第一電容Cl的第二端(如圖1中的B端)相連，另一端與參考信號源21的輸出端相連；也就是說，第一電容Cl與第二電容C2串聯(lián)。充電子電路I與第一電容Cl的第二端B相連；充電子電路I用于為第一電容Cl充電，發(fā)光控制子電路3用于控制驅(qū)動子電路2導通，使得第一電容Cl放電,第一電容Cl放電驅(qū)動驅(qū)動晶體管TO,使得發(fā)光器件Dl發(fā)光，第二電容C2用于維持與之相連的第一電容Cl第二端B端對應的電位。下面結合圖1簡要說明本實用新型像素電路的工作原理在像素電路處于數(shù)據(jù)信號寫入階段，發(fā)光控制子電路3關閉，發(fā)光器件Dl與驅(qū)動子電路2斷開,發(fā)光器件Dl停止發(fā)光。充電子電路I輸出與數(shù)據(jù)信號對應的電壓Vdata,力口載到第一電容Cl的第二端B,為第一電容Cl充電。在像素電路處于發(fā)光階段，發(fā)光控制子電路3導通，驅(qū)動子電路2導通；參考信號源21輸出的參考電壓V#；t加載到驅(qū)動晶體管TO的源極，以及加載到第二電容C2與參考信號源21相連的一端，該第二電容C2維持了第一電容Cl的第二端B的電壓，保證了參考信號源21不改變第一電容Cl在數(shù)據(jù)信號寫入階段存儲的電荷量。驅(qū)動晶體管TO根據(jù)加載到源極的參考電壓以及第一電容Cl放電對應的電壓導通，驅(qū)動發(fā)光器件Dl發(fā)光。所述驅(qū)動晶體管TO可以是p型晶體管也可以是n型晶體管。下面首先以各開關晶體管和驅(qū)動晶體管TO為p型晶體管為例說明本實用新型實施例提供的像素電路以及實現(xiàn)驅(qū)動發(fā)光的原理。需要說明的是，對于p型驅(qū)動晶體管，Vdd為高于GND的正值，Vdata為正值，Vth是負值。參見圖2，當驅(qū)動晶體管為p型晶體管時，發(fā)光器件Dl的正極與發(fā)光控制子電路3的第二端D相連；發(fā)光器件Dl的負極與低電平信號源相連。較佳地，OLED Dl的負極與接地(GND)信號源相連。充電子電路I包括數(shù)據(jù)信號源11、門信號源12，以及第一開關晶體管Tl ；第一開關晶體管Tl的漏極與數(shù)據(jù)信號源11的輸出端相連，源極與第一電容Cl的第二端B相連，柵極與門信號源12的輸出端相連；門信號源12用于控制第一開關晶體管Tl導通，數(shù)據(jù)信號源11為第一電容Cl充電。 所述充電子電路I的工作原理簡述如下在像素電路處于數(shù)據(jù)信號寫入階段時，門信號源12控制第一開關晶體管Tl導通，數(shù)據(jù)信號源11輸出數(shù)據(jù)信號，數(shù)據(jù)信號對應的電壓Vdata加載到第一電容Cl的第二端B，數(shù)據(jù)信號寫入完畢，第一電容Cl存儲的電荷為電壓Vdata對應的電荷。參見圖2，驅(qū)動子電路2包括參考信號源21、驅(qū)動晶體管TO、第一電容Cl、第二電容C2，以及發(fā)光器件Dl ；其中，驅(qū)動晶體管TO的柵極與第一電容Cl的第一端(圖2所示的A端)相連，源極與參考信號源21的輸出端相連，漏極與發(fā)光控制子電路3的一端相連(如圖2中的C端)；發(fā)光器件Dl與發(fā)光控制子電路3的另一端(如圖2中的D端)相連；第二電容C2的一端與第一電容Cl的第二端(如圖1中的B端)相連,另一端與參考信號源21的輸出端相連；也就是說，第一電容Cl與第二電容C2串聯(lián)。充電子電路I用于為第一電容Cl充電，發(fā)光控制子電路3用于控制驅(qū)動子電路2導通，使得第一電容Cl放電,第一電容Cl放電驅(qū)動驅(qū)動晶體管T0,使得發(fā)光器件Dl發(fā)光，第二電容C2用于維持與之相連的第一電容Cl第二端B端對應的電位。參見圖2，發(fā)光控制子電路3包括發(fā)光信號源31和第二開關晶體管T2 ；[0047]第二開關晶體管T2的源極與驅(qū)動晶體管TO的漏極相連，漏極與發(fā)光器件Dl的正極相連，柵極與發(fā)光信號源31的輸出端相連；發(fā)光信號源31用于控制第二開關晶體管T2導通，從而控制與第二開關晶體管T2相連的驅(qū)動子電路2導通。所述發(fā)光控制子電路3的工作原理簡述如下在像素電路處于發(fā)光階段，發(fā)光信號源31控制第二開關晶體管T2導通，與第二開關晶體管T2相連的發(fā)光器件Dl和驅(qū)動晶體管TO所在的支路導通。參考電壓源21輸出的高于地GND的電壓Vdd加載到驅(qū)動晶體管TO的源極，以及加載到第二電容C2與參考電壓源21輸出端相連的一端。第一電容Cl放電,驅(qū)動晶體管TO在第一電容Cl放電對應的電壓以及參考電壓Vdd的作用下被驅(qū)動，使得發(fā)光器件Dl持續(xù)發(fā)光。需要說明的是，本實用新型實施例提供的像素電路也可以不包括發(fā)光控制子電路3，發(fā)光控制子電路3不存在時用導線將其代替實現(xiàn)導通即可，均可以實現(xiàn)數(shù)據(jù)信號的寫入和發(fā)光過程。因為發(fā)光控制子電路3在數(shù)據(jù)信號的寫入階段時，發(fā)光信號源31控制第二開關晶體管T2關閉，降低和避免數(shù)據(jù)信號源11對驅(qū)動晶體管TO帶來的干擾，例如不會因為Vdd信號線上由于負載原因所導致的Vdd IR Drop;同樣，發(fā)光控制子電路3在數(shù)據(jù)信號的寫入階段時，降低和避免發(fā)光器件Dl電壓降(Voled)對數(shù)據(jù)信號寫入的影響。參見圖3，所述像素電路還包括復位子電路4，該復位子電路4包括復位信號源41、第三開管晶體管T3，以及第四開關晶體管T4 ；第三開關晶體管T3的源極與第一電容Cl的第二端B相連，漏極與待復位到參考復位電壓的電壓源相連；柵極與復位信號源41的輸出端相連；所述參考復位電壓的電壓源可以為單獨的恒定電壓源，輸出的電壓為Vref。也可以是參考接地點GND相連(如圖3中所示)。第四開關晶體管T4的源極與驅(qū)動晶體管TO的柵極相連，漏極與驅(qū)動晶體管TO的漏極相連，柵極與復位信號源41的輸出端相連；復位信號源41控制第三開管晶體管T3和第四開關晶體管T4導通，待復位到某一參考復位電壓的電壓源輸出的電壓加載到第三開管晶體管T3的源極，與第三開管晶體管T3源極相連的第一電容Cl的第二端復位至參考復位電壓。所述待復位到參考復位電壓的電壓源為參考信號源或一恒定電壓源；當待復位到參考復位電壓的電壓源為參考信號源時，將第一電容的第二端復位至GND。以將第一電容的第二端復位至GND為例，說明所述復位子電路4的工作原理在像素電路處于復位階段，復位信號源41控制第三開管晶體管T3和第四開關晶體管T4導通，與第三開管晶體管T3漏極相連的參考地電壓加載到與第三開管晶體管T3的源極相連的第一電容Cl的第二端B,此時第一電容Cl的第二端B電壓為GND;由于參考信號源21輸出的電壓為直流電壓,Vdd —直加載到第二電容C2的一端,第二電容C2保證與之相連的第一電容Cl的第二端B的電壓為GND ;第四開關晶體管T4導通第四開關晶體管T4的源極和漏極分別與驅(qū)動晶體管TO的柵極和漏極相連，使得驅(qū)動晶體管TO的連接方式變?yōu)槎O管的連接方式，此時，加載到第一電容Cl的第一端A的電壓為VDD+Vth。復位子電路4使得加載到第一電容Cl的第一端A的電壓為VDD+Vth加載到第一電容Cl的第二端B的電壓為GND。下面結合圖3所示的像素電路和圖4所示的像素電路的時序圖，具體說明本實用新型實施例提供的像素電路各子電路實現(xiàn)相應功能的原理。并且，本實用新型均以將第一電容的第二端復位至GND為例說明。所述像素電路具有復位功能、數(shù)據(jù)信號寫入功能和驅(qū)動發(fā)光功能，相應地，像素電路包括三個工作階段，依次為復位階段、寫入階段，以及發(fā)光階段。第一階段復位階段。參見圖3和圖4，由圖4所示的時序圖可知發(fā)光信號源31由低電平變?yōu)楦唠娖?，控制與發(fā)光信號源31相連的第二開關晶體管T2截止，發(fā)光器件Dl停止發(fā)光，為第一電容Cl復位做準備；門信號源12 —直處于高電平，與門信號源12相連的第一開關晶體管截止，數(shù)據(jù)信號無法寫入；數(shù)據(jù)信號源11仍然保持低電平，數(shù)據(jù)信號停止輸出，為第一電容Cl復位做準備；參考電壓源21 —直輸出直流高電平信號，輸出的電壓為Vdd。復位信號源41由高電平變?yōu)榈碗娖?，與復位信號源41相連的第三開關晶體管T3和第四開關晶體管T4導通；第三開關晶體管T3導通，與第三開關晶體管T3的漏極相連的參考地電壓加載到與第三開關晶體管T3的源極相連的第一電容Cl的第二端B。此時，第一電容Cl的第二端B電壓為GND。第四開關晶體管T4導通，第四開關晶體管T4的源極和漏極分別與驅(qū)動晶體管TO的柵極和漏極相連，使得驅(qū)動晶體管TO的柵極和漏極導通，驅(qū)動晶體管TO的連接方式變?yōu)槎O管的連接方式，此時，加載到第一電容Cl的第一端A的電壓為VDD+Vth。Vth為驅(qū)動晶體管TO的閾值電壓。復位子電路4使得加載到第一電容Cl的第一端A的電壓為VDD+Vth加載到第一電容Cl的第二端B的電壓為GND。第二階段寫入階段。參見圖3和圖4，由圖4所示的時序圖可知發(fā)光信號源31繼續(xù)保持高電平，使得發(fā)光器件Dl停止發(fā)光，為數(shù)據(jù)信號的寫入做準備；復位信號源41由低電平變?yōu)楦唠娖?，與之相連的第三開關晶體管T3和第四開關晶體管T4截至，復位子電路4的復位電壓對應的電荷存儲在第一電容Cl中。門信號源12由高電平變?yōu)榈碗娖?，與門信號源12相連的第一開關晶體管Tl導通；數(shù)據(jù)信號源11由低電平變?yōu)楦唠娖?，?shù)據(jù)信號輸出，對應的電壓Vdata加載到第一電容Cl的第二端B,根據(jù)電荷守恒原理,第一電容Cl的第一端A也感應出與Vdata對應的電荷，第一電容Cl的第一端A的電壓變?yōu)閂DD+Vth+VDATA,第一電容Cl的第二端B的電壓變?yōu)?br> Vdata。數(shù)據(jù)信號對應的電壓Vdata寫入電路,對應的電荷存儲在第一電容Cl中，為下一階段的發(fā)光器件發(fā)光做準備。第三階段發(fā)光階段。參見圖3和圖4，由圖4所示的時序圖可知[0083]門信號源12由低電平變?yōu)楦唠娖剑c之相連的第一開關晶體管Tl截止，數(shù)據(jù)信號停止與入電路。數(shù)據(jù)信號源11由高電平變?yōu)榈碗娖剑瑪?shù)據(jù)信號停止輸出。復位信號源41仍然保持高電平，與之相連的第三開關晶體管T3和第四開關晶體管T4截止。參考信號源21保持高電平，輸出直流信號對應的電壓VDD。發(fā)光信號源31由高電平變?yōu)榈碗娖剑c之相連的第二開關晶體管T2導通，與第二開關晶體管T2相連的發(fā)光器件Dl和驅(qū)動晶體管TO所在的支路導通。加載到驅(qū)動晶體管TO源極的電壓為Vs=Vdd,柵極的電壓Vg等于第一電容Cl的第一端A的電壓VDD+Vth+VDATA (Vg_VDD+Vth+VDATA)。此時，驅(qū)動晶體管TO的源極和柵極之間的電壓差為Vgs=Vg-Vs= (VDD+Vth+VDATA) -Vdd=Vth+Vdata。由于驅(qū)動晶體管TO工作于飽和狀態(tài)，根據(jù)飽和狀態(tài)電流特性，可知驅(qū)動晶體管TO的漏電流滿足如下公式
權利要求1.一種像素電路，其特征在于，包括充電子電路、驅(qū)動子電路，以及發(fā)光控制子電路；所述驅(qū)動子電路包括參考信號源、驅(qū)動晶體管、第一電容、第二電容，以及發(fā)光器件；其中，所述驅(qū)動晶體管的柵極與第一電容的第一端相連，源極與參考信號源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述發(fā)光器件與發(fā)光控制子電路的第二端相連；所述第二電容的一端與第一電容的第二端相連，另一端與參考信號源的輸出端相連； 所述充電子電路與所述第一電容的第二端相連；所述充電子電路用于為所述第一電容充電，所述發(fā)光控制子電路用于控制驅(qū)動子電路導通，使得第一電容放電，所述第一電容放電驅(qū)動發(fā)光器件發(fā)光，所述第二電容用于維持所述第一電容第二端對應的電位。
2.根據(jù)權利要求1所述的像素電路，其特征在于，所述充電子電路包括數(shù)據(jù)信號源、 門信號源，以及第一開關晶體管；第一開關晶體管的漏極與數(shù)據(jù)信號源的輸出端相連，源極與第一電容的第二端相連， 柵極與門信號源的輸出端相連；所述門信號源用于控制第一開關晶體管導通，所述數(shù)據(jù)信號源為所述第一電容充電。
3.根據(jù)權利要求2所述的像素電路，其特征在于，所述發(fā)光控制子電路包括發(fā)光信號源和第二開關晶體管；所述第二開關晶體管的源極與驅(qū)動晶體管的漏極相連，漏極與發(fā)光器件的正極相連， 柵極與發(fā)光信號源的輸出端相連；所述發(fā)光信號源用于控制第二開關晶體管導通，從而控制與第二開關晶體管相連的驅(qū)動子電路導通。
4.根據(jù)權利要求3所述的像素電路，其特征在于，所述像素電路還包括復位子電路，該復位子電路包括復位信號源、第三開管晶體管，以及第四開關晶體管；所述第三開關晶體管的源極與第一電容的第二端相連，漏極與待復位到某一參考復位電壓的電壓源相連；所述第四開關晶體管的源極與驅(qū)動晶體管的柵極相連，漏極與驅(qū)動晶體管的漏極相連，柵極與復位信號源的輸出端相連；所述復位信號源控制第三開管晶體管和第四開關晶體管導通，所述待復位到某一參考復位電壓的電壓源輸出的電壓加載到所述第三開管晶體管，與第三開管晶體管源極相連的第一電容的第二端復位至參考復位電壓。
5.根據(jù)權利要求4所述的像素電路，其特征在于，所述待復位到參考復位電壓的電壓源為參考信號源或一恒定電壓源；當待復位到參考復位電壓的電壓源為參考信號源時，將第一電容的第二端復位至GND。
6.根據(jù)權利要求4所述的像素電路，其特征在于，當所述驅(qū)動晶體管為P型晶體管時， 所述發(fā)光器件的正極與發(fā)光控制子電路的第一端相連；當所述驅(qū)動晶體管為η型晶體管， 所述發(fā)光器件的負極與發(fā)光控制子電路的第一端相連。
7.—種顯示裝置，其特征在于，包括權利要求1-6任一項所述的像素電路。
專利摘要本實用新型實施例提供了一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。所述像素電路包括包括充電子電路、驅(qū)動子電路，以及發(fā)光控制子電路；所述驅(qū)動子電路包括參考信號源、驅(qū)動晶體管、第一電容、第二電容，以及發(fā)光器件；其中，所述驅(qū)動晶體管的柵極與第一電容的第一端相連，源極與參考信號源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述發(fā)光器件與發(fā)光控制子電路的第二端相連；所述第二電容的一端與第一電容的第二端相連，另一端與參考信號源的輸出端相連；所述充電子電路與所述第一電容的第二端相連。
文檔編號G09G3/32GK202855266SQ201220558000
公開日2013年4月3日 申請日期2012年10月26日 優(yōu)先權日2012年10月26日
發(fā)明者馬占潔 申請人:京東方科技集團股份有限公司