專利名稱：移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及液晶顯示技術(shù)，尤其涉及一種移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備。
背景技術(shù)：
在目前移動(dòng)產(chǎn)品液晶面板的設(shè)計(jì)中，可實(shí)現(xiàn)雙向掃描的移位寄存器電路作為一種柵極驅(qū)動(dòng)電路已經(jīng)得到了廣泛應(yīng)用，將雙向掃描的移位寄存電路集成在陣列基板上，形成對(duì)面板的掃描驅(qū)動(dòng)，不僅節(jié)約成本，而且面板可以做到兩邊對(duì)稱的美觀設(shè)計(jì)，也省去了門電路控制芯片的粘合區(qū)域和扇形布線區(qū)間，實(shí)現(xiàn)窄邊框設(shè)計(jì)，同時(shí)由于可以省去門方向的粘合工藝，對(duì)產(chǎn)能和良率提升也比較有利。雙向掃描的移位寄存器電路,包括一個(gè)首行移位寄存器單兀電路，一個(gè)尾行移位寄存器單元電路，以及至少一個(gè)中間移位寄存器單元電路。如圖1a所示，為一種可行的首行移位寄存器單元電路圖，由十個(gè)薄膜晶體管與一個(gè)電容構(gòu)成，幀開始信號(hào)(STV)輸入端連接于信號(hào)輸入端(INPUT)，圖1b所示，為與圖1a所示首行移位寄存器單元電路圖相匹配的尾行移位寄存器單元電路圖，由十個(gè)薄膜晶體管與一個(gè)電容構(gòu)成，幀開始信號(hào)輸入端連接于信號(hào)重置端(RESET)，圖1c為與圖1a所示首行移位寄存器單元電路圖、圖1b所示尾行移位寄存器單元電路圖相匹配的中間移位寄存器單元電路，由十個(gè)薄膜晶體管與一個(gè)電容構(gòu)成。當(dāng)實(shí)現(xiàn)正向掃描時(shí)，如圖1d所示，前一行的移位寄存單元的輸出信號(hào)做為后一行的移位寄存單元的輸入信號(hào)，而后一行的移位寄存單元的輸出信號(hào)作為前一行移位寄存單元的重置信號(hào)，起到復(fù)位的作用；而當(dāng)反向掃描的時(shí)候，如圖1e所示，后一行的輸出信號(hào)作為前一行的移位寄存單元的輸入信號(hào)，而前一行的移位寄存單元的輸出信號(hào)作為后一行的移位寄存單元的重置信號(hào)，起到復(fù)位的作用，正向掃描的時(shí)序波形圖如圖1f所示，正向掃描中，幀開始信號(hào)為高電平時(shí)，正向時(shí)鐘信號(hào)(CLK)由低電平變?yōu)楦唠娖?，輸出端輸出正向時(shí)鐘信號(hào)的脈沖；反向掃描的時(shí)序波形圖如圖1g所示，反向掃描中，幀開始信號(hào)為高電平時(shí)，反向時(shí)鐘信號(hào)(CLKB)由低電平變?yōu)楦唠娖?輸出端輸出反向時(shí)鐘信號(hào)的脈沖。然而，當(dāng)正向時(shí)鐘信號(hào)或反向時(shí)鐘信號(hào)由低電平變?yōu)楦唠娖綍r(shí)，如果巾貞開始信號(hào)也為高電平，圖la、lb、lc中的PU (pull up node，拉升點(diǎn))點(diǎn)的電平容易被拉高，如圖1h所示，由于薄膜晶體管MOl的尺寸比較大，存在比較大的寄生電容C02，在正向時(shí)鐘信號(hào)沒有變?yōu)楦唠娖街?，PU點(diǎn)都是保持低電平，如圖1i所示，在幀開始信號(hào)為高電平時(shí)，正向時(shí)鐘信號(hào)由低電平變?yōu)楦唠娖?，I3U點(diǎn)通過薄膜晶體管MOl的寄生電容也會(huì)被變?yōu)楦唠娖?，使得I3U點(diǎn)波形產(chǎn)生一個(gè)小凸起，而輸出信號(hào)由于電容CO I的存在耦合產(chǎn)生了小凸起，從而產(chǎn)生了顯示屏的橫線(H-1ine)不良。
發(fā)明內(nèi)容本實(shí)用新型實(shí)施例提供一種移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備，以解決薄膜晶體管的橫線不良。一種移位寄存器單元電路，包括第一薄膜晶體管，柵極連接幀開始信號(hào)輸入端，源極連接關(guān)閉電壓信號(hào)(VGL)輸入端、工作電壓(VDD)輸入端或接地電壓(VSS)輸入端；第二薄膜晶體管，柵極連接所述第一薄膜晶體管的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；第三薄膜晶體管，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接第一薄膜晶體管的漏極；第四薄膜晶體管，柵極連接信號(hào)重置端，漏極連接第三薄膜晶體管的源極，源極連接接地電壓輸入端；第五薄膜晶體管，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；電容，正極連接第一薄膜晶體管的漏極，負(fù)極連接信號(hào)輸出端(OUTPUT)。一種移位寄存器，包括至少三個(gè)本實(shí)用新型實(shí)施例提供的移位寄存器單元電路，其中，位于首行的移位器單元電路中，所述第一薄膜晶體管的源極連接工作電壓輸入端 ’位于中間的移位寄存器單元電路中，所述第一薄膜晶體管的源極連接關(guān)閉電壓信號(hào)輸入端；位于尾行移位寄存器單元電路中，所述第一薄膜晶體管的源極連接接地電壓輸入端。一種陣列基板 ，包括本實(shí)用新型實(shí)施例提供的移位寄存器。一種顯示設(shè)備，包括本實(shí)用新型實(shí)施例提供的移位寄存器。本實(shí)用新型實(shí)施例提供一種移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備，涉及液晶顯示技術(shù)，在移位寄存器單元電路中添加第一薄膜晶體管，第一薄膜晶體管在巾貞開始信號(hào)為高電平，正向時(shí)鐘信號(hào)由低電平變?yōu)楦唠娖綍r(shí)，將PU點(diǎn)電平拉低,進(jìn)而避免由于耦合電路的耦合作用使輸出信號(hào)產(chǎn)生橫線不良。本實(shí)用新型實(shí)施例提供的移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備在實(shí)現(xiàn)雙向掃描時(shí)避免了在高電平時(shí)產(chǎn)生不良的輸出信號(hào)，有利于移動(dòng)產(chǎn)品產(chǎn)能和良率的提升。

圖1a為現(xiàn)有技術(shù)中的一種首行移位寄存器單元電路圖；圖1b為現(xiàn)有技術(shù)中的一種尾行移位寄存器單元電路圖；圖1c為現(xiàn)有技術(shù)中的一種中間移位寄存器單元電路圖；圖1d為現(xiàn)有技術(shù)中的正向掃描邏輯電路圖；圖1e為現(xiàn)有技術(shù)中的反向掃描邏輯電路圖；圖1f為現(xiàn)有技術(shù)中的正向掃描時(shí)序圖；圖1g為現(xiàn)有技術(shù)中的反向掃描時(shí)序圖；圖1h為現(xiàn)有技術(shù)中的一種存在寄生電容的耦合電路圖；圖1i為現(xiàn)有技術(shù)中的移位寄存器中PU點(diǎn)的波形圖；圖2a為本實(shí)用新型實(shí)施例提供的一種較佳的移位寄存器單元電路圖；圖2b為本實(shí)用新型實(shí)施例提供的移位寄存器中I3U點(diǎn)的波形圖；圖2c為本實(shí)用新型實(shí)施例提供的一種較佳的中間移位寄存器單元電路圖；[0030]圖2d為本實(shí)用新型實(shí)施例提供的一種較佳的首行移位寄存器單元電路圖；圖2e為本實(shí)用新型實(shí)施例提供的一種較佳的尾行移位寄存器單元電路圖。
具體實(shí)施方式
本實(shí)用新型實(shí)施例提供一種移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備，涉及液晶顯示技術(shù)，在移位寄存器單元電路中添加第一薄膜晶體管，第一薄膜晶體管在巾貞開始信號(hào)為高電平，正向時(shí)鐘信號(hào)由低電平變?yōu)楦唠娖綍r(shí)，將PU點(diǎn)電平拉低,進(jìn)而避免由于耦合電路的耦合作用使輸出信號(hào)產(chǎn)生橫線不良。本實(shí)用新型實(shí)施例提供的移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備在實(shí)現(xiàn)雙向掃描時(shí)避免了在高電平時(shí)產(chǎn)生不良的輸出信號(hào)，有利于移動(dòng)產(chǎn)品產(chǎn)能和良率的提升。如圖2a所示，本實(shí)用新型實(shí)施例提供一種移位寄存器單元電路，包括第一薄膜晶體管M1，柵極連接于幀開始信號(hào)輸入端，源極連接關(guān)閉電壓信號(hào)輸入端、工作電壓輸入端或接地電壓輸入端；圖2a中以源極連接關(guān)閉電壓信號(hào)輸入端的情況為例第二薄膜晶體管M2，柵極連接第一薄膜晶體管Ml的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；第三薄膜晶體管M3，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接第一薄膜晶體管Ml的漏極；第四薄膜晶體管M4，柵極連接信號(hào)重置端，漏極連接第三薄膜晶體管M3的源極，源極連接接地電壓輸入端；第五薄膜晶體管M5，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；電容Cl，正極連接第一薄膜晶體管Ml的漏極，負(fù)極連接信號(hào)輸出端。第一薄膜晶體管Ml的作用是在幀開始信號(hào)為高電平，正向時(shí)鐘信號(hào)從低電平變?yōu)楦唠娖綍r(shí)，將PU點(diǎn)電平拉低，這樣就不會(huì)因?yàn)轳詈想娐返鸟詈献饔檬馆敵鲂盘?hào)產(chǎn)生橫線不良。本實(shí)用新型實(shí)施例中PU點(diǎn)的波形如圖2b所示，當(dāng)幀開始信號(hào)為高電平時(shí)，第一薄膜晶體管Ml將PU點(diǎn)電平拉低，抑制了 I3U點(diǎn)電平的凸起和輸出信號(hào)的橫線不良。較佳的，如圖2a所示，本實(shí)用新型實(shí)施例提供的移位寄存單元電路，還包括第六薄膜晶體管M6，其漏極連接反向時(shí)鐘信號(hào)輸入端；第七薄膜晶體管M7，其柵極連接電容Cl的正極，漏極連接第六薄膜晶體管M6的源極，源極連接關(guān)閉電壓信號(hào)輸入端；第八薄膜晶體管M8，其柵極連接電容Cl的正極，源極連接關(guān)閉電壓信號(hào)輸入端；第九薄膜晶體管M9，其柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接反向時(shí)鐘信號(hào)輸入端，源極連接第八薄膜晶體管M8的漏極、第六薄膜晶體管M6的柵極；第十薄膜晶體管M10，其柵極連接第七薄膜晶體管M7的漏極，漏極連接第一薄膜晶體管Ml的漏極，源極連接關(guān)閉電壓信號(hào)輸入端；第十一薄膜晶體管M11，其柵極連接第七薄膜晶體管M7的漏極，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端。本實(shí)用新型實(shí)施例提供的一種薄膜晶體管移位寄存器，包括至少三個(gè)本實(shí)用新型實(shí)施例提供的移位寄存器單元電路，其中，位于首行的移位器單元電路中，第一薄膜晶體管Ml的源極連接工作電壓輸入端；位于中間的移位寄存器單元電路中，第一薄膜晶體管Ml的源極連接關(guān)閉電壓信號(hào)輸入端；位于尾行移位寄存器單元電路中，第一薄膜晶體管Ml的源極連接接地電壓輸入端。較佳的，如圖2c所示，中間移位寄存器單元電路具體包括中間第一薄膜晶體管M101，柵極連接于幀開始信號(hào)輸入端，源極連接關(guān)閉電壓信號(hào)輸入端、工作電壓輸入端或接地電壓輸入端；中間第二薄膜晶體管M102，柵極連接中間第一薄膜晶體管MlOl的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；中間第三薄膜晶體管M103，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接中間第一薄膜晶體管MlOl的漏極；中間第四薄膜晶體管M104，柵極連接信號(hào)重置端，漏極連接中間第三薄膜晶體管M103的源極，源極連接接地電壓輸入端；中間第五薄膜晶體管M105，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；中間電容C101，正極連接中間第一薄膜晶體管MlOl的漏極，負(fù)極連接信號(hào)輸出端。如圖2d所示，首行移位寄存器單元電路包括首行第一薄膜晶體管M201，柵極連接于幀開始信號(hào)輸入端，源極連接工作電壓輸入端;首行第二薄膜晶體管M202，柵極連接首行第一薄膜晶體管M201的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；首行第三薄膜晶體管M203，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接首行第一薄膜晶體管M201的漏極；首行第四薄膜晶體管M204，柵極連接信號(hào)重置端，漏極連接首行第三薄膜晶體管M203的源極，源極連接接地電壓輸入端；首行第五薄膜晶體管M205，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；首行電容C201，正極連接首行第一薄膜晶體管M201的漏極，負(fù)極連接信號(hào)輸出端。如圖2e所示，尾行移位寄存器單元電路包括尾行第一薄膜晶體管M301，柵極連接幀開始信號(hào)輸入端，源極連接接地電壓輸入端;尾行第二薄膜晶體管M302，柵極連接尾行第一薄膜晶體管M301的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；尾行第三薄膜晶體管M303，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接尾行第一薄膜晶體管M301的漏極；尾行第四薄膜晶體管M304，柵極連接信號(hào)重置端，漏極連接尾行第三薄膜晶體管M303的源極，源極連接接地電壓輸入端；[0068]尾行第五薄膜晶體管M305，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；尾行電容C301，正極連接尾行第一薄膜晶體管M301的漏極，負(fù)極連接信號(hào)輸出端。本實(shí)用新型實(shí)施例提供的首行移位寄存單元電路和尾行移位寄存單元電路中，首行第一薄膜晶體管M201源極連接工作電壓輸入端，尾行第一薄膜晶體管M301源極連接接地電壓輸入端，進(jìn)而保證整個(gè)薄膜晶體管移位寄存器能夠正常工作。由于首行移位寄存器單元電路和尾行移位寄存器單元電路不會(huì)出現(xiàn)點(diǎn)凸起，可以使用不添加首行第一薄膜晶體管M201的首行移位寄存器單元電路和不添加尾行第一薄膜晶體管M301的尾行移位寄存器單元電路；添加首行第一薄膜晶體管M201的首行移位寄存器單元電路和不添加尾行第一薄月旲晶體管M301的尾行移位寄存器單兀電路；不添加首行第一薄膜晶體管M201的首行移位寄存器單元電路和添加尾行第一薄膜晶體管M301的尾行移位寄存器單元電路；或者添加首行第一薄膜晶體管M201的首行移位寄存器單元電路和添加尾行第一薄膜晶體管M301的尾行移位寄存器單兀電路。當(dāng)然，本領(lǐng)域的技術(shù)人員可以采用其他可行方式設(shè)置首行移位寄存器單元電路和尾行移位寄存器單元電路。如圖2c所示，本實(shí)用新型實(shí)施例提供一種較佳的中間移位寄存器單元電路，包括中間第一薄膜晶體管M101，柵極連接幀開始信號(hào)輸入端，源極連接關(guān)閉電壓信號(hào)輸入端；中間第二薄膜晶體管M102，柵極連接中間第一薄膜晶體管MlOl的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；中間第三薄膜晶體管M103，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接中間第一薄膜晶體管MlOl的漏極；中間第四薄膜晶體管M104，柵極連接信號(hào)重置端，漏極連接中間第三薄膜晶體管M103的源極，源極連接接地電壓輸入端；中間第五薄膜晶體管M105，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；中間電容C101，正極連接中間第一薄膜晶體管MlOl的漏極，負(fù)極連接信號(hào)輸出端。中間第三薄膜晶體管M103、中間第四薄膜晶體管M104、中間第五薄膜晶體管M105與中間第二薄膜晶體管M102、中間電容ClOl共同實(shí)現(xiàn)基本的移位寄存功能，具體為輸入信號(hào)為高電平時(shí)，中間第三薄膜晶體管M103開啟對(duì)I3U節(jié)點(diǎn)充電，當(dāng)正向時(shí)鐘信號(hào)為高電平時(shí)，中間第二薄膜晶體管M102導(dǎo)通信號(hào)輸出端輸出正向時(shí)鐘信號(hào)的脈沖，同時(shí)中間電容ClOl的自舉電路作用將點(diǎn)電平進(jìn)一步拉高；之后復(fù)位信號(hào)將中間第四薄膜晶體管M104和中間第五薄膜晶體管M105打開，對(duì)PU節(jié)點(diǎn)和信號(hào)輸出端放電，實(shí)現(xiàn)了基本的移位寄存功能。當(dāng)然，本領(lǐng)域的技術(shù)人員可以使用其他可行的方式實(shí)現(xiàn)基本移位寄存功能。較佳的，中間移位寄存器單元電路還包括中間第六薄膜晶體管M106，其漏極連接反向時(shí)鐘信號(hào)輸入端；中間第七薄膜晶體管M107，其柵極連接中間電容ClOl的正極，漏極連接中間第六薄膜晶體管M106的源極，源極連接關(guān)閉電壓信號(hào)輸入端；中間第八薄膜晶體管M108，其柵極連接中間電容ClOl的正極，源極連接關(guān)閉電壓信號(hào)輸入端；中間第九薄膜晶體管M109，其柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接反向時(shí)鐘信號(hào)輸入端，源極連接中間第八薄膜晶體管M108的漏極、中間第六薄膜晶體管M106的柵極；中間第十薄膜晶體管M110，其柵極連接中間第七薄膜晶體管M107的漏極，漏極連接中間第一薄膜晶體管MlOl的漏極，源極連接關(guān)閉電壓信號(hào)輸入端；中間第十一薄膜晶體管M111，其柵極連接中間第七薄膜晶體管M107的漏極，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端。如圖2d所示，本實(shí)用新型實(shí)施例提供的一種較佳的首行移位寄存器單元電路，包括首行第一薄膜晶體管M201，柵極連接幀開始信號(hào)輸入端，源極連接工作電壓輸入端;首行第二薄膜晶體管M202，柵極連接首行第一薄膜晶體管M201的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；首行第三薄膜晶體管M203，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接首行第一薄膜晶體管M201的漏極；首行第四薄膜晶體管M204，柵極連接信號(hào)重置端，漏極連接首行第三薄膜晶體管M203的源極，源極連接接地電壓輸入端；首行第五薄膜晶體管M205，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；首行電容C201，正極連接首行第一薄膜晶體管M201的漏極，負(fù)極連接信號(hào)輸出端。首行第三薄膜晶體管M203、首行第四薄膜晶體管M204、首行第五薄膜晶體管M205與首行第二薄膜晶體管M202、首行電容C201共同實(shí)現(xiàn)基本的移位寄存功能，具體為輸入信號(hào)為高電平時(shí)，首行第三薄膜晶體管M203開啟對(duì)節(jié)點(diǎn)充電，當(dāng)正向時(shí)鐘信號(hào)為高電平時(shí)，首行第二薄膜晶體管M202導(dǎo)通信號(hào)輸出端輸出正向時(shí)鐘信號(hào)的脈沖，同時(shí)首行電容C201的自舉電路作用將點(diǎn)電平進(jìn)一步拉高；之后復(fù)位信號(hào)將首行第四薄膜晶體管M204和首行第五薄膜晶體管M205打開，對(duì)PU節(jié)點(diǎn)和信號(hào)輸出端放電，實(shí)現(xiàn)了基本的移位寄存功能。當(dāng)然，本領(lǐng)域的技術(shù)人員可以使用其他可行的方式實(shí)現(xiàn)基本移位寄存功能。較佳的，首行移位寄存器單元電路還包括首行第六薄膜晶體管M206，其漏極連接反向時(shí)鐘信號(hào)輸入端；首行第七薄膜晶體管M207，其柵極連接首行電容C201的正極，漏極連接首行第六薄膜晶體管M206的源極，源極連接關(guān)閉電壓信號(hào)輸入端；[0103]首行第八薄膜晶體管M208，其柵極連接首行電容C201的正極，源極連接關(guān)閉電壓信號(hào)輸入端；首行第九薄膜晶體管M209，其柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接反向時(shí)鐘信號(hào)輸入端，源極連接首行第八薄膜晶體管M208的漏極、首行第六薄膜晶體管M206的柵極；首行第十薄膜晶體管M210，其柵極連接首行第七薄膜晶體管M207的漏極，漏極連接首行第一薄膜晶體管M201的漏極，源極連接關(guān)閉電壓信號(hào)輸入端；首行第十一薄膜晶體管M211，其柵極連接首行第七薄膜晶體管M207的漏極，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端。如圖2e所示，本實(shí)用新型實(shí)施例提供的一種較佳的尾行移位寄存器單元電路，包括尾行第一薄膜晶體管M301，柵極連接幀開始信號(hào)輸入端，源極連接接地電壓輸入端;尾行第二薄膜晶體管M302，柵極連接尾行第一薄膜晶體管M301的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；尾行第三薄膜晶體管M303，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接尾行第一薄膜晶體管M301的漏極；尾行第四薄膜晶體管M304，柵極連接信號(hào)重置端，漏極連接尾行第三薄膜晶體管M303的源極，源極連接接地電壓輸入端；尾行第五薄膜晶體管M305，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；尾行電容C301，正極連接尾行第一薄膜晶體管M301的漏極，負(fù)極連接信號(hào)輸出端。尾行第三薄膜晶體管M303、尾行第四薄膜晶體管M304、尾行第五薄膜晶體管M305與尾行第二薄膜晶體管M302、尾行電容C301共同實(shí)現(xiàn)基本的移位寄存功能，具體為輸入信號(hào)為高電平時(shí)，尾行第三薄膜晶體管M303開啟對(duì)PU節(jié)點(diǎn)充電，當(dāng)正向時(shí)鐘信號(hào)為高電平時(shí)，尾行第二薄膜晶體管M302導(dǎo)通信號(hào)輸出端輸出正向時(shí)鐘信號(hào)的脈沖，同時(shí)尾行電容C301的自舉電路作用將點(diǎn)電平進(jìn)一步拉高；之后復(fù)位信號(hào)將尾行第四薄膜晶體管M304和尾行第五薄膜晶體管M305打開，對(duì)PU節(jié)點(diǎn)和信號(hào)輸出端放電，實(shí)現(xiàn)了基本的移位寄存功能。當(dāng)然，本領(lǐng)域的技術(shù)人員可以使用其他可行的方式實(shí)現(xiàn)基本移位寄存功能。較佳的，尾行移位寄存器單元電路還包括尾行第六薄膜晶體管M306，其漏極連接反向時(shí)鐘信號(hào)輸入端；尾行第七薄膜晶體管M307，其柵極連接尾行電容C301的正極，漏極連接尾行第六薄膜晶體管M306的源極，源極連接關(guān)閉電壓信號(hào)輸入端；尾行第八薄膜晶體管M308，其柵極連接尾行電容C301的正極，源極連接關(guān)閉電壓信號(hào)輸入端；尾行第九薄膜晶體管M309，其柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接反向時(shí)鐘信號(hào)輸入端，源極連接尾行第八薄膜晶體管M308的漏極、尾行第六薄膜晶體管M306的柵極；[0120]尾行第十薄膜晶體管M310，其柵極連接尾行第七薄膜晶體管M307的漏極，漏極連接尾行第一薄膜晶體管M301的漏極，源極連接關(guān)閉電壓信號(hào)輸入端；尾行第十一薄膜晶體管M311，其柵極連接尾行第七薄膜晶體管M307的漏極，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端。本實(shí)用新型實(shí)施例提供的薄膜晶體管移位寄存器進(jìn)行正向掃描時(shí)，工作電壓輸入端連接電源正極，接地電壓輸入端連接電源負(fù)極；進(jìn)行反向掃描時(shí)，工作電壓輸入端連接電源負(fù)極，接地電壓輸入端連接電源正極。換言之，通過切換工作電壓和接地電壓連接的電源極性，本實(shí)用新型的移位寄存器可以進(jìn)行雙向驅(qū)動(dòng)。本實(shí)用新型實(shí)施例提供一種陣列基板，包括本實(shí)用新型實(shí)施例提供的薄膜晶體管移位寄存器。本實(shí)用新型實(shí)施例提供一種顯示設(shè)備，包括本實(shí)用新型實(shí)施例提供的薄膜晶體管移位寄存器。本實(shí)用新型實(shí)施例提供一種移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備，涉及液晶顯示技術(shù)，在移位寄存器單元電路中添加第一薄膜晶體管，第一薄膜晶體管在巾貞開始信號(hào)為高電平，正向時(shí)鐘信號(hào)由低電平變?yōu)楦唠娖綍r(shí)，將PU點(diǎn)電平拉低,進(jìn)而避免由于耦合電路的耦合作用使輸出信號(hào)產(chǎn)生橫線不良。本實(shí)用新型實(shí)施例提供的移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備在實(shí)現(xiàn)雙向掃描時(shí)避免了在高電平時(shí)產(chǎn)生不良的輸出信號(hào)，有利于移動(dòng)產(chǎn)品產(chǎn)能和良率的提升。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本實(shí)用新型進(jìn)行各種改動(dòng)和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求1.一種移位寄存器單元電路，其特征在于，包括第一薄膜晶體管，柵極連接于幀開始信號(hào)輸入端，源極連接關(guān)閉電壓信號(hào)輸入端、工作電壓輸入端或接地電壓輸入端；第二薄膜晶體管，柵極連接所述第一薄膜晶體管的漏極，漏極連接正向時(shí)鐘信號(hào)輸入端，源極連接信號(hào)輸出端；第三薄膜晶體管，柵極連接信號(hào)輸入端，漏極連接工作電壓輸入端，源極連接所述第一薄膜晶體管的漏極；第四薄膜晶體管，柵極連接信號(hào)重置端，漏極連接所述第三薄膜晶體管的源極，源極連接接地電壓輸入端；第五薄膜晶體管，柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端；電容，正極連接所述第一薄膜晶體管的漏極，負(fù)極連接所述信號(hào)輸出端。
2.如權(quán)利要求1所述的移位寄存器單元電路，其特征在于，還包括第六薄膜晶體管，其漏極連接反向時(shí)鐘信號(hào)輸入端；第七薄膜晶體管，其柵極連接所述電容的正極，漏極連接所述第六薄膜晶體管的源極，源極連接關(guān)閉電壓信號(hào)輸入端；第八薄膜晶體管，其柵極連接所述電容的正極，源極連接關(guān)閉電壓信號(hào)輸入端；第九薄膜晶體管，其柵極連接反向時(shí)鐘信號(hào)輸入端，漏極連接反向時(shí)鐘信號(hào)輸入端，源極連接所述第八薄膜晶體管的漏極、所述第六薄膜晶體管的柵極；第十薄膜晶體管，其柵極連接所述第七薄膜晶體管的漏極，漏極連接所述第一薄膜晶體管的漏極，源極連接所述關(guān)閉電壓信號(hào)輸入端；第十一薄膜晶體管，其柵極連接所述第七薄膜晶體管的漏極，漏極連接信號(hào)輸出端，源極連接關(guān)閉電壓信號(hào)輸入端。
3.一種移位寄存器，其特征在于，包括至少三個(gè)如權(quán)利要求1或2所述的移位寄存器單元電路，其中，位于首行的移位器單元電路中，所述第一薄膜晶體管的源極連接工作電壓輸入端；位于中間的移位寄存器單元電路中，所述第一薄膜晶體管的源極連接關(guān)閉電壓信號(hào)輸入端；位于尾行移位寄存器單元電路中，所述第一薄膜晶體管的源極連接接地電壓輸入端。
4.如權(quán)利要求3所述的移位寄存器，其特征在于，當(dāng)所述薄膜晶體管移位寄存器進(jìn)行正向掃描時(shí)，工作電壓輸入端連接電源正極，接地電壓輸入端連接電源負(fù)極；當(dāng)所述薄膜晶體管移位寄存器進(jìn)行反向掃描時(shí)，工作電壓輸入端連接電源負(fù)極，接地電壓輸入端連接電源正極。
5.—種陣列基板,其特征在于，包括如權(quán)利要求3-4任一所述的移位寄存器。
6.—種顯不設(shè)備,其特征在于,包括如權(quán)利要求3-4任一所述的移位寄存器。
專利摘要本實(shí)用新型實(shí)施例提供一種移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備，涉及液晶顯示技術(shù)，在移位寄存器單元電路中添加第一薄膜晶體管,第一薄膜晶體管在幀開始信號(hào)為高電平，正向時(shí)鐘信號(hào)由低電平變?yōu)楦唠娖綍r(shí)，將PU點(diǎn)電平拉低，進(jìn)而避免由于耦合電路的耦合作用使輸出信號(hào)產(chǎn)生橫線不良。本實(shí)用新型實(shí)施例提供的移位寄存器單元電路、移位寄存器、陣列基板及顯示設(shè)備在實(shí)現(xiàn)雙向掃描時(shí)避免了在高電平時(shí)產(chǎn)生不良的輸出信號(hào)，有利于移動(dòng)產(chǎn)品產(chǎn)能和良率的提升。
文檔編號(hào)G09G3/36GK202905121SQ20122046719
公開日2013年4月24日 申請(qǐng)日期2012年9月13日 優(yōu)先權(quán)日2012年9月13日
發(fā)明者王世君 申請(qǐng)人:北京京東方光電科技有限公司