專利名稱：數(shù)字通信設(shè)計性實驗平臺的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于數(shù)字信號傳輸和處理技術(shù)領(lǐng)域，具體涉及一種以MAX7000系列CPLD為核心和數(shù)字通信為重點的，數(shù)字通信設(shè)計性實驗平臺。
背景技術(shù)：
隨著數(shù)字信號的快速發(fā)展，社會對 數(shù)字信號處理的相關(guān)人才的需求也日益增多，而現(xiàn)有的用于培養(yǎng)對數(shù)字信號處理的相關(guān)人才的實驗平臺，過于復(fù)雜、而且成本過高、使用維護不方便、不利用學員對數(shù)字信號處理實驗的理解和掌握。

實用新型內(nèi)容本實用新型所解決的技術(shù)問題是克服現(xiàn)有的用于培養(yǎng)對數(shù)字信號處理的相關(guān)人才的實驗平臺成本過高、使用維護不方便、不利用學員對數(shù)字信號處理理解和掌握的問題。本實用新型設(shè)計簡單、成本較低，且使用維護方便，有利于學員對數(shù)字信號處理的實驗的理解和掌握。為了解決上述技術(shù)問題，本實用新型所采用的技術(shù)方案是一種數(shù)字通信設(shè)計性實驗平臺，包括信號發(fā)送處理單元和信號接收處理單元，所述信號發(fā)送處理單元的輸出端與信號接收處理單元的輸入端相連接，其特征在于所述信號發(fā)送處理單元包括第一可編程邏輯器件以及與第一可編程邏輯器件相連接的發(fā)送模塊、第一測試模塊、并行I/o模塊，所述信號接收處理單元包括第二可編程邏輯器件以及與第二可編程邏輯器件相連接的接收模塊、第二測試模塊、并行LED模塊、所述發(fā)送模塊的輸出端作為信號發(fā)送處理單元的輸出端，所述接收模塊的輸入端作為信號接收處理單元的輸入端。前述的數(shù)字通信設(shè)計性實驗平臺，其中，還包括時鐘模塊和電源模塊，所述時鐘模塊的時鐘輸出端分別與所述的第一可編程邏輯器件和第二可編程邏輯器件的時鐘輸入端相連接，所述電源模塊的電源輸出端分別與其它各模塊的電源輸入端相連接。前述的數(shù)字通信設(shè)計性實驗平臺，其中，所述信號發(fā)送處理單元還包括第一下載模塊，所述第一下載模塊與第一可編程邏輯器件的下載輸入端相連接，所述信號接收處理單元還包括第二下載模塊，所述第二下載模塊的輸出端與第二可編程邏輯器件的下載輸入端相連接。前述的數(shù)字通信設(shè)計性實驗平臺，其中，所述發(fā)送模塊內(nèi)設(shè)有用于單極性信號轉(zhuǎn)換成雙極性信號的單/雙極性變換電路，所述接收模塊內(nèi)設(shè)有雙性信號轉(zhuǎn)換成單極性信號的雙/單極性變換電路，所述單/雙極性變換電路的輸入端作為發(fā)送模塊的輸入端與第一可編程邏輯器件的信號輸出端相連接，所述單/雙極性變換電路的輸出端作為發(fā)送模塊的輸出端與設(shè)置在接收模塊內(nèi)的雙/單極性變換電路的輸入端相連接，所述雙/單極性變換電路的輸出端作為接收模塊的輸出端與第二可編程邏輯器件的信號輸入端相連接。前述的數(shù)字通信設(shè)計性實驗平臺，其中，所述第一、第二下載模塊均設(shè)有并口接口，所述并口接口用于與PC機相連接進行配置。前述的數(shù)字通信設(shè)計性實驗平臺，其中，所述第一、第二可編程邏輯器件采用MAX7000 系列的 CPLD。本實用新型的有益效果是采用速度快、集成度高、適合邏輯電路設(shè)計特點的CPLD為可編程邏輯器件，實現(xiàn)的多種設(shè)計性實驗內(nèi)容，如數(shù)字信號基帶傳輸、數(shù)字信號頻帶傳輸中的鍵控法、信道編譯碼、數(shù)字復(fù)接、CDMA、位同步提取等，在此基礎(chǔ)上進行相關(guān)單元實驗的軟硬件調(diào)試，從中抽取出通用模塊和專業(yè)模塊，將其作為排布電路板上的依據(jù)，統(tǒng)籌設(shè)計硬件平臺，設(shè)計簡單、成本較低，提高了學員對數(shù)字信號處理的實驗的理解和掌握，且結(jié)構(gòu)緊湊，便于攜帶。

圖I是本實用新型的數(shù)字通信設(shè)計性實驗平臺的系統(tǒng)框圖。
具體實施方式
下面將結(jié)合說明書附圖，對本實用新型作進一步的說明。如圖I所示，一種數(shù)字通信設(shè)計性實驗平臺，包括信號發(fā)送處理單元和信號接收處理單元，信號發(fā)送處理單元的輸出端與信號接收處理單元的輸入端相連接，信號發(fā)送處理單元包括第一可編程邏輯器件以及與第一可編程邏輯器件相連接的接收模塊、第一測試模塊、并行LED模塊、發(fā)送模塊，信號接收處理單元包括第二可編程邏輯器件以及與第二可編程邏輯器件相連接的發(fā)送模塊、第二測試模塊、并行I/O模塊、接收模塊，其中發(fā)送模塊的輸出端作為信號發(fā)送處理單元的輸出端，接收模塊的輸入端作為信號接收處理單元的輸入端，并行LED模塊和并行I/O模塊的中均用到的數(shù)據(jù)位數(shù)為8位，第一、第二可編程邏輯器件采用MAX7000系列的CPLD，MAX7000系列的CPLD，速度快、集成度高，能夠完成用戶定義的邏輯功能，還可以加密和重新定義編程，其允許編程次數(shù)可多達上萬次，而且價格偏低，這里第一、第二可編程邏輯器件分別為CPLDl和CPLD2，發(fā)送模塊采用EPM7064SLC44-10芯片，該芯片的4、6、5、8、9、11、12、14腳通過IOk的排阻接外部的第一測試模塊的輸入的8位二進制數(shù)字信號，28腳通過電阻連接復(fù)位按鍵，對31、33、34、36、37、39、40、41腳設(shè)置了觀測點，接收模塊采用EPM7128SLC84-15芯片，對于接收模塊，不僅能夠接收來自發(fā)送模塊的信號，還能夠通過49、50、51、52、54、55、56、57腳連接IOk排阻來接收外部的第二測試模塊的輸入的8位二進制數(shù)字信號，EPM7128SLC84-15芯片的28腳連接復(fù)位按鍵，并對16、17、18、20、21、22、24、25腳設(shè)置了觀測點，通過8位的并行I/O模塊，配合8位并行LED模塊，用于數(shù)字復(fù)接類的實驗設(shè)計，即EPM7128SLC84-15芯片的61、63、64、65、67、68、69、70腳通過3. 3k的排阻連接并行LED模塊，這里設(shè)置的觀察點，便于學員隨時測試發(fā)送或者接收的信號的波形。還包括時鐘模塊和電源模塊，時鐘模塊的時鐘輸出端分別與第一可編程邏輯器件和第二可編程邏輯器件的時鐘輸入端相連接，電源模塊提供正、負5V的電源，其電源輸出端分別與其它各模塊的電源輸入端相連接，時鐘模塊采用有源晶振和CD4060芯片，為簡化設(shè)計平臺，便于更改時鐘頻率,主時鐘由有源晶振產(chǎn)生,經(jīng)過⑶4060芯片進行分頻后，產(chǎn)生主振經(jīng)24 — 212次分頻后的結(jié)果，然后由跳線帽決定輸出的時鐘頻率，以跳線選擇的方式輸出給發(fā)送端CPLDl的時鐘輸入端43引腳和接收端CPLD2的時鐘輸入端83引腳，也可以由其他信號引入，其中有源晶振的I腳懸空，2腳接地，3腳接時鐘輸出，4腳接供電電源，⑶4060芯片的11腳接有源晶振的3腳，12腳接地，這里還對主時鐘和分頻后的時鐘輸出設(shè)置了觀測點，便于學員隨時觀察主時鐘和分頻后的時鐘頻率。信號發(fā)送處理單元還包括第一下載模塊，第一下載模塊與第一可編程邏輯器件的下載輸入端相連接，信號接收處理單元還包括第二下載模塊，所述第二下載模塊的輸出端與第二可編程邏輯器件的下載輸入端相連接，各下載模塊上設(shè)有并口接口，并口接口通過并口下載電纜ByteBlaster與PC機相連接，ByteBlaster是將PC中的配置信息傳送到PCB板可編程器件中必不可少的器件，它可以通過標準并口與PC機相連，實現(xiàn)在系統(tǒng)配置，ByteBlaster有兩種配置模式被動串行模式(PS)和邊界掃描模式(JTAG )，其中JTAG是具有邊界掃描電路的配置重構(gòu)或在線編程，可以對MAX9000以及MAX7000S/MAX7000A等器件進編程，在設(shè)計中采用JTAG方式。JTAG具有以下幾部分與PC機并口相連的25針插座頭，與處理單元插座相連的10針插頭，25針到10針的變換電路，只要CPLDl和CPLD2按下表I中的定義的10個腳與針插座一一對應(yīng)連接即可。本實驗平臺設(shè)計了下載模塊，避免反復(fù)拔插編程芯片帶來的硬件損耗。表ICPLDl和CPLD2引腳與信號的定義
權(quán)利要求1.數(shù)字通信設(shè)計性實驗平臺，包括信號發(fā)送處理單元和信號接收處理單元，所述信號發(fā)送處理單元的輸出端與信號接收處理單元的輸入端相連接，其特征在于所述信號發(fā)送處理單元包括第一可編程邏輯器件以及與第一可編程邏輯器件相連接的發(fā)送模塊、第一測試模塊、并行I/o模塊，所述信號接收處理單元包括第二可編程邏輯器件以及與第二可編程邏輯器件相連接的接收模塊、第二測試模塊、并行LED模塊、所述發(fā)送模塊的輸出端作為信號發(fā)送處理單元的輸出端，所述接收模塊的輸入端作為信號接收處理單元的輸入端。
2.根據(jù)權(quán)利要求I所述的數(shù)字通信設(shè)計性實驗平臺，其特征在于還包括時鐘模塊和電源模塊，所述時鐘模塊的時鐘輸出端分別與所述的第一可編程邏輯器件和第二可編程邏輯器件的時鐘輸入端相連接，所述電源模塊的電源輸出端分別與其它各模塊的電源輸入端相連接。
3.根據(jù)權(quán)利要求I或2所述的數(shù)字通信設(shè)計性實驗平臺，其特征在于所述信號發(fā)送處理單元還包括第一下載模塊，所述第一下載模塊與第一可編程邏輯器件的下載輸入端相連接，所述信號接收處理單元還包括第二下載模塊，所述第二下載模塊的輸出端與第二可編程邏輯器件的下載輸入端相連接。
4.根據(jù)權(quán)利要求I或2所述的數(shù)字通信設(shè)計性實驗平臺，其特征在于所述發(fā)送模塊內(nèi)設(shè)有用于單極性信號轉(zhuǎn)換成雙極性信號的單/雙極性變換電路，所述接收模塊內(nèi)設(shè)有雙性信號轉(zhuǎn)換成單極性信號的雙/單極性變換電路，所述單/雙極性變換電路的輸入端作為發(fā)送模塊的輸入端與第一可編程邏輯器件的信號輸出端相連接，所述單/雙極性變換電路的輸出端作為發(fā)送模塊的輸出端與設(shè)置在接收模塊內(nèi)的雙/單極性變換電路的輸入端相連接，所述雙/單極性變換電路的輸出端作為接收模塊的輸出端與第二可編程邏輯器件的信號輸入端相連接。
5.根據(jù)權(quán)利要求3所述的數(shù)字通信設(shè)計性實驗平臺，其特征在于所述第一、第二下載模塊均設(shè)有并口接口，所述并口接口用于與PC機相連接進行配置。
6.根據(jù)權(quán)利要求3所述的數(shù)字通信設(shè)計性實驗平臺，其特征在于所述第一、第二可編程邏輯器件采用MAX7000系列的CPLD。
專利摘要本實用新型公開了一種數(shù)字通信設(shè)計性實驗平臺，包括相連接的信號發(fā)送處理單元和信號接收處理單元，所述信號發(fā)送處理單元包括第一可編程邏輯器件以及與第一可編程邏輯器件相連接的發(fā)送模塊、第一測試模塊、并行I/O模塊，所述信號接收處理單元包括第二可編程邏輯器件以及與第二可編程邏輯器件相連接的接收模塊、第二測試模塊、并行LED模塊。本實用新型采用速度快、集成度高、適合邏輯電路設(shè)計的CPLD，能夠?qū)崿F(xiàn)多種設(shè)計性實驗內(nèi)容，還能夠進行相關(guān)單元實驗的軟硬件調(diào)試，抽取出通用模塊和專業(yè)模塊，統(tǒng)籌設(shè)計硬件平臺，設(shè)計簡單、結(jié)構(gòu)緊湊、便于攜帶、成本較低，有利于學員對數(shù)字信號處理實驗的理解和掌握。
文檔編號G09B23/18GK202534239SQ20122019654
公開日2012年11月14日 申請日期2012年5月3日 優(yōu)先權(quán)日2012年5月3日
發(fā)明者張秀平, 朱昌平, 翟文權(quán), 陸恒赟 申請人:河海大學常州校區(qū)