專利名稱：一種像素電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有機發(fā)光技術(shù)領(lǐng)域，尤其涉及一種像素電路及顯示裝置。
背景技術(shù)：
有機發(fā)光二極管(Organic Light Emitting Diode, OLED)顯示器因具有功耗低、亮度高、成本低、視角廣，以及響應(yīng)速度快等優(yōu)點，備受關(guān)注，在有機發(fā)光技術(shù)領(lǐng)域得到了廣泛的應(yīng)用。OLED顯示器中，存在以下不可避免的問題。首先，背板上用于實現(xiàn)圖像顯示的每一個晶體管由于在制作過程中存在結(jié)構(gòu)上的不均勻性，以及電學(xué)性能和穩(wěn)定性方面的不均勻性，導(dǎo)致晶體管的閾值電壓Vth發(fā)生了漂移。其次，晶體管在長時間導(dǎo)通的情況下會造成穩(wěn)·定性下降。另外，隨著OLED尺寸大型化的發(fā)展，相應(yīng)地信號線上的負載變大，導(dǎo)致在信號線上出現(xiàn)電壓衰減，比如工作電壓Vdd發(fā)生改變。使用現(xiàn)有用于驅(qū)動OLED發(fā)光的像素電路的結(jié)構(gòu)驅(qū)動OLED工作時，流過OLED的電流與驅(qū)動晶體管的閾值電壓Vth、驅(qū)動晶體管的穩(wěn)定性、參考電壓Vdd中的其中之一或其中多個因素有關(guān)。當(dāng)為每一個像素施加相同的驅(qū)動信號，背板顯示區(qū)域流過每個OLED的電流不相等，導(dǎo)致背板上的電流不均勻，從而導(dǎo)致圖像亮度不均勻。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。本發(fā)明實施例提供的像素電路，包括充電子電路、驅(qū)動子電路，以及發(fā)光控制子電路；所述驅(qū)動子電路包括參考信號源、第一開關(guān)晶體管、驅(qū)動晶體管、電容，以及發(fā)光器件；其中，所述驅(qū)動晶體管的柵極與電容的第一端相連，源極與參考信號源的輸出端相連，漏極與所述發(fā)光控制子電路的第一端相連；所述第一開關(guān)晶體管的漏極與參考信號源的輸出端相連，源極與電容的第二端相連以及與發(fā)光控制子電路的第二端相連，柵極與發(fā)光控制子電路的第三端相連；所述發(fā)光器件與發(fā)光控制子電路的第一端相連；所述充電子電路與電容的第一端相連；所述充電子電路在數(shù)據(jù)信號源和門信號源的控制下為所述電容充電；所述發(fā)光控制子電路在發(fā)光信號源的控制下，電容放電，驅(qū)動發(fā)光器件發(fā)光。優(yōu)選地，所述充電子電路包括數(shù)據(jù)信號源、門信號源，以及第二開關(guān)晶體管；第二開關(guān)晶體管的漏極與數(shù)據(jù)信號源的輸出端相連，源極與電容的第一端相連，柵極與門信號源的輸出端相連；所述門信號源用于控制第二開關(guān)晶體管導(dǎo)通，所述數(shù)據(jù)信號源為所述電容充電。優(yōu)選地，所述發(fā)光控制子電路包括發(fā)光信號源、第三開關(guān)晶體管和/或第四開關(guān)晶體管；第三開關(guān)晶體管的源極與驅(qū)動晶體管的漏極相連，漏極與發(fā)光器件的正極相連，柵極與發(fā)光信號源的輸出端相連；第四開關(guān)晶體管的源極電容的第二端相連，漏極與第一開關(guān)晶體管的柵極相連，柵極與發(fā)光信號源的輸出端相連；所述發(fā)光信號源用于控制第三開關(guān)晶體管和第四開關(guān)晶體管導(dǎo)通，從而控制與第三開關(guān)晶體管和第四開關(guān)晶體管相連的驅(qū)動子電路導(dǎo)通。進一步地，所述像素電路還包括復(fù)位子電路，該復(fù)位子電路包括第五開關(guān)晶體管； 所述第五開關(guān)晶體管的源極與待復(fù)位到某一參考復(fù)位電壓的電壓源相連，漏極與電容的第二端相連，柵極與門信號源的輸出端相連；進一步地，所述待復(fù)位到參考復(fù)位電壓的電壓源為參考信號源或一恒定電壓源；當(dāng)待復(fù)位到參考復(fù)位電壓的電壓源為參考信號源時，將電容的第二端復(fù)位至GND。進一步地，當(dāng)所述驅(qū)動晶體管為P型晶體管時，所述發(fā)光器件的正極與發(fā)光控制子電路的第一端相連；當(dāng)所述驅(qū)動晶體管為n型晶體管，所述發(fā)光器件的負極與發(fā)光控制子電路的第一端相連。 本發(fā)明實施例提供的顯示裝置，包括所述像素電路。本發(fā)明實施例提供一種像素電路，包括充電子電路、驅(qū)動子電路，以及發(fā)光控制子電路；充電子電路導(dǎo)通時，將數(shù)據(jù)信號對應(yīng)的電壓Vdata加載到電容的第一端，為電容充電；當(dāng)發(fā)光控制子電路導(dǎo)通時，將與發(fā)光控制子電路相連的驅(qū)動子電路導(dǎo)通，電容放電，驅(qū)動發(fā)光器件發(fā)光。驅(qū)動發(fā)光器件發(fā)光的電壓僅與Vdata有關(guān),與像素的閾值電壓Vth和參考電壓無關(guān)，不存在Vth和參考電壓對發(fā)光器件電流的影響，不同像素輸入相同數(shù)據(jù)信號時，得到的圖像的亮度相同，提高了顯示裝置顯示區(qū)域圖像亮度的均勻性。


圖I為本發(fā)明實施例提供的像素電路結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例提供的像素電路具體結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例提供的具有復(fù)位功能的像素電路結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例提供的與圖3所示的像素電路對應(yīng)的像素電路工作時序圖；圖5為本發(fā)明實施例提供的另一種像素電路具體結(jié)構(gòu)示意圖；圖6為本發(fā)明實施例提供的具有復(fù)位功能的像素電路結(jié)構(gòu)示意圖；圖7為本發(fā)明實施例提供的與圖6所示像素電路對應(yīng)的像素電路工作時序圖。
具體實施例方式本發(fā)明實施例提供的一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。本發(fā)明實施例像素電路中的驅(qū)動晶體管可以是薄膜晶體管(ThinFilmTransistor, TFT)也可以是金屬氧化物半導(dǎo)體場效應(yīng)管(Metal OxidSemiconductor,M0S)。所述驅(qū)動晶體管可以是n型晶體管也可以是p型晶體管。
本發(fā)明實施例所述的發(fā)光器件可以是有機發(fā)光二極管0LED。像素電路在發(fā)光階段，驅(qū)動子電路導(dǎo)通，發(fā)光器件在n型驅(qū)動晶體管或p型驅(qū)動晶體管漏電流的作用下，實現(xiàn)發(fā)光顯示。本發(fā)明實施例提供的像素電路可以保證在發(fā)光階段驅(qū)動OLED發(fā)光的驅(qū)動電壓(與所述驅(qū)動晶體管漏電流對應(yīng)的電壓)的變量僅與數(shù)據(jù)信號源提供的電壓Vdata有關(guān)，與參考電壓源提供的參考電壓VDD、VSS，以及驅(qū)動晶體管的閾值電 壓Vth無關(guān)。即使顯示裝置的背板在生產(chǎn)時存在驅(qū)動晶體管不均勻或穩(wěn)定性下降或信號線上的負荷較重的問題，都不會影響顯示區(qū)域電流的均勻性，從而提高了顯示裝置顯示區(qū)域圖像亮度的均勻性。下面通過附圖具體說明本發(fā)明實施例提供的技術(shù)方案。參見圖I，本發(fā)明實施例提供的像素電路包括充電子電路I、驅(qū)動子電路2，以及發(fā)光控制子電路3 ；驅(qū)動子電路2包括參考信號源21、第一開關(guān)晶體管Tl、驅(qū)動晶體管T0、電容Cl，以及發(fā)光器件Dl ；其中，驅(qū)動晶體管TO的柵極與電容Cl的第一端(圖I中所示的A端)相連，源極與參考信號源21的輸出端相連，漏極與發(fā)光控制子電路3的第一端(圖I中所示的C端)相連；第一開關(guān)晶體管Tl的漏極與參考信號源21的輸出端相連，源極與電容Cl的第二端(圖I中所示的B端)相連以及與發(fā)光控制子電路3的第二端相連(圖I中所示的D端)，柵極與發(fā)光控制子電路3的第三端(圖I中所示的E端)相連；發(fā)光器件Dl與發(fā)光控制子電路3的第四端F相連；充電子電路I與電容Cl的第一端A相連；充電子電路I在數(shù)據(jù)信號源11和門信號源12的控制下為電容Cl充電，發(fā)光控制子電路3在發(fā)光信號源31的控制下，電容Cl放電,驅(qū)動發(fā)光器件Dl發(fā)光。其中，各晶體管的三個極中，圖I中帶箭頭的一端為漏極。具體地，所述像素電路的工作原理簡述如下在像素電路處于數(shù)據(jù)信號寫入階段，發(fā)光控制子電路3關(guān)閉(即與像素電路處于斷路狀態(tài))，驅(qū)動子電路2處于斷路狀態(tài)，充電子電路I輸出與數(shù)據(jù)信號對應(yīng)的電壓Vdata，力口載到電容Cl的A端，為電容Cl充電。在像素電路處于發(fā)光階段，發(fā)光控制子電路3導(dǎo)通，控制驅(qū)動子電路2導(dǎo)通，參考信號源21的一端輸出參考電壓VDD，該參考電壓加載到驅(qū)動晶體管TO的源極，驅(qū)動晶體管TO根據(jù)加載到源極的參考電壓Vdd以及電容Cl放電對應(yīng)的電壓導(dǎo)通，驅(qū)動發(fā)光器件Dl發(fā)光。所述驅(qū)動晶體管TO可以是p型晶體管也可以是n型晶體管。需要說明的是，對于p型驅(qū)動晶體管，Vdd為高于GND的正值，Vdata為正值，Vth為負值。下面首先以各開關(guān)晶體管和驅(qū)動晶體管為p型晶體管為例說明本發(fā)明實施例提供的像素電路以及實現(xiàn)驅(qū)動發(fā)光的原理。參見圖2，當(dāng)驅(qū)動晶體管TO為p型晶體管時，所述參考信號源輸出參考電壓VDD，發(fā)光器件Dl的正極與發(fā)光控制子電路3的第四端F相連；發(fā)光器件Dl的負極與低電平信號源相連。較佳地，發(fā)光器件Dl的負極與接地(GND)信號源相連。圖I中發(fā)光器件Dl可以為有機發(fā)光二極管0LED。
下面具體介紹圖2中各模塊的結(jié)構(gòu)和工作原理。參見圖2，充電子電路I包括數(shù)據(jù)信號源11、門信號源12，以及第二開關(guān)晶體管T2。第二開關(guān)晶體管T2的漏極與數(shù)據(jù)信號源11的輸出端相連，源極與電容Cl的第一端A相連，柵極與門信號源12的輸出端相連。門信號源12用于控制第二開關(guān)晶體管T2導(dǎo)通，數(shù)據(jù)信號源11為電容Cl充電。在像素電路處于數(shù)據(jù)信號寫入階段時，門信號源12控制第二開關(guān)晶體管T2導(dǎo)通，數(shù)據(jù)信號源11將輸出的數(shù)據(jù)信號對應(yīng)的電壓Vdata加載到電容Cl的第一端A端，也就是加載到驅(qū)動晶體管TO的柵極。電容Cl的第二端B電位為零，此時，電容Cl中存儲的電荷對應(yīng)的電壓為Vdata，電容Cl充電完成。 參見圖2，驅(qū)動子電路2，包括參考信號源21、第一開關(guān)晶體管Tl、驅(qū)動晶體管T0、電容Cl，以及發(fā)光器件D1。驅(qū)動晶體管TO的柵極與電容Cl的A端相連，源極與參考信號源21的輸出端相連，漏極與發(fā)光控制子電路3的C端相連；第一開關(guān)晶體管Tl的漏極與參考信號源21的輸出端相連，源極與電容Cl的B端相連以及與發(fā)光控制子電路3的D端相連，柵極與發(fā)光控制子電路3的E相連，發(fā)光器件Dl與發(fā)光控制子電路3的F相連。在像素電路處于發(fā)光階段，發(fā)光控制子電路3控制第三開關(guān)晶體管T3和第四開關(guān)晶體管T4導(dǎo)通；驅(qū)動子電路2所在的支路導(dǎo)通；與第四開關(guān)晶體管T4相連的第一開關(guān)晶體管Tl的連接狀態(tài)變?yōu)槎O管的連接狀態(tài)；驅(qū)動晶體管TO根據(jù)加載到源極的Vdd以及電容Cl對應(yīng)的電壓導(dǎo)通，驅(qū)動OLED Dl發(fā)光。參見圖2，發(fā)光控制子電路3包括發(fā)光信號源31、第三開關(guān)晶體管T3和/或第四開關(guān)晶體管T4 ；第三開關(guān)晶體管T3的源極與驅(qū)動晶體管TO的漏極相連，漏極與發(fā)光器件Dl的正極相連，柵極與發(fā)光信號源31的輸出端相連；第四開關(guān)晶體管T4的源極與電容的第二端B相連，漏極與第一開關(guān)晶體管Tl的柵極相連，柵極與發(fā)光信號源31的輸出端相連；發(fā)光信號源31用于控制第三開關(guān)晶體管T3和第四開關(guān)晶體管T4導(dǎo)通，從而控制與第三開關(guān)晶體管T3和第四開關(guān)晶體管T4相連的驅(qū)動子電路2導(dǎo)通，驅(qū)動發(fā)光器件Dl發(fā)光。當(dāng)發(fā)光控制子電路3僅包括發(fā)光信號源14和第三開關(guān)晶體管T3時，發(fā)光信號源31控制第三開關(guān)晶體管T3的導(dǎo)通與關(guān)閉，保證在充電子電路I導(dǎo)通時，與第三開關(guān)晶體管T3相連的OLED Dl與驅(qū)動子電路2處于斷路狀態(tài)，在像素電路處于數(shù)據(jù)信號寫入階段，OLEDDl不發(fā)光。當(dāng)發(fā)光控制子電路3僅包括發(fā)光信號源31和第四開關(guān)晶體管T4時，發(fā)光信號源31控制第四開關(guān)晶體管T4的導(dǎo)通與關(guān)閉，保證在充電子電路I導(dǎo)通時，與開關(guān)晶體管T4相連的驅(qū)動晶體管TO與驅(qū)動子電路2處于斷路狀態(tài)，在像素電路處于數(shù)據(jù)信號寫入階段，驅(qū)動晶體管TO關(guān)斷。較佳地，發(fā)光控制子電路3包括發(fā)光信號源31、第三開關(guān)晶體管T3和第四開關(guān)晶體管T4 ;在像素電路處于數(shù)據(jù)信號寫入階段，發(fā)光信號源31控制第三開關(guān)晶體管T3和第四開關(guān)晶體管T4關(guān)斷，與第三開關(guān)晶體管T3和第四開關(guān)晶體管T4相連的驅(qū)動子電路處于斷路狀態(tài)，在發(fā)光階段，發(fā)光信號源31控制第三開關(guān)晶體管T3和第四開關(guān)晶體管T4導(dǎo)通，與第三開關(guān)晶體管T3和第四開關(guān)晶體管T4相連的支路導(dǎo)通，參考信號源21輸出的電壓Vdd加載到驅(qū)動晶體管TO的源極，驅(qū)動晶體管TO根據(jù)加載到源極的Vdd以及電容Cl對應(yīng)的電壓導(dǎo)通，驅(qū)動OLED Dl發(fā)光。需要說明的是，像素電路也可以不包括發(fā)光控制子電路3的第三開關(guān)晶體管T3和/或第四開關(guān)晶體管T4，僅是當(dāng)?shù)谌_關(guān)晶體管T3和/或第四開關(guān)晶體管T4不存在時用導(dǎo)線將其代替實現(xiàn)導(dǎo)通即可，均可以實現(xiàn)數(shù)據(jù)信號的寫入和發(fā)光過程。因為第四開關(guān)晶體管T4的作用為在數(shù)據(jù)信號的寫入階段時，降低和避免參考信號源21對驅(qū)動晶體管TO帶來的干擾，例如不會因為Vdd信號線上由于負載原因所導(dǎo)致的Vdd IR Drop;同樣，第三開關(guān)晶體管T3的作用為在數(shù)據(jù)信號的寫入階段時，降低和避免OLED Dl電壓降(Voled)對數(shù)據(jù)信號寫入的影響。參見圖3，為了保證上一幀信號對下一幀信號的影響程度最小，本發(fā)明實施例提供的像素電路還包括復(fù)位子電路4，用于在充電子電路I充電之前將電容Cl 一端的電 壓復(fù)位至地電位GND (也就是將驅(qū)動晶體管TO的柵極復(fù)位至地電位)。參見圖2，復(fù)位子電路4，包括第五開關(guān)晶體管T5 ；第五開關(guān)晶體管T5的源極與待復(fù)位到參考復(fù)位電壓的電壓源相連；漏極與電容Cl的第二端B相連，柵極與門信號源12的輸出端相連；所述參考復(fù)位電壓的電壓源可以為單獨的恒定電壓源，輸出的電壓為Vref。也可以是參考接地點GND相連(如圖3中所示)。所述待復(fù)位到參考復(fù)位電壓的電壓源為參考信號源或一恒定電壓源；當(dāng)待復(fù)位到參考復(fù)位電壓的電壓源為參考信號源時，將電容的第二端復(fù)位至GND。下面以將電容的第二端復(fù)位至GND為例說明。在像素電路處于復(fù)位階段，門信號源12控制第二開關(guān)晶體管T2和第五開關(guān)晶體管T5導(dǎo)通，與開關(guān)晶體管T5相連的地GND加載到電容Cl的第二端B，數(shù)據(jù)信號源11輸出的電壓GND加載到電容Cl的第一端A。使得電容Cl的兩端電壓為GND，電容Cl中存儲的電荷為零，與電容Cl的第一端A相連的驅(qū)動晶體管TO的柵極電壓為GND。下面結(jié)合圖3所示的像素電路和圖4所示的像素電路的時序圖，具體說明本發(fā)明實施例提供的像素電路各子電路實現(xiàn)相應(yīng)功能的原理。所述像素電路具有復(fù)位功能、數(shù)據(jù)信號寫入功能和驅(qū)動發(fā)光功能，相應(yīng)地，像素電路包括三個工作階段，依次為復(fù)位階段、寫入階段，以及發(fā)光階段。第一階段復(fù)位階段。參見圖3和圖4，由圖4所示的時序圖可知發(fā)光信號源31由低電平變?yōu)楦唠娖?，控制與發(fā)光信號源31相連的第三開關(guān)晶體管T3和第四開關(guān)晶體管T4截止，與第三開關(guān)晶體管T3和第四開關(guān)晶體管T4相連的驅(qū)動子電路2處于斷路狀態(tài)，保證驅(qū)動子電路2對復(fù)位子電路4的工作不造成影響。其中，發(fā)光信號源31輸出的高電平對應(yīng)的電壓為Vemissmn，低電平對應(yīng)的電壓可以為接地GND。門信號源12由高電平變?yōu)榈碗娖?，與門信號源12相連的第二晶體管T2和第五開關(guān)晶體管T5導(dǎo)通，第五晶體管T5源極的地GND電壓加載到電容Cl的第二端B。門信號源12輸出的高電平對應(yīng)的電壓為VeATE，低電平對應(yīng)的電壓可以為接地GND。
數(shù)據(jù)信號源11由高電平變?yōu)榈碗娖剑摰碗娖綄?yīng)的電壓為地GND，該GND加載到電容Cl的第一端A。數(shù)據(jù)信號源11輸出的高電平對應(yīng)的電壓為Vdata,低電平對應(yīng)的電壓可以為接地GND。參考電壓源21—直處于高電平狀態(tài)，開關(guān)晶體管Tl處于截止?fàn)顟B(tài)。因此，參考電壓源21輸出的電壓Vdd對復(fù)位子電路4工作不造成影響。此時，電容Cl的兩端電位被拉低到GND，驅(qū)動晶體管TO的柵極復(fù)位至GND。電容Cl未存儲電荷，該步驟為第二階段數(shù)據(jù)信號的寫入階段做準(zhǔn)備。第二階段寫入階段。參見圖3和圖4，由圖4所示的時序圖可知
參考電壓源21、門信號源12，以及發(fā)光信號源31的電平狀態(tài)均未發(fā)生改變。數(shù)據(jù)信號源11由低電平變?yōu)楦唠娖?，輸出?shù)據(jù)信號對應(yīng)的電壓Vdata，該電壓Vdata加載到電容Cl的第一端A，此時，電容Cl的兩端電壓為Vdata,數(shù)據(jù)信號成功寫入。第三階段發(fā)光階段。參見圖3和圖4，由圖4所示的時序圖可知門信號源12由低電平變?yōu)楦唠娖剑谖彘_關(guān)晶體管T5和第二開關(guān)晶體管T2截止;數(shù)據(jù)信號源11由高電平變?yōu)榈碗娖?，?shù)據(jù)信號停止寫入；發(fā)光信號源31由高電平變?yōu)榈碗娖?，與發(fā)光信號源31相連的第三開關(guān)晶體管T3和第四開關(guān)晶體管T4導(dǎo)通；驅(qū)動子電路所在的支路導(dǎo)通；與第四開關(guān)晶體管T4相連的第一開關(guān)晶體管Tl的連接狀態(tài)變?yōu)槎O管的連接狀態(tài)；參考電壓源21電平狀態(tài)不變，輸出高電平對應(yīng)的電壓VDD，該電壓Vdd加載到電容Cl的第二端B，和驅(qū)動晶體管TO的源極。驅(qū)動晶體管TO的源極電壓VS=VDD。電容Cl的第二端B電壓為VDD+Vth，Vth為第一開關(guān)晶體管Tl的閾值電壓；由電荷守恒原理得到，電容Cl的第一端A電壓為VDD+Vth+VDATA,也就是說驅(qū)動晶體管TO的柵極電壓Vg=VDD+Vth+VDATA。此時，驅(qū)動晶體管TO的源極和柵極之間的電壓為Vgs=Vg-Vs=VDD+Vth+VDATA_VDD=VDATA+Vth°由于驅(qū)動晶體管TO工作于飽和狀態(tài)，根據(jù)飽和狀態(tài)電流特性，可知驅(qū)動晶體管TO的漏電流滿足如下公式
Kid= —(V^-V1I,)2I I其中id為驅(qū)動晶體管TO的漏電流，Vgs為驅(qū)動晶體管TO的源極和柵極之間的電壓，K為結(jié)構(gòu)參數(shù)，相同結(jié)構(gòu)中此數(shù)值相對穩(wěn)定。(Vgs-Vth) 2=(Vdata)2(1-2)
2 2由公式(1-2 )可知，流經(jīng)驅(qū)動晶體管TO的漏電極id僅與數(shù)據(jù)信號源11提供的Vdata有關(guān)，與Vth和Vdd無關(guān)。該漏電流id驅(qū)動發(fā)光器件Dl發(fā)光，流經(jīng)OLED的電流不因背板制造工藝原因而造成的Vth不均勻所導(dǎo)致的電流不同，從而引起亮度變化。也不會因為Vdd信號線上由于負載原因所導(dǎo)致的VddIR Drop而引起的電流變化。同時還可以改善由于Vth衰退而導(dǎo)致的流經(jīng)發(fā)光器件的電流變化，從而引起亮度變化，使發(fā)光器件穩(wěn)定性變差。下面以各開關(guān)晶體管和驅(qū)動晶體管為n型晶體管為例說明本發(fā)明實施例提供的像素電路的結(jié)構(gòu)。需要說明的是，對于n型驅(qū)動晶體管，Vss為低于GND的負值，Vdata和Vth為正值。和圖2或圖3所示的像素電路類似，不同之處在于，驅(qū)動晶體管TO為n型晶體管，參考信號源輸出的參考電壓為低于GND的電壓Vss, Vth為正值,發(fā)光器件Dl的負極與發(fā)光控制子電路3的第一端相連。參見圖5，充電子電路I和圖2所示的驅(qū)動子電路結(jié)構(gòu)相同。包括數(shù)據(jù)信號源11、門信號源12，以及第二開關(guān)晶體管T2 ；·第二開關(guān)晶體管T2的漏極與數(shù)據(jù)信號源11的輸出端相連，源極與電容Cl的第一端A相連，柵極與門信號源12的輸出端相連；門信號源12用于控制第二開關(guān)晶體管T2導(dǎo)通，數(shù)據(jù)信號源11為電容Cl充電。參見圖5，發(fā)光控制子電路3和圖2所示的發(fā)光控制子電路結(jié)構(gòu)相同。包括發(fā)光信號源31、第三開關(guān)晶體管T3和/或第四開關(guān)晶體管T4 ；第三開關(guān)晶體管T3的源極與驅(qū)動晶體管TO的漏極相連，漏極與發(fā)光器件Dl的負極相連，柵極與發(fā)光信號源31的輸出端相連；第四開關(guān)晶體管T4的源極與電容Cl的第二端B相連，漏極與第一開關(guān)晶體管Tl的柵極相連，柵極與發(fā)光信號源31的輸出端相連；發(fā)光信號源31用于控制第三開關(guān)晶體管T3和第四開關(guān)晶體管T4導(dǎo)通，從而控制與第三開關(guān)晶體管T3和第四開關(guān)晶體管T4相連的驅(qū)動子電路2導(dǎo)通。參見圖6，本發(fā)明實施例，提供的像素電路，還包括復(fù)位子電路4，與圖3所示的復(fù)位子電路結(jié)構(gòu)相同，該復(fù)位子電路4包括第五開關(guān)晶體管T5 ；第五開關(guān)晶體管T5的源極與待復(fù)位到參考復(fù)位電壓的電壓源，漏極與電容Cl的第二端相連，柵極與門信號源12的輸出端相連；所述參考復(fù)位電壓的電壓源可以為單獨的恒定電壓源，輸出的電壓為VMf。也可以是參考接地點GND相連。所述待復(fù)位到參考復(fù)位電壓的電壓源為參考信號源或一恒定電壓源；當(dāng)待復(fù)位到參考復(fù)位電壓的電壓源為參考信號源時，將電容的第二端復(fù)位至GND。下面以將電容的第二端復(fù)位至GND為例說明。下面結(jié)合圖6所示的像素電路的結(jié)構(gòu)以及圖7所示的像素電路的工作時序圖依次介紹像素電路各工作階段的工作原理。第一階段復(fù)位階段。參見圖6和圖7，由圖7所示的時序圖可知發(fā)光信號源31由高電平變?yōu)榈碗娖?，控制與發(fā)光信號源31相連的第三開關(guān)晶體管T3和第四開關(guān)晶體管T4截止，與第三開關(guān)晶體管T3和第四開關(guān)晶體管T4相連的驅(qū)動子電路2處于斷路狀態(tài)，保證驅(qū)動子電路2對復(fù)位子電路4的工作不造成影響。門信號源12由低電平變?yōu)楦唠娖?，與門信號源12相連的第二晶體管T2和第五開關(guān)晶體管T5導(dǎo)通，與第五晶體管T5的源極相連的地GND電壓加載到電容Cl的第二端B。
數(shù)據(jù)信號源11由高電平變?yōu)榈碗娖?，該低電平對?yīng)的電壓為地GND，該GND加載到電容Cl的第一端A。參考電壓源21—直處于低電平狀態(tài)，開關(guān)晶體管Tl處于截止?fàn)顟B(tài)。因此，參考電壓源21輸出的電壓Vss對復(fù)位子電路4工作不造成影響。此時，電容Cl的兩端電位被拉低到GND，驅(qū)動晶體管TO的柵極復(fù)位至GND。電容Cl未存儲電荷，該步驟為第二階段數(shù)據(jù)信號的寫入階段做準(zhǔn)備。第二階段寫入階段。參見圖6和圖7，由圖7所示的時序圖可知 參考電壓源21、門信號源12，以及發(fā)光信號源31的電平狀態(tài)均未發(fā)生改變。數(shù)據(jù)信號源11由低電平變?yōu)楦唠娖?，輸出?shù)據(jù)信號對應(yīng)的電壓Vdata，該電壓Vdata加載到電容Cl的第一端A，此時，電容Cl的兩端電壓為Vdata，數(shù)據(jù)信號成功寫入。第三階段發(fā)光階段。參見圖6和圖7，由圖7所示的時序圖可知門信號源12由高電平變?yōu)榈碗娖?，第五開關(guān)晶體管T5和第二開關(guān)晶體管T2截止;數(shù)據(jù)信號源11由高電平變?yōu)榈碗娖?，?shù)據(jù)信號停止寫入；發(fā)光信號源31由低電平變?yōu)楦唠娖?，與發(fā)光信號源31相連的第三開關(guān)晶體管T3和第四開關(guān)晶體管T4導(dǎo)通；驅(qū)動子電路所在的支路導(dǎo)通；與第四開關(guān)晶體管T4相連的第一開關(guān)晶體管Tl的連接狀態(tài)變?yōu)槎O管的連接狀態(tài)；參考電壓源21電平狀態(tài)不變，輸出低電平對應(yīng)的電壓Vss，該電壓Vss加載到電容Cl的第二端B，和驅(qū)動晶體管TO的源極。驅(qū)動晶體管TO的源極電壓VS=VSS。電容Cl的第二端B電壓為Vss+Vth，Vth為第一開關(guān)晶體管Tl的閾值電壓；由電荷守恒原理得到，電容Cl的第一端A電壓為Vss+Vth+VDATA,也就是說驅(qū)動晶體管TO的柵極電壓Vg=Vss+Vth+VDATA。此時，驅(qū)動晶體管TO的源極和柵極之間的電壓為Vgs=Vg-Vs=Vss+Vth+VDATA_Vss=Vth+VD
ATA0由于驅(qū)動晶體管TO工作于飽和狀態(tài)，根據(jù)飽和狀態(tài)電流特性，可知驅(qū)動晶體管TO的漏電流滿足如下公式(1-3)id= I(Vgs-Vth)2U 3；
2其中id為驅(qū)動晶體管TO的漏電流，Vgs為驅(qū)動晶體管TO的柵極和源極之間的電壓，K為結(jié)構(gòu)參數(shù)，相同結(jié)構(gòu)中此數(shù)值相對穩(wěn)定。id^= ^ (Vgs-Vth) 2=尋(Vdata)2(1-4)
2 6 2由公式(1-4 )可知，流經(jīng)驅(qū)動晶體管TO的漏電極id僅與數(shù)據(jù)信號源11提供的Vdata有關(guān)，與Vth和Vss無關(guān)。該漏電流id驅(qū)動發(fā)光器件Dl發(fā)光，流經(jīng)發(fā)光器件的電流不因背板制造工藝原因而造成的Vth不均勻所導(dǎo)致的電流不同，從而引起亮度變化。也不會因為Vss信號線上由于負載原因所導(dǎo)致的IRDrop而引起的電流變化。同時還可以改善由于Vth衰退而導(dǎo)致的流經(jīng)發(fā)光器件的電流變化，從而引起亮度變化，使發(fā)光器件穩(wěn)定性變差。
本發(fā)明實施例還提供一種顯示裝置，包括上述像素電路。該顯示裝置可以為液晶面板、液晶顯示器、液晶電視、有機電致發(fā)光顯示OLED面板、OLED顯示器、OLED電視或電子紙等顯示裝置。需要說明的是，上述各種晶體管(包括開關(guān)晶體管和驅(qū)動晶體管)源極s和漏極g的制作工藝相同，名稱上是可以互換的，其可根據(jù)電壓的方向在名稱上改變。而且，同一像素電路中各個晶體管的類型可以相同，也可以不同，只需根據(jù)其自身閾值電壓特點調(diào)整相應(yīng)的時序高低電平即可。當(dāng)然，優(yōu)選的方式為，需要的柵極開啟信號源相同的晶體管，其類型相同。更為優(yōu)選的，同一像素電路中，所有晶體管的類型相同(包括開關(guān)晶體管和驅(qū)動晶體管)，均為n型晶體管或p型晶體管。綜上所述，本發(fā)明實施例提供一種像素電路，不僅可以使得驅(qū)動發(fā)光器件Dl的電壓與參考電壓(參考電壓可以為Vdd或Vss)無關(guān)，與Vth也無關(guān)。避免了因背板制造工藝原因而造成的Vth不均勻所導(dǎo)致發(fā)光器件的電流不同，以及避免了 Vdd或Vss信號線上由于負載原 因所導(dǎo)致的IR Drop而引起的電流變化。同時還可以改善由于Vth衰退而導(dǎo)致的流經(jīng)發(fā)光器件的電流變化和亮度變化，使發(fā)光器件穩(wěn)定性變差的問題。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種像素電路，其特征在于，包括充電子電路、驅(qū)動子電路，以及發(fā)光控制子電路； 所述驅(qū)動子電路包括參考信號源、第一開關(guān)晶體管、驅(qū)動晶體管、電容，以及發(fā)光器件； 其中，所述驅(qū)動晶體管的柵極與電容的第一端相連，源極與參考信號源的輸出端相連，漏極與所述發(fā)光控制子電路的第一端相連；所述第一開關(guān)晶體管的漏極與參考信號源的輸出端相連，源極與電容的第二端相連以及與發(fā)光控制子電路的第二端相連，柵極與發(fā)光控制子電路的第三端相連；所述發(fā)光器件與發(fā)光控制子電路的第一端相連；所述充電子電路與電容的第一端相連； 所述充電子電路在數(shù)據(jù)信號源和門信號源的控制下為所述電容充電； 所述發(fā)光控制子電路在發(fā)光信號源的控制下，所述電容放電，驅(qū)動發(fā)光器件發(fā)光。
2.根據(jù)權(quán)利要求I所述的像素電路，其特征在于，所述充電子電路包括數(shù)據(jù)信號源、門信號源，以及第二開關(guān)晶體管； 第二開關(guān)晶體管的漏極與數(shù)據(jù)信號源的輸出端相連，源極與電容的第一端相連，柵極與門信號源的輸出端相連； 所述門信號源用于控制第二開關(guān)晶體管導(dǎo)通，所述數(shù)據(jù)信號源為所述電容充電。
3.根據(jù)權(quán)利要求I所述的像素電路，其特征在于，所述發(fā)光控制子電路包括發(fā)光信號源、第三開關(guān)晶體管和/或第四開關(guān)晶體管； 第三開關(guān)晶體管的源極與驅(qū)動晶體管的漏極相連，漏極與發(fā)光器件的正極相連，柵極與發(fā)光信號源的輸出端相連； 第四開關(guān)晶體管的源極電容的第二端相連，漏極與第一開關(guān)晶體管的柵極相連，柵極與發(fā)光信號源的輸出端相連； 所述發(fā)光信號源用于控制第三開關(guān)晶體管和第四開關(guān)晶體管導(dǎo)通，從而控制與第三開關(guān)晶體管和第四開關(guān)晶體管相連的驅(qū)動子電路導(dǎo)通。
4.根據(jù)權(quán)利要求I至3任一所述的像素電路，其特征在于，所述像素電路還包括復(fù)位子電路，該復(fù)位子電路包括第五開關(guān)晶體管； 所述第五開關(guān)晶體管的源極與待復(fù)位到某一參考復(fù)位電壓的電壓源相連，漏極與電容的第二端相連，柵極與門信號源的輸出端相連。
5.根據(jù)權(quán)利要求4所述的像素電路，其特征在于，所述待復(fù)位到參考復(fù)位電壓的電壓源為參考信號源或一恒定電壓源；當(dāng)待復(fù)位到參考復(fù)位電壓的電壓源為參考信號源時，將電容的第二端復(fù)位至GND。
6.根據(jù)權(quán)利要求I至3任一所述的像素電路，其特征在于，當(dāng)所述驅(qū)動晶體管為P型晶體管時，所述發(fā)光器件的正極與發(fā)光控制子電路的第一端相連；當(dāng)所述驅(qū)動晶體管為η型晶體管，所述發(fā)光器件的負極與發(fā)光控制子電路的第一端相連。
7.—種顯示裝置，其特征在于，包括權(quán)利要求1-6任一項所述的像素電路。
全文摘要
本發(fā)明實施例提供了一種像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。所述像素電路包括包括充電子電路、驅(qū)動子電路，以及發(fā)光控制子電路；所述驅(qū)動子電路包括參考信號源、第一開關(guān)晶體管、驅(qū)動晶體管、電容，以及發(fā)光器件；其中，所述驅(qū)動晶體管的柵極與電容的第一端相連，源極與參考信號源的輸出端相連，漏極與所述發(fā)光控制子電路的第一端相連；所述第一開關(guān)晶體管的漏極與參考信號源的輸出端相連，源極與電容的第二端相連以及與發(fā)光控制子電路的第二端相連，柵極與發(fā)光控制子電路的第三端相連；所述發(fā)光器件與發(fā)光控制子電路的第一端相連；所述充電子電路與電容的第一端相連。
文檔編號G09G3/32GK102956198SQ20121041839
公開日2013年3月6日 申請日期2012年10月26日 優(yōu)先權(quán)日2012年10月26日
發(fā)明者馬占潔 申請人:京東方科技集團股份有限公司