專利名稱：使輸入和輸出同步信號同步的方法和電路、使用該方法和電路的背光驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使輸入和輸出同步信號同步的方法和電路，并且尤其涉及這樣一種使輸入和輸出同步信號同步的方法和電路，所述方法和電路可以根據(jù)輸入同步信號的頻率變化來同步輸出同步信號，并且限制輸入和輸出周期，由此防止閃爍，本發(fā)明還涉及一種使用所述方法和電路的液晶顯示設(shè)備的背光驅(qū)動器以及一種驅(qū)動所述背光驅(qū)動器的方法。
背景技術(shù)：
利用數(shù)字?jǐn)?shù)據(jù)顯示圖像的平板顯示設(shè)備的代表性例子包括利用液晶的液晶顯示器(LCD)設(shè)備，利用惰性氣體的放電的等離子體顯示板(PDP)和使用OLED的有機(jī)發(fā)光二極管(OLED)顯示設(shè)備。在這些設(shè)備之中，IXD設(shè)備已經(jīng)被廣泛地應(yīng)用于各種領(lǐng)域，諸如TV、監(jiān)視器、膝上型計(jì)算機(jī)和蜂窩式電話。液晶顯示設(shè)備被配置為通過像素矩陣來顯示圖像，所述像素使用具有各向異性(諸如折射度和介電常數(shù))的液晶的電氣和光學(xué)特性。液晶顯示設(shè)備的每個像素基于數(shù)據(jù)信號經(jīng)由液晶的定向方向中的變化通過調(diào)整穿過偏振片的光的透射率來執(zhí)行分級(gradation)。這種液晶顯示設(shè)備包括經(jīng)由像素矩陣來顯示圖像的液晶面板，用于驅(qū)動所述液晶面板的驅(qū)動電路，用于把光照射到液晶面板的背光單元以及用于驅(qū)動所述背光單元的背光驅(qū)動器。因?yàn)長ED比常規(guī)的燈具有更迅速的發(fā)光操作、更高的亮度以及更低的功耗，所以近來已經(jīng)使用其光源為發(fā)光二極管(以下被稱為LED)的LED背光單元。LED背光單元發(fā)射使用白色LED或紅色/綠色/藍(lán)色LED的組合所產(chǎn)生的白光。此外有利地是，LED背光單元不僅可以執(zhí)行遍及背光單元控制背光亮度的全局變暗(dimming)，而且還可以執(zhí)行以每個位置為基礎(chǔ)即以每個分裂塊為基礎(chǔ)來控制背光亮度的局部變暗。用于驅(qū)動LED背光單元的背光驅(qū)動器用于產(chǎn)生脈寬調(diào)制(PWM)信號，所述脈寬調(diào)制(PWM)信號具有對應(yīng)于從外部系統(tǒng)(諸如電視機(jī)或時序控制器)輸入的變暗值的占空比，并且根據(jù)PWM信號來調(diào)整所述LED背光單元的開啟/關(guān)閉時間以控制LED背光單元的亮度。背光驅(qū)動器利用垂直同步(VSYNC)信號，所述垂直同步信號劃分從外部系統(tǒng)輸入的圖像數(shù)據(jù)的幀以便使LED背光單元與液晶面板同步。在這種情況下，為了對輸入VSYNC信號的頻率變化作出響應(yīng)，背光驅(qū)動器通過以每個幀為基礎(chǔ)計(jì)算VSYNC信號的輸入周期來設(shè)置輸出周期并且使用VSYNC信號的輸出周期來產(chǎn)生用于產(chǎn)生PWM信號的占空因素所要求的內(nèi)部時鐘。然而，對于以每個幀為基礎(chǔ)來計(jì)算VSYNC信號的輸入和輸出周期來說，如果發(fā)生VSYNC信號的突然頻率變化，那么常規(guī)的背光驅(qū)動器會由于突然改變的輸入周期而無法設(shè)置輸出周期，由此難以產(chǎn)生內(nèi)部時鐘。這導(dǎo)致P麗信號的占空比偏離所想要的值。從而，LED背光單元呈現(xiàn)亮度波動，由此遭受圖像質(zhì)量的惡化，諸如在屏幕上出現(xiàn)閃爍。

發(fā)明內(nèi)容
據(jù)此，本發(fā)明針對一種使輸入和輸出同步信號同步的方法和電路，一種使用所述方法和電路的液晶顯示設(shè)備的背光驅(qū)動器，以及一種驅(qū)動所述背光驅(qū)動器的方法，其大體上消除了由于相關(guān)技術(shù)的限制和缺點(diǎn)所導(dǎo)致的一個或多個問題。本發(fā)明的一個目的是提供一種使輸入和輸出同步信號同步的方法和電路，其可以根據(jù)輸入同步信號的頻率變化甚至在使輸入和輸出同步信號同步操作期間取決于輸出同步信號來產(chǎn)生穩(wěn)定的內(nèi)部時鐘，還提供了一種使用所述方法和電路的液晶顯示設(shè)備的背光驅(qū)動器，以及一種驅(qū)動所述背光驅(qū)動器的方法。本發(fā)明的另一目的是提供一種使輸入和輸出同步信號同步的方法和電路，其可以防止輸出同步信號由于輸入同步信號的頻率變化所導(dǎo)致的突然改變，由此防止閃爍，還提供了一種使用所述方法和電路的液晶顯示設(shè)備的背光驅(qū)動器，以及一種驅(qū)動所述背光驅(qū)動器的方法。本發(fā)明的附加優(yōu)點(diǎn)、目的和特征將在以下描述中部分地加以闡明并且當(dāng)檢驗(yàn)以下內(nèi)容時對那些本領(lǐng)域普通技術(shù)人員來說將部分地變得更加清楚，或者可以通過實(shí)踐本發(fā)明來得知。本發(fā)明的目的及其它優(yōu)點(diǎn)將借助在所描寫的說明書及其權(quán)利要求以及附圖中特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。為了實(shí)現(xiàn)這些目的及其它優(yōu)點(diǎn)并且依照本發(fā)明的目的，如這里所體現(xiàn)和大體描述，一種使輸入和輸出同步信號同步的方法包括產(chǎn)生輸出同步信號，其中根據(jù)輸入同步信號的輸入周期和所述輸出同步信號的先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期，并且把所述輸出同步信號的輸出周期限制在所述先前輸出周期的預(yù)定的限制范圍內(nèi)。限制輸出同步信號的輸出周期可以包括把所述輸出周期與限制范圍相比較，如果所述輸出周期在所述限制范圍內(nèi)，那么維持并輸出所述輸出周期，并且如果所述輸出周期脫離所述限制范圍，那么把所述輸出周期設(shè)置為所述限制范圍的最小值或最大值以便輸出設(shè)置的輸出周期。輸出周期的限制范圍可以被預(yù)置為“先前輸出周期土臨界值”，并且所述臨界值可以被設(shè)置為小于先前輸出周期。如果所述輸出周期小于所述限制范圍，那么輸出周期可以被設(shè)置為限制范圍的最小值并且可以輸出最小值的輸出周期，并且如果所述輸出周期大于限制范圍，那么所述輸出周期可以被設(shè)置為限制范圍的最大值并且可以輸出最大值的輸出周期。產(chǎn)生輸出同步信號可以包括檢測輸入同步信號的第N輸入周期，其中N是正整數(shù)，判斷檢測到的第N輸入周期是否等于輸出同步信號的先前第N-1輸入周期，如果檢測到的第N輸入周期不等于第N-1輸出周期，那么檢測第N-1輸出周期的結(jié)束時間和第N輸入周期的結(jié)束時間之間的差，在檢測到的差和第N輸入周期之間執(zhí)行計(jì)算，并且把計(jì)算的值設(shè)置為第N輸出周期，并且產(chǎn)生并輸出具有設(shè)置的第N輸出周期的輸出同步信號。在檢測第N輸入周期之后，所述方法可以進(jìn)一步包括判斷檢測的第N輸入周期是否在預(yù)置的參考范圍內(nèi)，并且如果所述第N輸入周期脫離所述參考范圍，那么產(chǎn)生并輸出具有第N-1輸出周期的輸出同步信號，并且如果所述第N輸入周期在所述參考范圍內(nèi)，那么所述方法可以繼續(xù)判斷所述第N輸入周期是否等于所述第N-1輸出周期。如果所述第N輸入周期等于第N-1輸出周期，那么所述方法可以進(jìn)一步包括把第N輸入周期設(shè)置為第N輸出周期并且輸出所述第N輸出周期。把計(jì)算的值設(shè)置為第N輸出周期可以包括如果第N輸入周期變得大于第N-1輸出周期，那么把通過向第N輸入周期增加檢測的差所獲得的值設(shè)置為第N輸出周期，并且如果第N輸入周期變得小于第N-1輸出周期，那么把通過從第N輸入周期減去檢測的差所獲得的值設(shè)置為第N輸出周期。同步信號的第N輸入周期和第N輸出周期可以具有至少一個周期的時間差。輸入同步信號的輸入周期可以是通過低通濾波多個鄰近輸入周期所獲得的濾波輸入周期。依照本發(fā)明的另一方面，一種使輸入和輸出同步信號同步的方法包括低通濾波輸入同步信號的多個鄰近輸入周期以便輸出濾波輸入周期，并且產(chǎn)生輸出同步信號，其中根據(jù)在輸出同步信號的濾波輸入周期和先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期?？梢酝ㄟ^分別向輸入同步信號的當(dāng)前輸入周期和鄰近于當(dāng)前輸入周期的多個先前輸入周期施加權(quán)重并且對結(jié)果求和來獲得濾波輸入周期。依照本發(fā)明的另一方面，一種使輸入和輸出同步信號同步的電路包括:內(nèi)部同步信號產(chǎn)生單元，用于產(chǎn)生輸出同步信號，其中根據(jù)輸入同步信號的輸入周期和輸出同步信號的先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期，還包括周期限制器，用于把輸出同步信號的輸出周期限制在先前輸出周期的預(yù)定的限制范圍內(nèi)。周期限制器可以把所述輸出周期與限制范圍相比較，如果所述輸出周期在所述限制范圍內(nèi)，那么維持并輸出所述輸出周期，并且如果所述輸出周期脫離所述限制范圍，那么把所述輸出周期設(shè)置為所述限制范圍的最小值或最大值以便輸出設(shè)置的輸出周期。內(nèi)部同步信號產(chǎn)生單元可以檢測輸入同步信號的第N輸入周期，其中N是正整數(shù)，并且可以判斷檢測到的第N輸入周期是否等于輸出同步信號的先前第N-1輸入周期，如果檢測到的第N輸入周期不等于第N-1輸出周期，那么可以檢測第N-1輸出周期的結(jié)束時間和第N輸入周期的結(jié)束時間之間的差，可以在檢測到的差和第N輸入周期之間執(zhí)行計(jì)算，把計(jì)算的值設(shè)置為第N輸出周期，并且可以產(chǎn)生并輸出具有設(shè)置的輸出周期的輸出同步信號。內(nèi)部同步信號產(chǎn)生單元在檢測第N輸入周期之后可以判斷檢測到的第N輸入周期是否在預(yù)置的參考范圍內(nèi)，并且如果所述第N輸入周期脫離所述參考范圍，那么產(chǎn)生并輸出具有第N-1輸出周期的輸出同步信號，并且如果所述第N輸入周期在所述參考范圍內(nèi)，那么可以判斷所述第N輸入周期是否等于所述第N-1輸出周期。如果第N輸入周期等于第N-1輸出周期，那么內(nèi)部同步信號產(chǎn)生單元可以把第N輸入周期設(shè)置為第N輸出周期以輸出第N輸出周期，如果第N輸入周期變得大于第N-1輸出周期，那么可以把通過向第N輸入周期增加檢測的差所獲得的值設(shè)置為第N輸出周期，并且如果第N輸入周期變得小于第N-1輸出周期，那么可以把通過從第N輸入周期中減去檢測到的差所獲得的值設(shè)置為第N輸出周期。使輸入和輸出同步信號同步的電路可以進(jìn)一步包括低通濾波器，用于向內(nèi)部同步信號產(chǎn)生單元提供輸入周期，所述輸入周期是通過低通濾波輸入同步信號的多個鄰近輸入周期所獲得的濾波輸入周期。依照本發(fā)明的另一方面，一種使輸入和輸出同步信號同步的電路包括:低通濾波器，用于對輸入同步信號的多個鄰近輸入周期執(zhí)行低通濾波以便輸出濾波輸入周期，和內(nèi)部同步信號產(chǎn)生單元，用于產(chǎn)生輸出同步信號，其中根據(jù)在輸出同步信號的濾波輸入周期和先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期。低通濾波器可以是有限脈沖響應(yīng)(FIR)濾波器，其通過分別向輸入同步信號的當(dāng)前輸入周期和鄰近于當(dāng)前輸入周期的多個先前輸入周期施加權(quán)重并且對結(jié)果求和。依照本發(fā)明的另一方面，一種驅(qū)動液晶顯示設(shè)備的背光驅(qū)動器的方法，包括:產(chǎn)生并輸出輸出垂直同步信號，所述輸出垂直同步信號利用使輸入和輸出同步信號同步的方法，并根據(jù)輸入垂直同步信號的輸入周期變化而被同步，根據(jù)輸出垂直同步信號的輸出周期來產(chǎn)生內(nèi)部時鐘，并且使用用于驅(qū)動背光單元的內(nèi)部時鐘來產(chǎn)生具有預(yù)定占空比的脈寬調(diào)制信號。依照本發(fā)明的進(jìn)一步方面，一種液晶顯示設(shè)備的背光驅(qū)動器包括:同步電路，用于產(chǎn)生并輸出輸出垂直同步信號，所述輸出垂直同步信號利用使輸入和輸出同步信號同步的電路，并根據(jù)輸入垂直同步信號的輸入周期變化而被同步，時鐘產(chǎn)生單元，用于根據(jù)來自所述同步電路的輸出垂直同步信號的輸出周期來產(chǎn)生內(nèi)部時鐘，和脈寬調(diào)制信號產(chǎn)生單元，用于使用用于驅(qū)動背光單元的內(nèi)部時鐘來產(chǎn)生具有預(yù)定占空比的脈寬調(diào)制信號。應(yīng)當(dāng)理解，本發(fā)明的上述一般描述和以下詳細(xì)描述是示例性的和解釋性的，并且旨在提供對所要求本發(fā)明的進(jìn)一步解釋。


附示了本發(fā)明的實(shí)施例并且與說明書一起用來解釋本發(fā)明的原理，所述附圖用來提供對本發(fā)明的進(jìn)一步理解并且并入并構(gòu)成本申請的一部分。在附圖中:圖1是示意地圖示依照本發(fā)明實(shí)施例的液晶顯示設(shè)備的框圖；圖2是圖示依照本發(fā)明第一實(shí)施例的背光驅(qū)動器的內(nèi)部配置的框圖；圖3是圖示用于使在圖2中圖示的背光驅(qū)動器的輸入和輸出信號同步的方法順序的流程圖；圖4是詳細(xì)地圖示用于產(chǎn)生在圖3中圖示的內(nèi)部垂直同步信號的操作的流程圖；圖5是圖示在圖2圖示的背光驅(qū)動器中頻率變快的情況下輸入和輸出同步信號的同步和輸出周期變化的波形圖；圖6是圖示在圖2圖示的背光驅(qū)動器中頻率變慢的情況下輸入和輸出同步信號的同步和輸出周期變化的波形圖；圖7是圖示依照本發(fā)明第二實(shí)施例的背光驅(qū)動器的內(nèi)部配置的框圖；圖8是圖示在圖7中圖示的FIR濾波器的示例性配置的框圖；圖9是圖示依照本發(fā)明第三實(shí)施例的背光驅(qū)動器的內(nèi)部配置的框圖；圖10是圖示在圖9圖示的背光驅(qū)動器中頻率變快的情況下輸入和輸出同步信號的同步和輸出周期變化的波形圖；圖11是圖示在圖9圖示的背光驅(qū)動器中頻率變慢的情況下輸入和輸出同步信號的同步和輸出周期變化的波形圖；以及圖12是圖示在圖9圖示的背光驅(qū)動器中頻率重復(fù)改變的情況下輸入和輸出同步信號的同步和輸出周期變化的波形圖。
具體實(shí)施例方式圖1是示意地圖示依照本發(fā)明實(shí)施例的液晶顯示設(shè)備的框圖。在圖1中圖示的液晶顯示設(shè)備包括液晶面板28、背光單元50、面板驅(qū)動單元22，用于驅(qū)動所述背光單元50的背光驅(qū)動器30和用于控制所述面板驅(qū)動單元22和所述背光驅(qū)動器30的驅(qū)動的時序控制器20，所述面板驅(qū)動單元22包括用于驅(qū)動所述液晶面板28的數(shù)據(jù)驅(qū)動器24和柵極驅(qū)動器26。為了增強(qiáng)圖像質(zhì)量并且降低功耗，時序控制器20用來使用各種數(shù)據(jù)處理方法校正從外部輸入的數(shù)據(jù)，并且向面板驅(qū)動單元22的數(shù)據(jù)驅(qū)動器24輸出校正后的數(shù)據(jù)。例如，假定借助局部變暗方法驅(qū)動使用LED的背光單元50，時序控制器20經(jīng)由數(shù)據(jù)分析確定以每個塊為基礎(chǔ)控制背光單元50的亮度所要求的局部變暗值，并且經(jīng)由局部變暗按照減少的亮度來補(bǔ)償數(shù)據(jù)以便輸出補(bǔ)償?shù)臄?shù)據(jù)。為了提高液晶的響應(yīng)速度，時序控制器20可以根據(jù)在鄰近幀之間的數(shù)據(jù)差使用從查找表中選擇的過沖值或下沖值來把輸入數(shù)據(jù)校正為過驅(qū)動數(shù)據(jù)以便輸出校正后的數(shù)據(jù)。另外，時序控制器20使用從外部輸入的多個同步信號(SP垂直同步信號和水平同步信號)、數(shù)據(jù)使能信號和點(diǎn)時鐘來產(chǎn)生用于控制數(shù)據(jù)驅(qū)動器24的驅(qū)動時序的數(shù)據(jù)控制信號和用于控制柵極驅(qū)動器26的驅(qū)動時序的柵極控制信號。時序控制器20分別向數(shù)據(jù)驅(qū)動器24和柵極驅(qū)動器26輸出產(chǎn)生的數(shù)據(jù)控制信號和柵極控制信號。數(shù)據(jù)控制信號可以包括用于控制數(shù)據(jù)信號的鎖存的源開始脈沖和源采樣時鐘、用于控制數(shù)據(jù)信號的極性的極性控制信號以及用于控制數(shù)據(jù)信號的輸出持續(xù)時間的源輸出使能信號。柵極控制信號可以包括用于控制柵極信號的掃描的柵極啟始脈沖和柵極移位時鐘，以及用于控制柵極信號的輸出持續(xù)時間的柵極輸出使能信號。面板驅(qū)動單元22包括用于驅(qū)動液晶面板28的多個數(shù)據(jù)線DL的數(shù)據(jù)驅(qū)動器24和用于驅(qū)動液晶面板28的多個柵極線GL的柵極驅(qū)動器26。數(shù)據(jù)驅(qū)動器24響應(yīng)于來自時序控制器20的數(shù)據(jù)控制信號把圖像數(shù)據(jù)從所述時序控制器20提供到液晶面板28的多個數(shù)據(jù)線DL。數(shù)據(jù)驅(qū)動器24使用伽馬電壓把從時序控制器20輸入的數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換為正極性/負(fù)極性的模擬數(shù)據(jù)信號，并且每當(dāng)每個柵極線GL被驅(qū)動時把所述數(shù)據(jù)信號提供到數(shù)據(jù)線DL。數(shù)據(jù)驅(qū)動器24采取至少一個數(shù)據(jù)集成電路(IC)的形式。因此，數(shù)據(jù)驅(qū)動器24可以被安裝在電路薄膜上，諸如帶載封裝(Tape CarrierPackage TCP)、膜上芯片(Chip On Film COF)和柔性印刷電路(Flexible Printed CircuitFPC)薄膜，并且可以使用卷帶自動接合(Tape Automatic Bonding TAB)方法被附著到液晶面板28上，或者可以使用玻璃上芯片(Chip On Glass COG)方法被安裝到液晶面板28上。柵極驅(qū)動器26響應(yīng)于來自時序控制器20的柵極控制信號順序地驅(qū)動在液晶面板28的薄膜晶體管陣列中形成的多個柵極線GL。柵極驅(qū)動器26在每個柵極線GL的每個相應(yīng)掃描持續(xù)時間期間提供掃描脈沖的柵通電壓，并且在驅(qū)動其它柵極線GL的其余周期期間提供柵斷電壓。柵極驅(qū)動器26采取至少一個柵極IC的形式。因此，數(shù)據(jù)驅(qū)動器24可以被安裝在電路薄膜上，諸如帶載封裝(Tape Carrier Package TCP)、膜上芯片(Chip On FilmCOF)和柔性印刷電路(Flexible Printed Circuit FPC)薄膜,并且可以使用卷帶自動接合(Tape Automatic Bonding TAB)方法被附著到液晶面板28上，或者可以使用玻璃上芯片(Chip On Glass COG)方法被安裝到液晶面板28上。另外，柵極驅(qū)動器26可以使用板內(nèi)柵型(Gate In Panel GIP)方法被嵌入到液晶面板28中并且可以隨像素陣列一起在薄膜晶體管基板上形成。液晶面板28包括上面形成有濾色器陣列的濾色器基板、上面形成有薄膜晶體管陣列的薄膜晶體管基板、在所述濾色器基板和所述薄膜晶體管基板之間的液晶層以及分別被附著到所述濾色器基板的外表面和所述薄膜晶體管基板的偏振片。液晶面板28經(jīng)由多個像素的矩陣來顯示圖像。每個像素經(jīng)由紅、綠和藍(lán)色子像素的組合來產(chǎn)生想要的顏色，所述子像素根據(jù)數(shù)據(jù)信號通過改變液晶的取向來調(diào)整光透射率。每個子像素包括被連接到相應(yīng)柵極線GL和數(shù)據(jù)線DL的薄膜晶體管TFT以及被并聯(lián)連接到所述薄膜晶體管TFT的液晶電容器Clc和存儲電容器Cst。液晶電容器Clc被通過薄膜晶體管TFT被提供到像素電極的數(shù)據(jù)信號和被提供到公共電極的公共電壓Vcom之間的電壓差充電，并且使用充電的電壓來驅(qū)動液晶以調(diào)整光透射率。存儲電容器Cst幫助穩(wěn)定地維持被充電到液晶電容器Clc的電壓。液晶層可以由諸如扭轉(zhuǎn)向列(TN)模式或垂直取向(VA)模式之類的垂直電場來驅(qū)動，或者由諸如平面內(nèi)切換(IPS)模式或邊緣場切換(FFS)模式之類的水平電場來驅(qū)動。背光單元50包括垂直型或邊緣型LED背光，所述背光單元50由背光驅(qū)動器30拆分驅(qū)動為多個塊以便把光照射到液晶面板28上。在垂直型LED背光的情況下，遍及顯示區(qū)域布置LED陣列以便面對液晶面板28。在邊緣型LED背光的情況下，LED陣列被配置成面對光導(dǎo)板的至少兩個邊緣，所述光導(dǎo)板面對液晶面板28，從而從LED陣列照射的光被經(jīng)由所述光導(dǎo)板轉(zhuǎn)換為平面光由此指向所述液晶面板28。背光驅(qū)動器30根據(jù)來自外部系統(tǒng)或時序控制器20的變暗值而以每個LED塊為基礎(chǔ)驅(qū)動LED背光單元50，由此以每個塊為基礎(chǔ)來控制亮度。假定背光單元50被拆分驅(qū)動為多個端口區(qū)域，那么可以提供多個背光驅(qū)動器30以便獨(dú)立地驅(qū)動多個端口區(qū)域。背光驅(qū)動器30通過以每個塊為基礎(chǔ)產(chǎn)生具有對應(yīng)于變暗值的占空比的脈寬調(diào)制(PWM)信號來驅(qū)動背光單元50，并且以每個LED塊為基礎(chǔ)來對應(yīng)于產(chǎn)生的PWM信號提供LED驅(qū)動信號。在這種情況下，為了使LED背光單元50與液晶面板28同步，背光驅(qū)動器30利用垂直同步信號(以下稱為“VSYNC”)來產(chǎn)生PWM信號，所述垂直同步信號是從外部系統(tǒng)或時序控制器20輸入的幀劃分信號。特別地是，為了自適應(yīng)地對輸入VSYNC的頻率變化作出響應(yīng)，背光驅(qū)動器30產(chǎn)生并輸出內(nèi)部VSYNC，其中根據(jù)在以每個幀為基礎(chǔ)(以每個周期為基礎(chǔ))的輸入VSYNC的輸入周期和內(nèi)部VSYNC的先前輸出周期之間的比較結(jié)果來設(shè)置所述內(nèi)部VSYNC的輸出周期。本發(fā)明的申請人在(2010年12月31日提交的)韓國專利申請?zhí)?0-2010-0140615中詳細(xì)地公開了一種用于使輸入VSYNC和輸出VSYNC同步的方法。在先前專利申請中公開的同步方法中，為了使輸入VSYNC和輸出VSYNC互相同步，背光驅(qū)動器30以每個幀為基礎(chǔ)(以每個周期為基礎(chǔ))檢測輸入VSYNC的輸入周期，并且把檢測到的輸入周期與內(nèi)部VSYNC的先前輸出周期相比較。如果輸入VSYNC的輸入周期等于內(nèi)部VSYNC的先前輸出周期，那么背光驅(qū)動器30產(chǎn)生并輸出內(nèi)部VSYNC，所述內(nèi)部VSYNC的輸出周期等于輸入周期(即先前輸出周期)。另一方面，如果輸入VSYNC的輸入周期不等于內(nèi)部VSYNC的先前輸出周期，那么背光驅(qū)動器30檢測在輸入周期的結(jié)束時間和先前輸出周期的結(jié)束時間(即當(dāng)先前輸出周期將結(jié)束時的時間)之間的差，并且按照該差來調(diào)整所述輸入周期。背光驅(qū)動器30把調(diào)整的輸入周期設(shè)置為輸出周期，由此產(chǎn)生并輸出具有設(shè)置的輸出周期的內(nèi)部VSYNC。另外，為了防止輸出周期由于輸入VSYNC的輸入周期的突然變化而突然改變，背光驅(qū)動器30進(jìn)一步限制了輸入周期和/或輸出周期。作為用于限制內(nèi)部VSYNC的周期的方法，背光驅(qū)動器30采用用于限制在先前輸出周期的預(yù)定范圍內(nèi)的當(dāng)前輸出周期的方法和/或用于經(jīng)由有限脈沖響應(yīng)(FIR)濾波來限制輸入周期的方法，其中向多個鄰近輸入周期施加權(quán)重來反映當(dāng)前輸入周期中的結(jié)果。依照這種方式，背光驅(qū)動器30可以產(chǎn)生穩(wěn)定的內(nèi)部VSYNC,即便輸入VSYNC的頻率(周期)突然改變，所述內(nèi)部VSYNC的輸出周期也只有有限的變化寬度。接下來，背光驅(qū)動器30根據(jù)內(nèi)部(輸出)VSYNC的輸出周期來產(chǎn)生用于產(chǎn)生PWM信號的占空所要求的內(nèi)部時鐘。背光驅(qū)動器30產(chǎn)生PWM信號，所述PWM信號的占空比被預(yù)置或者通過對產(chǎn)生的內(nèi)部時鐘計(jì)數(shù)來根據(jù)外部亮度的調(diào)節(jié)情況進(jìn)行調(diào)整由此使用所述PWM信號來驅(qū)動背光單元50。PWM信號具有與內(nèi)部VSYNC的輸出周期相同的周期。如上所述，通過根據(jù)在輸入VSYNC的輸入周期和內(nèi)部VSYNC的先前輸出周期之間的比較結(jié)果設(shè)置內(nèi)部VSYNC的輸出周期并且把輸入和輸出周期限制在預(yù)定的范圍內(nèi)，即便輸入周期突然或重復(fù)地改變，背光驅(qū)動器30甚至也可以執(zhí)行輸入和輸出周期的同步同時防止輸出周期的突然改變，并且甚至還可以在同步期間產(chǎn)生并輸出穩(wěn)定的輸出同步信號。結(jié)果，背光驅(qū)動器30可以防止由于輸入VSYNC的頻率變化而導(dǎo)致的內(nèi)部時鐘的遺漏和同步破壞，可以穩(wěn)定地產(chǎn)生具有想要占空比的PWM信號，并且可以防止閃爍。同時，為了獲得用于比較輸入VSYNC的輸入周期和內(nèi)部VSYNC的先前輸出周期所要求的計(jì)算時間，根據(jù)比較結(jié)果來調(diào)整輸入周期并且利用調(diào)整的輸入周期作為輸出周期，背光單元30產(chǎn)生并輸出內(nèi)部VSYNC以便確保所述內(nèi)部VSYNC與輸入VSYNC具有大約至少一個幀(一個周期)的延遲時間。在使輸入VSYNC和輸出VSYNC互相同步之前，即在把輸入VSYNC的輸入周期與內(nèi)部VSYNC的先前輸出周期相比較之前，背光單元30可以另外執(zhí)行把檢測的輸入周期與包括預(yù)置最小極限值MIN和預(yù)置最大極限值MAX的參考范圍相比較的操作，然后可以根據(jù)比較結(jié)果來有選擇地執(zhí)行使輸入VSYNC和內(nèi)部VSYNC互相同步的操作。例如，如果輸入VSYNC的檢測輸入周期在參考范圍內(nèi)，那么背光驅(qū)動器30把輸A VSYNC的輸入周期與內(nèi)部VSYNC的先前輸出周期相比較，并且根據(jù)比較結(jié)果來優(yōu)先輸入VSYNC和內(nèi)部VSYNC的同步。另一方面，如果輸入VSYNC的檢測輸入周期脫離參考范圍，那么背光驅(qū)動器30產(chǎn)生并輸出內(nèi)部VSYNC，所述內(nèi)部VSYNC在不使輸入VSYNC和內(nèi)部VSYNC同步的情況下連續(xù)地維持先前輸出周期。關(guān)于VSYNC的周期的參考范圍由設(shè)計(jì)者預(yù)置并且被存儲在背光驅(qū)動器30的內(nèi)部寄存器中。依照這種方式，即便輸入VSYNC脫離參考范圍并且由于外部噪聲等而不穩(wěn)定，背光驅(qū)動器30也可以產(chǎn)生并輸出穩(wěn)定的內(nèi)部VSYNC。
圖2是圖示依照本發(fā)明第一實(shí)施例的背光驅(qū)動器的內(nèi)部配置的框圖，并且圖3是圖示用于使在圖2中圖示的背光驅(qū)動器的輸入VSYNC和輸出VSYNC同步的方法的順序的流程圖。在圖2中圖示的背光驅(qū)動器30包括內(nèi)部VSYNC產(chǎn)生單元52、周期限制器54、內(nèi)部時鐘(以下被稱為PCLK)產(chǎn)生單元56以及PWM產(chǎn)生單元58，它們彼此串聯(lián)連接。內(nèi)部VSYNC產(chǎn)生單元52以每個周期為基礎(chǔ)檢測輸入VSYNC的輸入周期I_VSYNC，把檢測的輸入周期與先前輸出周期相比較，并且產(chǎn)生并輸出內(nèi)部VSYNC 0_VSYNC_A，根據(jù)比較結(jié)果來設(shè)置所述內(nèi)部VSYNC的輸出周期0_VSYNC_A (SlOO)0更特別地是，內(nèi)部VSYNC產(chǎn)生單元52檢測從外部系統(tǒng)或時序控制器20輸入的輸入VSYNC I_VSYNC的輸入周期，并且判斷檢測的輸入周期是否在預(yù)置的周期參考范圍MIN MAX內(nèi)。如果輸入周期脫離參考范圍MIN MAX，那么內(nèi)部VSYNC產(chǎn)生單元52產(chǎn)生并輸出用于維持先前輸出周期的內(nèi)部VSYNC 0_VSYNC。如果輸入周期在參考范圍MIN MAX內(nèi)，那么內(nèi)部VSYNC產(chǎn)生單元52判斷輸入周期是否等于先前輸出周期。如果輸入VSYNCI_VSYNC的輸入周期等于內(nèi)部VSYNC 0_VSYNC的先前輸出周期，那么內(nèi)部VSYNC產(chǎn)生單元52把輸入VSYNC I_VSYNC的輸入周期設(shè)置為輸出周期，并且產(chǎn)生并輸出具有設(shè)置輸出周期的內(nèi)部VSYNC 0_VSYNC_A。另一方面，如果輸入VSYNC I_VSYNC的輸入周期不等于內(nèi)部VSYNC0_VSYNC的先前輸出周期，那么內(nèi)部VSYNC產(chǎn)生單元52檢測在輸入周期的結(jié)束時間和先前輸出周期的結(jié)束時間(即當(dāng)先前輸出周期將結(jié)束時的時間)之間的差，把通過計(jì)算(增加或減去)檢測的差和輸入周期所獲得的值設(shè)置為輸出周期，并且產(chǎn)生并輸出具有設(shè)置的輸出周期的內(nèi)部VSYNC 0_VSYNC_A。 周期限制器54把從內(nèi)部VSYNC產(chǎn)生單元52提供的內(nèi)部VSYNC0_VSYNC_A的輸出周期限制在先前輸出周期的預(yù)定范圍內(nèi)，以輸出限制的輸出周期(S200到S204)。更具體地說，周期限制器54把內(nèi)部VSYNC 0_VSYNC的當(dāng)前輸出周期0_VSYNC [n]與來自先前輸出周期0_VSYNC[n-l]的預(yù)定限制范圍0_VSYNC[n-l] 土LMT相比較，其中LMT是臨界值(S200)。如果判斷當(dāng)前輸出周期0_VSYNC[n]在限制范圍0_VSYNC[n_l] 土LMT內(nèi)，那么周期限制器54產(chǎn)生并輸出具有當(dāng)前輸出周期0_VSYNC [n]的內(nèi)部VSYNC0_VSYNC_B (S202)。另一方面，如果判斷內(nèi)部VSYNC 0_VSYNC的當(dāng)前輸出周期0_VSYNC[n]脫離限制范圍0_VSYNC[n-l] 土LMT，那么周期限制器54把限制范圍0 VSYNC[n_l] 土LMT (即“先前輸出周期0_VSYNC[n-l] 土臨界值LMT”)設(shè)置為輸出周期，并且產(chǎn)生并輸出具有設(shè)置的輸出周期的內(nèi)部VSYNC 0_VSYNC_B。如果當(dāng)前輸出周期0_VSYNC [n]小于限制范圍0_VSYNC[n-1] 土LMT，那么輸出周期被設(shè)置為“先前輸出周期0_VSYNC[n_l]_臨界值LMT”。另一方面，如果當(dāng)前輸出周期0_VSYNC[n]大于限制范圍0_VSYNC[n-l] 土LMT，那么輸出周期被設(shè)置為“先前輸出周期0_VSYNC[n-l]+臨界值LMT”。這里，用于限制內(nèi)部VSYNC的輸出周期0_VSYNC的臨界值LMT在實(shí)驗(yàn)上被設(shè)計(jì)者預(yù)置為在先前輸出周期的范圍內(nèi)的適當(dāng)值并且被存儲在內(nèi)部寄存器中。例如，用于限制內(nèi)部VSYNC的輸出周期0_VSYNC的臨界值LMT可以被設(shè)置在先前輸出周期的±10%以內(nèi)。周期限制器54向PCLK產(chǎn)生單元56輸出內(nèi)部VSYNC 0_VSYNC_B。另外，如果多個背光驅(qū)動器被級聯(lián)，那么周期限制器54可以向下一級背光驅(qū)動器輸出內(nèi)部VSYNC 0_VSYNC_B。PCLK產(chǎn)生單元56基于從周期限制器54提供的內(nèi)部VSYNC0_VSYNC_B的輸出周期產(chǎn)生并輸出內(nèi)部時鐘PCLK。PWM產(chǎn)生單元58使用從PCLK產(chǎn)生單元56提供的內(nèi)部時鐘PCLK，產(chǎn)生PWM信號，所述PWM信號具有基于從外部系統(tǒng)或時序控制器20輸入的變暗值的占空比，并且PWM產(chǎn)生單元58把所述PWM信號輸出到背光單元50。圖4是詳細(xì)地圖示在圖3中圖示的內(nèi)部VSYNC產(chǎn)生操作SlOO的流程圖。在操作S2中，內(nèi)部VSYNC產(chǎn)生單元52檢測輸入VSYNC I_VSYNC的當(dāng)前第N周期，其中N是正整數(shù)。內(nèi)部VSYNC I_VSYNC的輸入周期通過對在背光驅(qū)動器30中產(chǎn)生的系統(tǒng)時鐘SCLK進(jìn)行計(jì)數(shù)來檢測。內(nèi)部VSYNC產(chǎn)生單元52把檢測的第N輸入周期存儲在內(nèi)部寄存器中。內(nèi)部VSYNC產(chǎn)生單元52以每個周期為基礎(chǔ)檢測輸入周期以便更新在內(nèi)部寄存器中存儲的輸入周期。在操作S4中，內(nèi)部VSYNC產(chǎn)生單元52把在操作S2中檢測的輸入VSYNCI_VSYNC的第N輸入周期與預(yù)置的周期參考范圍MIN MAX相比較，并且判斷所述第N輸入周期是否在周期參考范圍MIN MAX內(nèi)。關(guān)于輸入VSYNCI_VSYNC的周期參考范圍MIN MAX由設(shè)計(jì)者預(yù)置以防止噪聲等，并且被存儲在背光驅(qū)動器30的內(nèi)部寄存器中。如果在操作S4中判斷輸入VSYNC I_VSYNC的第N輸入周期脫離周期參考范圍MIN MAX (否)，那么內(nèi)部VSYNC產(chǎn)生單元52繼續(xù)至操作S6。在操作S6中，內(nèi)部VSYNC產(chǎn)生單元52產(chǎn)生并輸出第N內(nèi)部VSYNC0_VSYNC_A，所述第N內(nèi)部VSYNC 0_VSYNC_A的輸出周期等于在內(nèi)部寄存器中存儲的先前第N-1輸出周期。換句話說，如果判斷輸入VSYNCI_VSYNC的第N輸入周期小于參考范圍MIN MAX的下限值MIN，或者大于參考范圍MIN MAX的上限值MAX，那么內(nèi)部VSYNC產(chǎn)生單元52把先前第N-1輸出周期設(shè)置為第N輸出周期，由此穩(wěn)定地產(chǎn)生并輸出第N內(nèi)部VSYNC 0_VSYNC_A。因此，即便輸入VSYNC I_VSYNC由于外部噪聲等而不穩(wěn)定，內(nèi)部VSYNC產(chǎn)生單元52也可以產(chǎn)生并輸出穩(wěn)定的內(nèi)部VSYNC0_VSYNC。內(nèi)部VSYNC產(chǎn)生單元52存儲產(chǎn)生的內(nèi)部VSYNC 0_VSYNC_A的第N輸出周期并且把它用作下一周期中的先前周期值。另一方面，如果在操作S4中判斷輸入VSYNC I_VSYNC的第N輸入周期在周期參考范圍MIN MAX內(nèi)(是)，那么內(nèi)部VSYNC產(chǎn)生單元52繼續(xù)至操作S8。在操作S8中，內(nèi)部VSYNC產(chǎn)生單元52把在寄存器中存儲的輸入VSYNC I_VSYNC的第N輸入周期與內(nèi)部VSYNC0_VSYNC_A的先前第N-1輸出周期相比較，并且判斷第N輸入周期是否等于先前的第N-1輸出周期。如果在操作S8中判斷輸入VSYNC I_VSYNC的第N輸入周期等于內(nèi)部VSYNC 0_VSYNC_A的先前第N-1輸出周期(是)，那么內(nèi)部VSYNC產(chǎn)生單元52繼續(xù)至操作S10。在操作S 10中，內(nèi)部VSYNC產(chǎn)生單元52把第N輸入周期設(shè)置為第N輸出周期，并且把設(shè)置的第N輸出周期存儲到內(nèi)部寄存器中。由此，內(nèi)部VSYNC產(chǎn)生單元52產(chǎn)生并輸出具有存儲的輸出周期的第N內(nèi)部VSYNC 0_VSYNC_A。另一方面，如果在操作S8中判斷輸入VSYNC I_VSYNC的第N輸入周期不等于內(nèi)部VSYNC 0_VSYNC的先前第N-1輸出周期(否)，那么內(nèi)部VSYNC產(chǎn)生單元52繼續(xù)至操作S12。在操作S12中，內(nèi)部VSYNC產(chǎn)生單元52判斷在輸入VSYNC I_VSYNC的第N輸入周期結(jié)束之前內(nèi)部VSYNC0_VSYNC的第N-1輸出周期是否結(jié)束。換句話說，內(nèi)部VSYNC產(chǎn)生單元52判斷輸入VSYNC I_VSYNC的第N輸入周期是否大于第N-1輸出周期，即，輸入VSYNC I_VSYNC的頻率是否增加。如果在操作S12中判斷在輸入VSYNC I_VSYNC的第N輸入周期計(jì)算(結(jié)束)之前，內(nèi)部VSYNC 0_VSYNC_A的先前第N-1輸出周期結(jié)束(是)，換句話說，如果第N輸入周期變得大于第N-1輸出周期(即，輸入VSYNCI_VSYNC的頻率增加)，那么內(nèi)部VSYNC產(chǎn)生單元52繼續(xù)至操作S14。在操作S 14中，內(nèi)部VSYNC產(chǎn)生單元52檢測內(nèi)部VSYNC 0_VSYNC_A的第N-1輸出周期將結(jié)束的時間和輸入VSYNC I_VSYNC的第N輸入周期的結(jié)束時間之間的差。這里，內(nèi)部VSYNC 0_VSYNC_A的第N-1輸出周期將結(jié)束時的時間可根據(jù)在寄存器中存儲的第N-1輸出周期值來預(yù)測。在操作S16中，內(nèi)部VSYNC產(chǎn)生單元52把在操作S14中檢測的當(dāng)內(nèi)部VSYNC 0_VSYNC_A的第N-1輸出周期將結(jié)束的時間和輸入VSYNCI_VSYNC的第N輸入周期的結(jié)束時間之間的差增加到第N輸入周期，并且將和設(shè)置為第N輸出周期。然后，內(nèi)部VSYNC產(chǎn)生單元52繼續(xù)至操作S10，由此產(chǎn)生并輸出具有在操作S16中設(shè)置的第N輸出周期的內(nèi)部VSYNC0_VSYNC_A0如果在操作S12中判斷在輸入VSYNC I_VSYNC的第N輸入周期計(jì)算之前內(nèi)部VSYNC0_VSYNC_A的先前第N-1輸出周期未結(jié)束(結(jié)束)(否)，換句話說，如果第N輸入周期變得小于第N-1輸出周期(即，輸入VSYNC I_VSYNC的頻率降低)，那么內(nèi)部VSYNC產(chǎn)生單元52繼續(xù)至操作S18。在操作S18中，內(nèi)部VSYNC產(chǎn)生單元52檢測內(nèi)部VSYNC 0_VSYNC_A的第N-1輸出周期結(jié)束時的時間和輸入VSYNC I_VSYNC的第N輸入周期的結(jié)束時間之間的差。在操作S20中，內(nèi)部VSYNC產(chǎn)生單元52把在操作S18中檢測到的在內(nèi)部VSYNC 0_VSYNC_A的第N-1輸出周期結(jié)束時的時間和輸入VSYNC I_VSYNC的第N輸入周期的結(jié)束時間之間的差從第N輸入周期中減去，并且把結(jié)果設(shè)置為第N輸出周期。然后，內(nèi)部VSYNC產(chǎn)生單元52繼續(xù)至操作S10，由此產(chǎn)生并輸出具有在操作S20中設(shè)置的第N輸出周期的內(nèi)部VSYNC0_VSYNC_Ao圖5是圖示了在圖2圖示的背光驅(qū)動器中輸入VSYNC的頻率變快的情況下，輸入VSYNC和輸出VSYNC的同步以及輸出周期的變化的波形圖，并且圖6是圖示了在圖2圖示的背光驅(qū)動器中輸入VSYNC的頻率變慢的情況下，輸入VSYNC和輸出VSYNC的同步以及輸出周期的變化的波形圖。參照圖5和6，應(yīng)當(dāng)理解，盡管在內(nèi)部VSYNC產(chǎn)生單元52中產(chǎn)生的內(nèi)部VSYNC 0_VSYNC_A迅速地遵循輸入VSYNC，以便由此在輸入VSYNC變快或變慢時與所述輸入VSYNC同步，不過因?yàn)橹芷诘淖兓瘜挾认鄬^大所以存在閃爍的風(fēng)險。另一方面，還應(yīng)當(dāng)理解，當(dāng)周期限制器54把輸出周期限制在先前輸出周期的預(yù)定范圍內(nèi)時，即使內(nèi)部VSYNC 0_VSYNC_B和輸入VSYNC的同步被緩慢地執(zhí)行，周期的變化寬度還是相對較小，這可以防止由于周期的突然變化而導(dǎo)致的閃爍。圖7是圖示依照本發(fā)明第二實(shí)施例的背光驅(qū)動器的內(nèi)部配置的框圖，并且圖8是圖示在圖7中圖示的FIR濾波器51的示例性配置的框圖。除代替周期限制器54而在VSYNC產(chǎn)生單元52的輸入端提供FIR濾波器51以外，在圖7中圖示的背光驅(qū)動器基本上與在圖2中圖示的背光驅(qū)動器相同，從而省略與圖2相一致的配置的詳細(xì)描述。FIR濾波器51是低通濾波器。FIR濾波器51通過向輸入VSYNC I_VSYNC的當(dāng)前輸入周期和多個鄰近先前輸入周期施加權(quán)重來輸出關(guān)于多個輸入周期的平均值以反映在所述當(dāng)前輸入周期中的結(jié)果，由此減少輸入周期的變化寬度。FIR濾波器51可以在周期地改變輸入VSYNC I_VSYNC的輸入周期的情況下進(jìn)一步有效地減少輸入周期的變化寬度。例如，如圖8中所圖示，F(xiàn)IR濾波器51包括:第一到第三觸發(fā)器FFl到FF3，用于順序地延遲并輸出輸入VSYNC I_VSYNC的輸入周期I_VSYNC[n](其中n是正整數(shù));第一到第四乘法器61、62、63和64，用于分別向輸入VSYNC 1-VSYNC的當(dāng)前輸入周期I_VSYNC[n]和從第一到第三觸發(fā)器FFl到FF3輸出的先前輸入周期I_VSYNC[n-l]、I_VSYNC[n_2]和1_VSYNC [n-3]施加權(quán)重a_0、a_l、a_2和a_3 ；以及加法器65，用于對在第一到第四乘法器61、62,63和64中已經(jīng)施加權(quán)重的多個先前輸入周期求和，以輸出濾波輸入周期I_VSYNC_FIR。從加法器65輸出的輸入VSYNC I_VSYNC的濾波輸入周期I_VSYNC_FIR如下表示:I_VSYNC_FIR=a_OxI_VSYNC[n]+a_lxI_VSYNC[n_l]+a_2xI_VSYNC[n_2]+a_3xl_VSYNC[n-3]在以上描述中，分別被施加到輸入VSYNC 1-VSYNC的當(dāng)前輸入周期I_VSYNC[n]和多個先前輸入周期 I_VSYNC[n-l]、I_VSYNC[n-2]和 I_VSYNC[n_3]的權(quán)重 a_0、a_l、a_2 和a_3可以被預(yù)置為相同的，或者可以被預(yù)置為增加或減少接近當(dāng)前輸入周期。在一個例子中，權(quán)重a_0、a_l、a_2和a_3可以被同樣地設(shè)置為1/4。在另一例子中，權(quán)重a_0和a_l可以被設(shè)置為1/8,權(quán)重a_2可以被設(shè)置為1/4,并且權(quán)重a_3可以被設(shè)置為1/2。內(nèi)部VSYNC產(chǎn)生單元52把來自FIR濾波器51的濾波輸入周期I_VSYNC_FIR與先前輸出周期相比較，并且產(chǎn)生并輸出內(nèi)部VSYNC0_VSYNC，所述內(nèi)部VSYNC 0_VSYNC的輸出周期根據(jù)比較結(jié)果來設(shè)置。此方法的詳細(xì)描述由圖4的以上描述來代替。由于內(nèi)部VSYNC產(chǎn)生單元52利用輸入周期I_VSYNC_FIR，其中經(jīng)由FIR濾波來減小輸入周期I_VSYNC_FIR的變化寬度，所以與依照第一實(shí)施例使用周期限制器54的情況類似，可以限制內(nèi)部VSYNC
0.VSYNC的輸出周期的變化寬度。PCLK產(chǎn)生單元56根據(jù)從內(nèi)部VSYNC產(chǎn)生單元52提供的內(nèi)部VSYNC0_VSYNC的輸出周期產(chǎn)生并輸出內(nèi)部時鐘PCLK。PWM產(chǎn)生單元58利用從PCLK產(chǎn)生單元56提供的內(nèi)部時鐘PCLK產(chǎn)生PWM信號，所述PWM信號具有取決于從外部系統(tǒng)或時序控制器20輸入的變暗值的占空比，并且PWM產(chǎn)生單元58把所述PWM信號輸出到背光單元50。圖9是圖示依照本發(fā)明第三實(shí)施例的背光驅(qū)動器的內(nèi)部配置的框圖。在圖9中圖示的第三實(shí)施例的背光驅(qū)動器是在圖2中圖示的第一實(shí)施例的背光驅(qū)動器和在圖7中圖示的第二實(shí)施例的背光驅(qū)動器的組合，從而包括分別在VSYNC產(chǎn)生單元52的輸入和輸出端提供的FIR濾波器51和周期限制器54。省略與以上實(shí)施例相一致的配置的詳細(xì)描述。FIR濾波器51通過向輸入VSYNC I_VSYNC的當(dāng)前輸入周期和多個鄰近先前輸入周期施加權(quán)重來輸出濾波輸入周期I_VSYNC_FIR以反映在所述當(dāng)前輸入周期中的結(jié)果，所述濾波輸入周期I_VSYNC_FIR具有關(guān)于多個輸入周期的平均值。內(nèi)部VSYNC產(chǎn)生單元52把來自FIR濾波器51的濾波輸入周期I_VSYNC_FIR與先前輸出周期相比較，并且產(chǎn)生并輸出內(nèi)部VSYNC 0_VSYNC_A，根據(jù)比較結(jié)果來設(shè)置所述內(nèi)部VSYNC 0_VSYNC_A的輸出周期。
周期限制器54把從內(nèi)部VSYNC產(chǎn)生單元52提供的內(nèi)部VSYNC 0_VSYNC_A的輸出周期限制在先前輸出周期的預(yù)定范圍內(nèi)，并且輸出具有限制的輸出周期的內(nèi)部VSYNC 0_VSYNC_B。一種用于限制輸出周期的方法與以上圖3的描述相同。PCLK產(chǎn)生單元56根據(jù)從周期限制器54提供的內(nèi)部VSYNC 0_VSYNC_B的輸出周期來產(chǎn)生并輸出內(nèi)部時鐘PCLK。PWM產(chǎn)生單元58使用從PCLK產(chǎn)生單元56提供的內(nèi)部時鐘PCLK產(chǎn)生PWM信號，所述PWM信號具有取決于從外部系統(tǒng)或時序控制器20輸入的變暗值的占空比，并且PWM產(chǎn)生單元58把所述PWM信號輸出到背光單元50。依照這種方式，背光驅(qū)動器使用分別在內(nèi)部VSYNC產(chǎn)生單元52的輸入和輸出端提供的FIR限制器51和周期限制器54來限制輸入VSYNC和內(nèi)部VSYNC的輸入和輸出周期，由此當(dāng)周期地改變輸入VSYNC的周期時防止輸入VSYNC和輸出VSYNC的同步破壞。圖10是圖示在圖9圖示的背光驅(qū)動器中頻率變快的情況下輸入VSYNC和輸出VSYNC的同步以及輸出周期的變化的波形圖，圖11是圖示在圖9圖示的背光驅(qū)動器中頻率變慢的情況下輸入VSYNC和輸出VSYNC的同步以及輸出周期的變化的波形圖，并且圖12是圖示在圖9圖示的背光驅(qū)動器中輸入VSYNC的頻率重復(fù)改變的情況下輸入VSYNC和輸出VSYNC的同步以及輸出周期的變化的波形圖。參照圖10和11，應(yīng)當(dāng)理解，與除FIR濾波器51之外的周期限制器54限制內(nèi)部VSYNC 0_VSYNC_A的輸出周期的情況類似，作為當(dāng)輸入VSYNC變快或變慢時使用FIR濾波器51和周期限制器54限制內(nèi)部VSYNC 0_VSYNC_A的輸入和輸出周期的結(jié)果，可能實(shí)現(xiàn)周期的相對較小的變化寬度以及內(nèi)部VSYNC 0_VSYNC_A和輸入VSYNC的同步，這可以防止由于周期的突然變化所導(dǎo)致的閃爍。這里，對于圖8中的FIR濾波器51來說，權(quán)重a_0和a_l可以被設(shè)置為1/8,權(quán)重a_2可以被設(shè)置為1/4,并且權(quán)重a_3可以被設(shè)置為1/2。參照圖12，應(yīng)當(dāng)理解，當(dāng)輸入VSYNC重復(fù)地變快或變慢時，即當(dāng)周期地重復(fù)頻率變化時，使用除FIR濾波器51外的周期限制器54只限制內(nèi)部VSYNC 0_VSYNC_A的輸出周期可能使輸入VSYNC和輸出VSYNC互相不一致達(dá)常數(shù)周期Tc。另一方面，應(yīng)當(dāng)理解，當(dāng)使用FIR濾波器51和周期限制器54限制內(nèi)部VSYNC 0_VSYNC_A的輸入和輸出周期時，因?yàn)閮?nèi)部VSYNC 0_VSYNC_B的周期按照輸入VSYNC的周期而重復(fù)地改變，所以內(nèi)部VSYNC 0_VSYNC_B與輸入VSYNC同步。如從以上描述可明顯得知的是，在根據(jù)本發(fā)明的使輸入和輸出同步信號同步的方法和電路，一種使用該方法和電路的液晶顯示設(shè)備的背光驅(qū)動器，以及一種用于驅(qū)動所述背光驅(qū)動器的方法中，作為根據(jù)在同步信號的輸入周期和先前輸出周期之間的比較結(jié)果設(shè)置輸出周期，并且把輸入和輸出周期限制在預(yù)定范圍內(nèi)的結(jié)果，即便輸入周期突然或重復(fù)地改變也可以實(shí)現(xiàn)輸入和輸出周期的同步，同時防止輸出周期的突然變化，并且即便在同步期間，也能夠產(chǎn)生并輸出穩(wěn)定的輸出同步信號。據(jù)此，可以通過根據(jù)穩(wěn)定的輸出周期產(chǎn)生內(nèi)部時鐘并且穩(wěn)定地產(chǎn)生具有想要的占空比的PWM信號以驅(qū)動背光單元來防止閃爍。盡管本發(fā)明的實(shí)施例只以舉例形式描述了利用背光驅(qū)動器使輸入VSYNC和內(nèi)部VSYNC同步的方法，不過用于使輸入VSYNC和內(nèi)部VSYNC互相同步的上述方法可以被應(yīng)用于利用VSYNC信號的其它設(shè)備，并且也可以應(yīng)用于使除VSYNC信號外的輸入和輸出同步信號同步的其它方法。
對那些本領(lǐng)域技術(shù)人員來說清楚的是:在不脫離本發(fā)明的精神或范圍的情況下在本發(fā)明中可以進(jìn)行各種修改和改變。從而，本發(fā)明旨在覆蓋所提供的本發(fā)明的修改和改變，只要它們落入所附權(quán)利要求及其等效范圍之內(nèi)。
權(quán)利要求
1.一種使輸入和輸出同步信號同步的方法，所述方法包括: 產(chǎn)生輸出同步信號，其中根據(jù)輸入同步信號的輸入周期和所述輸出同步信號的先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期；以及 把所述輸出同步信號的輸出周期限制在所述先前輸出周期的預(yù)定的限制范圍內(nèi)。
2.如權(quán)利要求1所述的方法，其中限制所述輸出同步信號的輸出周期包括: 把所述輸出周期與所述限制范圍相比較； 如果所述輸出周期在所述限制范圍內(nèi)，那么維持并輸出所述輸出周期；并且如果所述輸出周期脫離所述限制范圍，那么把所述輸出周期設(shè)置為所述限制范圍的最小值或最大值，以輸出設(shè)置的輸出周期。
3.如權(quán)利要求2所述的方法，其中所述輸出周期的限制范圍被預(yù)置為“先前輸出周期土臨界值”，并且所述臨界值小于所述先前輸出周期。
4.如權(quán)利要求3所述的方法，其中: 如果所述輸出周期小于所述限制范圍，那么所述輸出周期被設(shè)置為所述限制范圍的最小值，并輸出所述最小值的輸出周期；并且 如果所述輸出周期大于所述限制范圍，那么所述輸出周期被設(shè)置為所述限制范圍的最大值，并輸出所述最大值的輸出周期。
5.如權(quán)利要求1所述的方法，其中所述產(chǎn)生輸出同步信號包括: 檢測所述輸入同步信號的第N輸入周期，其中N是正整數(shù)； 判斷檢測到的第N輸入周期是否等于所述輸出同步信號的先前第N-1輸入周期； 如果檢測到的第N輸入周期不等于所述第N-1輸出周期，那么檢測在所述第N-1輸出周期的結(jié)束時間和所述第N輸入周期的結(jié)束時間之間的差； 在檢測到的差和所述第N輸入周期之間執(zhí)行計(jì)算，并且把計(jì)算的值設(shè)置為第N輸出周期；以及 產(chǎn)生并輸出具有設(shè)置的第N輸出周期的輸出同步信號。
6.如權(quán)利要求5所述的方法，在檢測所述第N輸入周期之后，進(jìn)一步包括: 判斷檢測到的第N輸入周期是否在預(yù)置的參考范圍內(nèi)；以及 如果所述第N輸入周期脫離所述參考范圍，那么產(chǎn)生并輸出具有所述第N-1輸出周期的輸出同步信號， 其中如果所述第N輸入周期在所述參考范圍內(nèi)，那么所述方法繼續(xù)判斷所述第N輸入周期是否等于所述第N-1輸出周期。
7.如權(quán)利要求5所述的方法，進(jìn)一步包括如果所述第N輸入周期等于所述第N-1輸出周期，那么把所述第N輸入周期設(shè)置為所述第N輸出周期并且輸出所述第N輸出周期， 其中把計(jì)算的值設(shè)置為所述第N輸出周期包括: 如果所述第N輸入周期變得大于所述第N-1輸出周期，那么把通過向所述第N輸入周期增加檢測到的差所獲得的值設(shè)置為所述第N輸出周期；并且 如果所述第N輸入周期變得小于所述第N-1輸出周期，那么把通過從所述第N輸入周期減去檢測到的差所獲得的值設(shè)置為所述第N輸出周期。
8.如權(quán)利要求5所述的方法， 其中所述同步信號的第N輸入周期和第N輸出周期具有至少一個周期的時間差。
9.如權(quán)利要求5所述的方法，其中所述輸入同步信號的輸入周期是通過低通濾波多個鄰近輸入周期所獲得的濾波輸入周期。
10.如權(quán)利要求9所述的方法，其中通過分別向所述輸入同步信號的當(dāng)前輸入周期和鄰近于所述當(dāng)前輸入周期的多個先前輸入周期施加權(quán)重并且對結(jié)果求和來獲得所述濾波輸入周期。
11.一種使輸入和輸出同步信號同步的方法，所述方法包括: 低通濾波輸入同步信號的多個鄰近輸入周期以輸出濾波輸入周期；以及 產(chǎn)生輸出同步信號，根據(jù)在所述輸出同步信號的濾波輸入周期和先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期。
12.如權(quán)利要求11所述的方法，其中通過分別向所述輸入同步信號的當(dāng)前輸入周期和鄰近于所述當(dāng)前輸入周期的多個先前輸入周期施加權(quán)重并且對結(jié)果求和來獲得所述濾波輸入周期。
13.一種使輸入和輸出同步信號同步的電路，所述電路包括: 內(nèi)部同步信號產(chǎn)生單元，用于產(chǎn)生輸出同步信號，其中根據(jù)輸入同步信號的輸入周期和所述輸出同步信號的先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期；以及 周期限制器，用于把所述輸出同步信號的輸出周期限制在先前輸出周期的預(yù)定的限制范圍內(nèi)。
14.如權(quán)利要求13所述的電路，其中所述周期限制器把所述輸出周期與所述限制范圍相比較，如果所述輸出周期在所述限制范圍內(nèi)，那么維持并輸出所述輸出周期，并且如果所述輸出周期脫離所述限制范圍，那么把所述輸出周期設(shè)置為所述限制范圍的最小值或最大值以輸出設(shè)置的輸出周期。
15.如權(quán)利要求14所述的電路，其中所述輸出周期的限制范圍被預(yù)置為“先前輸出周期土臨界值”，并且所述臨界值小于所述先前輸出周期。
16.如權(quán)利要求15所述的電路，其中: 如果所述輸出周期小于所述限制范圍，那么所述輸出周期被設(shè)置為所述限制范圍的最小值，并且輸出所述最小值的輸出周期，并且 如果所述輸出周期大于所述限制范圍，那么所述輸出周期被設(shè)置為所述限制范圍的最大值，并且輸出所述最大值的輸出周期。
17.如權(quán)利要求13所述的電路，其中所述內(nèi)部同步信號產(chǎn)生單元檢測所述輸入同步信號的第N輸入周期，其中N是正整數(shù)，判斷檢測到的第N輸入周期是否等于所述輸出同步信號的先前第N-1輸入周期，如果檢測到的第N輸入周期不等于所述第N-1輸出周期，那么檢測在所述第N-1輸出周期的結(jié)束時間和所述第N輸入周期的結(jié)束時間之間的差，在檢測的差和所述第N輸入周期之間執(zhí)行計(jì)算，把計(jì)算的值設(shè)置為第N輸出周期，并且產(chǎn)生并輸出具有設(shè)置的第N輸出周期的輸出同步信號。
18.如權(quán)利要求17所述的電路，其中: 所述內(nèi)部同步信號產(chǎn)生單元在檢測所述第N輸入周期之后判斷檢測的第N輸入周期是否在預(yù)置的參考范圍內(nèi)；以及 如果所述第N輸入周期脫離所述參考范圍，那么所述內(nèi)部同步信號產(chǎn)生單元產(chǎn)生并輸出具有所述第N-1輸出周期的輸出同步信號，并且如果所述第N輸入周期在所述參考范圍內(nèi)，那么所述內(nèi)部同步信號產(chǎn)生單元判斷所述第N輸入周期是否等于所述第N-1輸出周期。
19.如權(quán)利要求18所述的電路，其中: 如果所述第N輸入周期等于所述第N-1輸出周期，那么所述內(nèi)部同步信號產(chǎn)生單元把所述第N輸入周期設(shè)置為所述第N輸出周期，以便輸出所述第N輸出周期；如果所述第N輸入周期變得大于所述第N-1輸出周期，那么所述內(nèi)部同步信號產(chǎn)生單元把通過向所述第N輸入周期增加檢測到的差所獲得的值設(shè)置為所述第N輸出周期；并且 如果所述第N輸入周期變得小于所述第N-1輸出周期，那么所述內(nèi)部同步信號產(chǎn)生單元把通過從所述第N輸入周期減去檢測到的差所獲得的值設(shè)置為所述第N輸出周期。
20.如權(quán)利要求17所述的電路，其中所述同步信號的第N輸入周期和第N輸出周期具有至少一個周期的時間差。
21.如權(quán)利要求17所述的電路，進(jìn)一步包括低通濾波器，用于向所述內(nèi)部同步信號產(chǎn)生單元提供所述輸入周期，所述輸入周期是通過低通濾波所述輸入同步信號的多個鄰近輸入周期所獲得的濾波輸入周期。
22.如權(quán)利要求21所述的電路，其中所述低通濾波器是有限脈沖響應(yīng)(FIR)濾波器，用于分別向所述輸入同步信號的當(dāng)前輸入周期和鄰近于所述當(dāng)前輸入周期的多個先前輸入周期施加權(quán)重并且對所述結(jié)果求和。
23.一種使輸入和輸出同步信號同步的電路，所述電路包括: 低通濾波器，用于對輸入同步信號的多個鄰近輸入周期執(zhí)行低通濾波來輸出濾波輸入周期；以及 內(nèi)部同步信號產(chǎn)生單元，用于產(chǎn)生輸出同步信號，其中根據(jù)在所述輸出同步信號的濾波輸入周期和先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期。
24.如權(quán)利要求23所述的電路，其中所述低通濾波器是有限脈沖響應(yīng)(FIR)濾波器，用于分別向所述輸入同步信號的當(dāng)前輸入周期和鄰近于所述當(dāng)前輸入周期的多個先前輸入周期施加權(quán)重并且對所述結(jié)果求和。
25.—種驅(qū)動液晶顯示設(shè)備的背光驅(qū)動器的方法，所述方法包括: 產(chǎn)生并輸出輸出垂直同步信號，所述輸出垂直同步信號利用權(quán)利要求1到12中任何一個所述的使輸入和輸出同步信號同步的方法，并根據(jù)輸入垂直同步信號的輸入周期的變化而被同步； 根據(jù)所述輸出垂直同步信號的輸出周期來產(chǎn)生內(nèi)部時鐘；以及 使用所述內(nèi)部時鐘產(chǎn)生具有預(yù)定占空比的脈寬調(diào)制信號以驅(qū)動背光單元。
26.一種液晶顯示設(shè)備的背光驅(qū)動器，所述背光驅(qū)動器包括: 同步電路，用于產(chǎn)生并輸出輸出垂直同步信號，所述輸出垂直同步信號使用權(quán)利要求13到24中任何一個所述的使輸入和輸出同步信號同步的電路，并根據(jù)輸入垂直同步信號的輸入周期的變化而被同步； 時鐘產(chǎn)生單元，用于根據(jù)來自所述同步電路的輸出垂直同步信號的輸出周期來產(chǎn)生內(nèi)部時鐘；以及 脈寬調(diào)制信號產(chǎn)生單元，用于使用所述內(nèi)部時鐘產(chǎn)生具有預(yù)定占空比的脈寬調(diào)制信號以驅(qū)動背光單元。
全文摘要
公開了用于使輸入和輸出同步信號同步的方法和電路，所述方法和電路可以根據(jù)輸入同步信號的頻率變化來使輸出同步信號同步，并且限制輸入和輸出周期由此防止閃爍，還公開了一種使用所述方法和電路的液晶顯示設(shè)備的背光驅(qū)動器，以及用于驅(qū)動所述背光驅(qū)動器的方法。用于使輸入和輸出同步信號同步的方法包括產(chǎn)生輸出同步信號，其中根據(jù)在輸入同步信號的輸入周期和所述輸出同步信號的先前輸出周期之間的比較結(jié)果來設(shè)置所述輸出同步信號的輸出周期，并且把所述輸出同步信號的輸出周期限制在先前輸出周期的預(yù)定的限制范圍內(nèi)。
文檔編號G09G3/36GK103137087SQ20121029272
公開日2013年6月5日 申請日期2012年8月16日 優(yōu)先權(quán)日2011年12月1日
發(fā)明者崔溶佑 申請人:樂金顯示有限公司