專利名稱：顯示裝置、像素電路、電子設備和顯示裝置的驅動方法
技術領域：
本發(fā)明涉及顯示裝置、該顯示裝置中使用的像素電路、包含該顯示裝置的電子設備和該顯示裝置的驅動方法。
背景技術：
目前，通常使用包含具有顯示元件(也稱為“電光元件(electrooptic element)”)的像素電路(也稱為“像素”)的顯示裝置以及包含上述顯示裝置的電子設備。將電光元件用作像素中的顯示元件的顯示裝置是公知的，該電光元件的亮度隨著向其施加的電壓或其中流過的電流而發(fā)生變化。例如，亮度隨著施加電壓而發(fā)生變化的電光元件的典型示例是液晶顯示元件。另ー方面，亮度隨著流過的電流而發(fā)生變化的電光元件的典型示例是有機電致發(fā)光元件(有機EL元件或有機發(fā)光二極管(Organic Light EmittingDiode, OLED))(下文中稱為“有機EL元件”)。使用上述有機EL元件的有機EL顯示裝置是所謂的自發(fā)光型顯示裝置，其將作為自發(fā)光元件的電光元件用作像素中的顯示元件。目前，在使用顯示元件的顯示裝置中，無源矩陣系統(tǒng)和有源矩陣系統(tǒng)都可以被用于作為用于驅動顯示裝置的系統(tǒng)。然而，盡管采用無源矩陣系統(tǒng)的顯示裝置的結構簡單，但是其存在著可能難以實現大型的且具有高清晰度的顯示裝置的問題。因此，近年來，用于對提供到在像素內部設置的顯示元件的像素信號進行控制的有源矩陣系統(tǒng)已經取得了積極的發(fā)展，上述像素信號例如是通過使用諸如也在像素內部設置的絕緣柵極場效應晶體管(一般地，薄膜晶體管(TFT))等有源元件的晶體管作為開關晶體管而被提供至上述顯示元件。在現有的利用有源矩陣系統(tǒng)的顯示裝置中，由于エ藝變化，用于驅動各個顯示元件的晶體管的閾值電壓和遷移率存在偏差。另外，顯示元件的特性隨著時間而發(fā)生變化。驅動晶體管的上述特性偏差以及諸如顯示元件等用于構成像素電路的元件的特性變化對發(fā)光亮度產生影響。也就是說，如果對所有的像素均提供具有相同電平的圖像信號，所有的像素發(fā)出相同亮度的光，因此應該能夠獲得畫面的一致性。然而，驅動晶體管的特性偏差以及顯示元件的特性變化影響了畫面的均勻性。為了解決上述問題，例如在日本專利第4240059號公報或日本專利第4240068號公報中提出如下技術為了對顯示裝置的整個畫面的發(fā)光亮度進行均一控制，對由各像素電路內的諸如顯示元件的晶體管等用于構成像素電路的元件的特性偏差所導致的顯示不均勻性進行修正。這里，用于構成像素電路的元件的特性受到環(huán)境特性的影響。然而，日本專利第4240059號公報或日本專利第4240068號公報中提出的技術沒有公開用于解決環(huán)境特性的影響的方法。

發(fā)明內容
鑒于以上問題而提出了本發(fā)明，并且因此期望提供如下一種顯示裝置、在該顯示裝置中使用的像素電路、包含該顯示裝置的電子設備以及該顯示裝置的驅動方法，在上述顯示裝置中，不論環(huán)境如何變化，都能夠抑制由用于構成像素電路的元件的特性偏差導致的顯示不均勻現象。為了實現上述目的，本發(fā)明實施方式提供了一種顯示裝置，所述顯示裝置包括顯示部；保持電容；寫入晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容；驅動晶體管，所述驅動晶體管根據被寫入至所述保持電容的所述驅動電壓驅動所述顯示部；以及脈沖寬度調整部，所述脈沖寬度調整部對用于形成驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管。本發(fā)明另ー實施方式提供了ー種像素電路，所述像素電路包括顯示部；保持電 容；寫入晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容；以及驅動晶體管，所述驅動晶體管根據被寫入到所述保持電容的所述驅動電壓驅動所述顯示部。所述寫入晶體管和/或所述驅動晶體管中使用的驅動脈沖的脈沖寬度可調整地形成為與環(huán)境依賴性相對應。本發(fā)明又ー實施方式提供了 ー種電子設備，所述電子設備包括像素部，在所述像素部中布置有顯示元件，各個所述顯示元件均包括顯示部、保持電容、寫入晶體管和驅動晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容，所述驅動晶體管根據被寫入至所述保持電容的所述驅動電壓驅動所述顯示部；信號生成部，所述信號生成部生成被提供至所述像素部的所述視頻信號；驅動線，所述驅動線布置在所述像素部中，并且提供驅動脈沖以便對在預定方向上布置的所述寫入晶體管和/或所述驅動晶體管進行驅動；選擇部，所述選擇部對所述驅動線進行選擇；脈沖寬度調整部，所述脈沖寬度調整部對用于形成所述驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管；以及脈沖生成部，所述脈沖生成部根據從所述脈沖寬度調整部輸出的脈沖信號生成所述用于形成所述驅動脈沖的脈沖信號。所述選擇部根據所述脈沖生成部中生成的脈沖信號將所述驅動脈沖分別提供至所述驅動線。本發(fā)明再ー實施方式提供了一種顯示裝置的驅動方法，所述顯示裝置包括像素部，在所述像素部中布置有顯示元件，各個所述顯示元件均包括顯示部、保持電容、寫入晶體管和驅動晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容，所述驅動晶體管根據被寫入至所述保持電容的所述驅動電壓驅動所述顯示部，所述驅動方法包括對用于形成驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管。簡言之，在本說明書公開的技術中，對用于形成驅動脈沖的脈沖信號的寬度進行特征以與環(huán)境變化相對應，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管。能夠根據脈沖寬度得到自動調整以對應于環(huán)境變化的脈沖信號來生成所述驅動脈沖，從而消除用于構成像素電路的元件的特性的環(huán)境依賴性。即使在用于構成像素電路的元件的特性受到環(huán)境特性影響從而最佳修正時段對應于環(huán)境變化而發(fā)生變化時，仍能夠根據其脈沖寬度收到調整以對應于環(huán)境變化的脈沖信號來生成驅動脈沖，上述脈沖信號的脈沖寬度用于規(guī)定處理時段。因此，不論環(huán)境如何變化，均能夠抑制由用于構成像素電路的元件的特性偏差導致的顯示不均勻現象。如上所述，根據本發(fā)明，不論環(huán)境如何變化，均能夠抑制由用于于構成像素電路的元件的特性偏差導致的顯示不均勻現象。


圖I是表示作為本發(fā)明第一實施方式的顯示裝置的有源矩陣型顯示裝置的示意性結構的框圖；圖2是表示作為本發(fā)明第一實施方式的變形例的顯示裝置的與彩色圖像顯示兼容的有源矩陣型顯示裝置的示意性結構的框圖；
圖3是表示本發(fā)明第二實施方式的發(fā)光元件(實質上是像素電路)的結構的部分橫截面圖；圖4是表示本發(fā)明第一實施方式的實施例I的顯示裝置中的像素電路的ー種形式的結構的電路圖(部分是框圖)；圖5是表示本發(fā)明第一實施方式的實施例I的顯示裝置(包括像素電路)的整體外形的結構的電路圖(部分是框圖)；圖6是說明了本發(fā)明第三實施方式的顯示裝置的像素電路的驅動方法的時序圖；圖7A至圖7G是分別說明在圖6中所示的時序圖中的主要時段內的等效電路和操作狀態(tài)的電路圖；圖8A、圖SB和圖SC分別是說明設置在像素電路的周邊的周邊電路的比較例的電路圖、時序圖和電路圖；圖9A和圖9B分別是表不在圖8C中所不的邏輯電路中的時序的時序圖，以及表不實現圖9A中所示時序的詳細結構的電路圖；圖10A、圖IOB和圖IOC分別是說明用于對應于元件特性的環(huán)境依賴性自動調整修正時段的技術的基本概念的電路圖和時序圖；圖11A、圖IlB和圖IlC分別是說明在圖10A、圖IOB和圖IOC中所示的用于自動調整修正時段從而與元件特性的環(huán)境依賴性相對應的技術的具體應用示例的電路圖和時序圖；圖12A、圖12B和圖12C分別是說明本發(fā)明第一實施方式的實施例2的像素電路的驅動方法的框圖(部分是電路)、時序圖和框圖(部分是電路)，實施例2關注于用于解決由于晶體管的特性偏差導致的顯示不均勻的方法，所述晶體管構成的邏輯電路生成用于形成驅動脈沖的脈沖信號；圖13A和圖13B分別是說明通過關注于用于解決由于晶體管的特性偏差導致的顯示不均勻的方法的本發(fā)明第一實施方式的實施例3的像素電路的驅動方法的框圖(部分是電路)、時序圖和框圖(部分是電路)，所述晶體管構成的邏輯電路生成用于形成驅動脈沖的脈沖信號；圖14是表示作為應用有第一實施方式的圖I中所示的顯示裝置的應用實例I的電視接收機的外觀的立體圖；圖15是表示當從背面看時作為應用有第一實施方式的圖I中所示的顯示裝置的應用實例2的數碼相機的外觀的立體圖；圖16是表示作為應用有第一實施方式的圖I中所示的顯示裝置的應用實例3的攝像機的外觀的立體圖；圖17是表示作為應用有第一實施方式的圖I中所示的顯示裝置的應用實例4的計算機的外觀的立體圖；以及圖18是作為應用有第一實施方式的圖I中所示的顯示裝置的應用實例5的手機在打開狀態(tài)下的正視圖、在打開狀態(tài)下的側視圖和在閉合狀態(tài)下的正視圖。
具體實施例方式下面將參照附圖詳細說明本發(fā)明的實施方式。當要在形式上將功能元件相互區(qū)分時，通過對它們添加字母或“ _η” (η :數字字符)，或者字母與“ _η”的組合的后綴。另一方面，當在不需要將功能元件特別地互相區(qū)分的情況下對它們進行說明時，則在說明中省略上述后綴。這也適用于附圖。需要注意的是，下文中將按照下面的順序進行說明。I.整體概述；2.顯示裝置的概述；2-1.顯示裝置(第一實施方式)2-2.發(fā)光元件(像素電路)(第二實施方式)2-3.發(fā)光部的驅動方法基本(第三實施方式) 3.電子設備(第四實施方式)；4.具體實施例4-1.實施例I (像素電路)與元件特性的環(huán)境依賴性相對應的修正時段的調整4-2.實施例2(電路的驅動方法):實施例1+由驅動脈沖的形狀的偏差所導致的顯示不均勻現象的對策(相同脈沖信號的開關選擇)4-3.實施例3(電路的驅動方法)實施例1+由驅動脈沖的形狀的偏差所導致的顯示不均勻現象的對策(對脈沖生成部中生成的脈沖信號進行移位)5.應用實例5-1.應用實例I5-2.應用實例25-3.應用實例35-4.應用實例45-5.應用實例56.本發(fā)明的構成I.整體概述在本發(fā)明的實施方式的組成中，像素電路、顯示裝置或電子設備包括顯示部、保持電容、寫入晶體管和驅動晶體管。在此情況下，寫入晶體管將對應于視頻信號的驅動電壓寫入保持電容。另外，驅動晶體管根據寫入至保持電容的驅動電壓來驅動顯示部。此外，像素電路、顯示裝置或電子設備還包括脈沖寬度調整部，上述脈沖寬度調整部對用于驅動寫入晶體管和驅動晶體管中至少一者的驅動脈沖進行調整，以使其與環(huán)境變化相對應。根據上述像素電路、顯示裝置、電子設備和顯示裝置(或像素電路)的驅動方法，由于能夠根據脈沖寬度受到調整的脈沖信號來生成驅動脈動，所以能夠執(zhí)行與環(huán)境依賴性相對應的處理。因而，能夠執(zhí)行與環(huán)境變化無關的處理。因此，即使在用于構成像素電路的元件的特性受到環(huán)境特性的影響時，仍能夠抑制由用于構成像素電路的元件的特性偏差所導致的顯示不均勻現象。優(yōu)選地，像素電路、顯示裝置或電子設備包括像素部，在所述像素部中，像素電路布置在預定方向上，各個像素電路均包括顯示部、保持電容、寫入晶體管和驅動晶體管。在像素部中布置有驅動線，通過上述驅動線將驅動脈沖分別提供至在預定方向上布置的寫入晶體管和/或驅動晶體管。優(yōu)選地，在本發(fā)明實施方式的組成中，像素電路、顯示裝置或電子設備還包括選擇部和脈沖生成部。在此情況下，選擇部用于選擇驅動線。另外，脈沖生成部根據從脈沖寬度調整部輸出的脈沖信號生成用于形成驅動脈沖的脈沖信號。選擇部根據脈沖生成部生成的脈沖信號將驅動脈沖分別提供至驅動線。
優(yōu)選地，僅需要將脈沖寬度調整部布置在寫入晶體管或驅動晶體管的附近。或者，優(yōu)選地，只需要將脈沖寬度調整部布置在像素部附近的位于像素部外部的部分中。其原因在于，盡可能地使脈沖寬度調整與用于構成像素部的元件的環(huán)境變化特性相對應。優(yōu)選地，脈沖寬度調整部包括延遲部和門電路部。在此情況下，延遲部對輸入到延遲部的脈沖信號進行延遲。另外，門電路部根據輸入至延遲部的脈沖信號以及從延遲部輸出的脈沖信號生成脈沖信號。該結構通過利用脈沖延遲來調整脈沖寬度。延遲部提供與用于構成像素電路的元件(例如，驅動晶體管)的環(huán)境變化特性相對應的延遲量。例如，優(yōu)選地，延遲部包括一級或多級的諸如緩沖器或反相器等邏輯門。僅需要在考慮用于構成像素電路的元件的環(huán)境變化特性和用于設定處理期間所需的脈沖寬度的情況下設定級數。在此情況下，需要以如下方式對用于構成各個邏輯門自身的晶體管電路的構造進行設計自動調整脈沖的寬度，以消除用于構成像素電路的元件的環(huán)境變化特性。選擇部可以采用如下結構，該結構包括為每條驅動線設置的脈沖生成部。簡言之，在該結構中，各個驅動線設置有脈沖生成部。優(yōu)選地，選擇部采用如下結構，該結構所包括的脈沖生成部的數量小于驅動線的數量，并且該結構根據脈沖生成部所生成的脈沖信號將驅動脈沖分別提供至多條驅動線。由于驅動部根據脈沖生成部所生成的脈沖信號將驅動脈沖分別提供至多條驅動線，所以脈沖生成部的數量可以少于驅動線的總數。在此情況下，可以為所有的驅動線設置一個脈沖生成部?；蛘?，也可以將所有驅動線中的部分驅動線設定為一個單元，并且為各個單元設置脈沖生成部。對于脈沖生成部的部分布置，盡管可以將脈沖生成部布置在掃描線的最外部，但是優(yōu)選地，僅需要將脈沖生成部布置在掃描線的布置方向上的中間部分。其原因在于，這種布置能夠減小由從脈沖生成部輸出的脈沖信號的延遲量的差異引起的缺點。附帶地說明，當為所有驅動線中的作為每個單元的部分驅動線設置脈沖生成部時，對于每個單元來說，僅需要將脈沖生成部布置在驅動線的布置方向上的中間部分?？梢詫⒚}沖生成部設置在像素部內部或者也可以設置在像素部的外部。當脈沖生成部設置在像素部外部時，產生了能夠使選擇部(掃描部)和脈沖生成部彼此一體形成的優(yōu)點。該結構適用于像素部和選擇部(掃描部)彼此分離設置的情況。在本發(fā)明的實施方式的組成中，顯示裝置或電子設備能夠采用如下結構，該結構還包括開關部，該開關部針對每條驅動線具有開關電路。在此情況下，開關電路根據選擇部對驅動線的選擇來取出脈沖生成部中生成的脈沖信號，從而將由此取出的脈沖信號提供給由此選擇的驅動線中。開關電路只需要利用互補金屬氧化物半導體(Complementary MetalOxide Semiconductor, CMOS)等中的傳輸柵極結構。在此情況下，對于輸入到像素電路的驅動脈沖，在面板內或面板外全部地生成脈沖信號之后，通過CMOS開關獲取最終的脈沖信號從而將它們分別提供至掃描線。由于“在面板內或面板外全部地生成”，所以脈沖生成部只需要以相同的時序為驅動線生成脈沖信號。如果脈沖生成部以不同的時序為驅動線生成脈沖信號，那么開關電路可能需要采取諸如脈沖移位機制等措施。開關電路可以設置在像素部內部或像素部外部。當開關電路設置在像素部外部時，產生了選擇部(掃描部)和開關電路(以及脈沖生成部)能夠彼此一體形成的優(yōu)點。該結構適用于像素部與選擇部(掃描部)彼此分離設置的情況。 在本發(fā)明實施方式的組成中，顯示裝置或電子設備還能夠采用如下構造選擇部包括移位寄存器部，該移位寄存器部以一個單位時段的脈沖信號為增量對脈沖生成部中生成的脈沖信號進行移位，從而將這樣移位的脈沖信號分別提供至驅動線。因此，不僅在一個單位時段內完成一系列處理時，而且當在多個單位時段內執(zhí)行一系列處理時，均能夠放寬到一定程度，即，每行或每列的驅動脈沖的形狀(寬度、變化特性等)具有偏差。因此，能夠改善由驅動脈沖形狀的偏差所導致的處理時段的偏差以亮度不均勻(在彩色顯示的情況下是顏色不均勻)的形式出現的缺點，其中驅動脈沖形狀的偏差是由用于構成邏輯電路的晶體管的特性偏差導致的。例如，在視頻信號通過寫入晶體管被提供到保持電容的一個端子的同時，驅動脈沖用于進行通過驅動晶體管將電流提供到保持電容的處理。在用于修正驅動晶體管遷移率的遷移率修正步驟中使用該處理(即在視頻信號通過寫入晶體管被提供到保持電容的一個端子的同時通過驅動晶體管向保持電容提供電流的處理)。驅動脈沖還被用于修正驅動晶體管的閾值電壓的偏差。驅動脈沖還可以與上述的遷移率修正一起使用。對于裝置結構，可以采用如下結構，該結構包括像素部，顯示部在像素部中布置成線或二維矩陣。例如，可以將包含諸如有機電致發(fā)光發(fā)光部、無機電致發(fā)光發(fā)光部、LED發(fā)光部或半導體激光發(fā)光部等自發(fā)光型發(fā)光部的發(fā)光元件用作顯示部。特別地，只需要將有機電致發(fā)光發(fā)光部用作顯示部。2.顯示裝置的概述在下面的說明中，為了便于理解對應關系，分別使用與用于構成電路的元件的附圖標記相同的附圖標記來表示用于構成電路的元件的電阻值、電容(靜電容)等。基本首先，對包含發(fā)光元件的顯示裝置的概況進行說明。在下面將要說明的電路結構的說明中，將“電連接”簡稱為“連接”。同樣，除非有特別地說明，否則“電連接”不僅限于“直接連接”而且包括通過任何其它適合的晶體管(其代表是開關晶體管)或任何其它適合的電器元件(也可以是有源元件之外的無源元件)進行的“連接”。顯示裝置包括多個像素電路(在一些情況下或者簡稱為“像素”)。各像素電路包括顯示元件(電光元件)，顯示元件具有發(fā)光部和用于驅動發(fā)光部的驅動電路。例如，可以將包含諸如有機電致發(fā)光發(fā)光部、無機電致發(fā)光發(fā)光部、LED發(fā)光部或半導體激光發(fā)光部等自發(fā)光型發(fā)光部的發(fā)光元件用作顯示部。需要注意的是，盡管采用恒流驅動型系統(tǒng)作為用于驅動顯示元件的發(fā)光部的系統(tǒng)，但是原則上，系統(tǒng)不限于恒流驅動型系統(tǒng)，也可以采用恒壓驅動型系統(tǒng)。在下面的說明中，將對包含有機電致發(fā)光發(fā)光部(作為發(fā)光元件)的顯示裝置的情況進行說明。更具體地，發(fā)光元件是具有如下結構的有機電致發(fā)光元件(有機EL元件)驅動電路以及與驅動電路連接的有機電致發(fā)光發(fā)光部(ELP :發(fā)光部)彼此層疊。盡管作為用于驅動發(fā)光部ELP的驅動電路的多種電路是公知的，但像素電路可以采用包含5Tr/lC型、4Tr/lC型、3Tr/lC型或2Tr/lC型等驅動電路的結構。這里，術語 “ a Tr/lC型”中的α表不晶體管的數量1C”表不電容部包括一個保持電容Ces(電容器)。盡管用于構成驅動電路的所有晶體管適當地優(yōu)選地是由η溝道晶體管構成的，但是本發(fā)明并不限于此，在一些情況下，用于構成驅動電路的部分晶體管也可以由P溝道晶體管構成。需要注意的是，也可能采用如下結構晶體管形成在半導體基板等上。特別地，用于構成驅動電路的各晶體管的結構沒有特定限定，其可以使用(不限于)以金屬氧化物半導體場效應晶體管(Metal Oxide Semiconductor Field-Effect Transistor, MOSFET)為代表的絕緣柵極場效應晶體管(一般地，薄膜晶體管(TFT))。此外，用于構成驅動電路的各晶體管可以是增強型或耗盡型中的任一種，或者也可以是單柵極型或雙柵極型中的任一種。在上述任一種結構中，基本地，類似于2Tr/lC型驅動結構，顯示裝置包括如下最小構成元件發(fā)光部ELP、驅動晶體管TRD、寫入晶體管TRW(也稱為“采樣晶體管”)、至少包括寫入掃描部的垂直掃描部、具有信號輸出部功能的水平驅動部和保持電容C。-各掃描部是用于選擇驅動線(掃描線)的選擇部的示例。優(yōu)選地，為了構造自舉電路(bootstrapcircuit)，保持電容C。,連接在驅動晶體管TRd的控制輸入端(柵極端)與主電極端(源極和漏極區(qū)域)中一者(典型地，源極電極端)之間。在驅動晶體管TRd中，一個主電極端與發(fā)光部ELP連接，并且另一個主電極端與電源線PWL連接。來自電源電路或來自用于電源電壓的掃描電路等的電源電壓(穩(wěn)態(tài)電壓或類脈沖電壓)被提供至電源線PWL。水平驅動部將用于控制發(fā)光部ELP中的亮度的視頻信號Vsig或者用于表示基準電位(不一定對應于一類，其用于閾值電壓修正等)的廣義視頻信號Vs提供至視頻信號線DTL (也稱為“數據線”)。在寫入晶體管TRw中，一個主電極端與視頻信號線DTL連接，并且另一主電極端與驅動晶體管TRd的控制輸入端連接。寫入掃描部通過寫入掃描線WSL向寫入晶體管TRw的控制輸入端提供控制脈沖(寫入驅動脈沖WS)，根據上述控制脈沖來控制寫入晶體管TRw導通或斷開。寫入晶體管TRw的另一個主電極端、驅動晶體管TRd的控制輸入端以及保持電容Ccs的一端之中的連接點被稱為“第一節(jié)點ND/’。此外，驅動晶體管TRd的一個主電極端與保持電容Ccs的另一端之中的連接點被稱為“第二節(jié)點ND/’。各掃描線是驅動線的示例，通過該驅動線將驅動脈沖提供至用于構成像素電路的晶體管。2-1.顯示裝置(第一實施方式)
結構圖I和圖2分別是表示本發(fā)明第一實施方式的有源矩陣型顯示裝置的示意結構和本發(fā)明的第一實施方式的變形變化的框圖。具體地，圖I是表示作為本發(fā)明第一實施方式的顯示裝置的普通有源矩陣型顯示裝置的示意結構的框圖。此外，圖2是表示本發(fā)明第一實施方式的變形例的與彩色圖像顯示兼容的有源矩陣型顯示裝置的示意性結構的框圖。如圖I所示,顯示裝置I包括顯示面板部100、驅動信號生成部(所謂的時序生成器)200和視頻信號處理部220。在此情況下，像素電路10包含有機EL元件(未圖示)，以作為多個顯示元件，像素電路10布置在顯示面板部100中，從而以X:Y(例如，9:16)的縱橫比(水平垂直比)構成有效圖像區(qū)域。另外，作為面板控制部的示例的驅動信號生成部200生成各種脈沖信號，根據所生成的脈沖信號來驅動并控制顯示面板部100。驅動信號生成部200和視頻信號處理部220均內置在單片集成電路(IC)中，并且在此示例中布置在顯示面板部100外部。需要注意的是，產品形態(tài)不限于如下情況如圖I所示，顯示裝置設置成具有模 塊(組合部件或部分)形態(tài)的顯示裝置1，該模塊形態(tài)包括顯示面板部100、驅動信號生成部200和視頻信號處理部220中每一者。例如，可以僅將顯示面板部100設置為顯示裝置I。另外，顯示裝置I還包括也具有模塊形式的顯示裝置，該模塊形式具有封裝結構。例如，以如下方式形成的顯示模塊對應于上述顯示裝置將諸如透明玻璃等對置部(counterportion)粘接至像素陣列部102。透明對置部上可以設置有濾色器、保護膜和遮光膜等。顯示模塊還可以設置有用于從外部向像素陣列部102輸入/輸出視頻信號Vsig和各種驅動脈沖的電路部或柔性印刷電路(FPC)板等。上述顯示裝置I能夠在所有領域的如下各種電子設備的顯示部中使用，在各電子設備中，輸入至電子設備的視頻信號或者在電子設備中產生的視頻信號以靜止圖像或移動圖像(視頻圖像)的形式顯示。在此情況下，各種電子設備例如包括使用諸如半導體存儲器、迷你光盤(mini-disc, MD)或盒式錄音帶等記錄媒介的便攜性音樂播放器、數碼相機、筆記本個人電腦、諸如手機等移動終端設備和攝像機等。在顯示面板部100中，像素陣列部102、垂直驅動部103、水平驅動部106 (也被稱為“水平選擇器或數據線驅動部”)、接口部130(IF)和用于與外部連接的端子部108(焊盤部)等相互一體地形成在基板101上。在此示例中，像素電路10在像素陣列部102中布置成M行XN列的矩陣。垂直驅動部103在垂直方向上掃描像素電路10。水平驅動部106在水平方向上掃描像素電路10。此外，驅動部(垂直驅動部103和水平驅動部106)通過接口部(IF) 130與外部電路彼此連接。也就是說，采用了如下結構諸如垂直驅動部103、水平驅動部106和接口部130等周邊驅動電路作為像素陣列部102的周邊驅動電路形成在同一基板101上。在圖I中，附圖標記10_n, m表示位于第m行(m=l, 2，3, . . . , Μ)第η列(η=1, 2，3，· · ·，N)的發(fā)光元件(像素元件10)。接口部130包括垂直IF部133和水平IF部136。在此示例中，垂直驅動部103通過垂直IF部133與外部電路彼此連接。此外，水平驅動部106通過水平IF部136與外部電路彼此連接。垂直驅動部103和水平驅動部106構成了控制部109，控制部109對用于向保持電容寫入信號電位的操作、閾值電壓修正操作、遷移率修正操作和自舉操作進行控制?？刂撇?09和接口部130 (包括垂直IF部133和水平IF部136)構成驅動控制電路，驅動控制電路用于對像素陣列部102的像素電路10的驅動操作進行控制。當采用2Tr/lC型驅動結構時，垂直驅動部103包括寫入掃描部(寫入掃描器WS ；Write Scan)和用作具有電源供給能力的電源掃描器的驅動掃描部(驅動掃描器DS ；DriveScan)。作為示例，垂直驅動部103從圖中所示的水平方向的一側或兩側對像素陣列部102進行驅動。此外，水平驅動部106從圖中所示的垂直方向的一側或兩側對像素陣列部102進行驅動。將來自在顯示裝置I外部布置的驅動信號生成部200的各種脈沖信號提供至端子部108。同樣地，將來自視頻信號處理部220的視頻信號Vsig提供至端子部108。在與彩色顯示兼容的顯示裝置I的情況下，將來自視頻信號處理部220的與彩色(在此情況下為三原色紅色(R)、綠色(G)和藍色(B))相對應的視頻信號Vsigji、視頻信號Vsig e和視頻信號Vsig—B分別提供至端子部108。
作為示例，必要脈沖信號、可能需要的垂直掃描時鐘xCK以及使能脈沖作為垂直驅動脈沖信號提供至端子部108，上述必要脈沖信號例如是作為垂直方向上的掃描觸發(fā)脈沖的示例的移位觸發(fā)脈沖SP(圖中表示兩種移位觸發(fā)脈沖SPDS和SPWS)和垂直掃描時鐘CK (圖中表示兩種垂直掃描時鐘CKDS和CKWS)等，上述垂直掃描時鐘xCK (圖中表示兩種垂直掃描時鐘xCKDS和xCKWS)是通過反相獲得的，上述使能脈沖用于指示以特定的時序輸出脈沖。另外，必要脈沖信號、可能需要的水平掃描時鐘xCKH和使能脈沖作為水平驅動脈沖信號提供至端子部108，上述必要脈沖信號例如是作為水平方向上的掃描觸發(fā)脈沖的示例的水平觸發(fā)脈沖SPH和水平掃描時鐘CKH等，上述水平掃描時鐘xCKH是通過反相獲得的，上述使能脈沖用于指示以特定的時序輸出脈沖。端子部108的端子通過配線109與垂直驅動部103和水平驅動部106連接。例如，在電平移位部(未圖示)中對提供至端子部108的可能需要的脈沖的電壓電平進行內部調整之后，調整后的脈沖被提供至垂直驅動部103和水平驅動部106。盡管這里省略了圖示(稍后將詳細說明)，但像素陣列部102是以如下方式布置的像素電路10的作為顯示元件的有機EL元件設置有像素晶體管,且像素電路10 二維布置成矩陣，垂直掃描線SCL接線成分別與像素排列的各行相對應，并且視頻信號線DTL接線成分別與像素排列的各列相對應。簡言之，像素電路10通過垂直掃描線SCL與垂直驅動部103連接，并且還通過視頻信號線DTL與水平驅動部106連接。具體地，對于布置成矩陣的像素電路10而言，根據垂直驅動部103的驅動脈沖而被驅動的η行垂直掃描線SCL_f SCL_η接線成分別與像素行對應。垂直驅動部103是由邏輯門(其包括鎖存器和移位寄存器等)的組合構成的，并且成行地選擇像素陣列部102的像素電路10。也就是說，根據從驅動信號生成部200提供的垂直驅動系統(tǒng)的脈沖信號，垂直驅動部103通過垂直掃描線SCL連續(xù)地選擇像素電路10。水平驅動部106是由邏輯門(包括鎖存器和移位寄存器等)的組合構成的，并且成列地選擇像素陣列部102的像素電路10。也就是說，根據從驅動信號生成部200提供的水平驅動系統(tǒng)的脈沖信號，水平驅動部106通過如上所選的像素電路10的視頻信號線DTL對視頻信號Vs的預定電位(例如，視頻信號Vsig的電平)進行采樣，并且將采樣的預定電位寫入至各保持電容C。,。第一實施方式的顯示裝置I能夠進行線順序驅動(line-sequential drive)或點順序驅動(point-sequential drive)。因此,垂直驅動部103的寫入掃描部104和驅動掃描部105以線順序的方式(簡言之，逐行地)掃描像素陣列部102，而水平驅動部106對一條水平線同時寫入視頻信號(在線順序的情況下)或者與掃描操作同步地將像素中的視頻信號寫入像素陣列部102 (在點順序的情況下)。為了響應于彩色圖像顯示的目的，例如，如圖2所示，在像素陣列部102中，作為與各色(在此情況下為三原色紅色(R)、綠色(G)和藍色(B))相對應的子像素的像素電路10 κ、像素電路10 e和像素電路10 B按預定排列順序分別布置成縱向條帶。與彩色圖像顯示兼容的一個像素是由分別對應于彩色的一組子像素構成的。盡管在此情況下表示具有以縱向條帶排列成分別與各色的子像素相對應的條帶結構的布局作為子像素的布局的示例，但是子像素的布局不限于如下排列示例。例如，還可以采用子像素在垂直方向上移位的形式。需要注意的是，參照圖I和圖2，采用的是僅在像素陣列部102的一側布置垂直驅動部103 (具體地，垂直驅動部103的組成元件)的結構。然而，能夠采用在右手側和左手側分別布置垂直驅動部103的組成元件從而將像素陣列部102夾在這些組成元件中間的結構。另外，還能夠采用垂直驅動部103的組成元件的一部分和另一部分彼此分離地分別布 置在右手側和左手側的結構。同樣地，參照圖I和圖2，表示僅在像素陣列部102的一側布置有水平驅動部106的結構。然而，還能夠采用分別在上側和下側布置水平驅動部106從而將像素陣列部102夾在中間的結構。在此情況下，采用的是如下結構諸如垂直移位使能脈沖、垂直掃描時鐘、水平使能脈沖、水平掃描時鐘等脈沖信號都是從顯示面板部100的外部輸入的。然而，也能夠將用于生成這些各種時序脈沖的驅動信號生成部200安裝在顯示面板部100上。圖中所示的結構僅是顯示裝置的一種形式，并且在產品形式方面能夠采用任何其它合適的形式。也就是說，對于顯示裝置，所需要的是將整個顯示裝置設置成包括像素陣列部、控制部、驅動信號生成部和視頻信號處理部，其中，像素陣列部中的用于構成像素電路10的元件排列成矩陣，控制部具有作為主要部分并且與用于驅動像素的掃描線連接的掃描部，驅動信號生成部用于生成各種信號(根據生成的各種信號對控制部進行操作)。在產品形式方面，除了圖中示出的在同一基板(例如，玻璃基板)上安裝有像素陣列部和控制部的顯示面板部和驅動信號生成部以及視頻信號處理部彼此分離地設置的形式外，還能夠采用像素陣列部安裝在顯示面板部上，并且諸如控制部、驅動信號生成部和視頻信號處理部等周邊電路安裝在與顯示面板部的基板分離的板(例如，柔性板)上的結構(稱為“周邊電路面板外部布置結構”)。另外，在“面板上布置結構”的情況下，即在通過將像素陣列部和控制部安裝在同一基板上來構成顯示面板部的情況下，還能夠采用如下形式在用于形成像素陣列部的TFT的工序中同時形成控制部(如果需要，還有驅動信號生成部和視頻信號處理部)的晶體管(稱為“晶體管一體構成”)；以及采用如下形式通過利用片上玻璃(ChipOn Glass, COG)安裝技術直接把控制部(如果需要，還有驅動信號生成部和視頻信號處理部)的半導體芯片安裝在安裝有像素陣列部的基板上?；蛘?，能夠僅將顯示面板部(至少包括像素陣列部)設置成顯示裝置。在本發(fā)明的第一實施方式中，顯示裝置I包括脈沖寬度調整部(未圖示)，脈沖寬度調整部用于調整脈沖信號的寬度以使其對應于環(huán)境變化，其中脈沖信號用于產生寫入晶體管TRw和/或驅動晶體管TRd的驅動脈沖。
2-2.發(fā)光元件像素電路(第二實施方式)圖3是說明包括驅動電路的發(fā)光元件11 (本質上，像素電路10)的結構的部分橫截面圖。這里，圖3是發(fā)光元件11 (像素電路10)的一部分的部分橫截面圖。在圖3中，假定絕緣柵極場效應晶體管是薄膜晶體管(TFT)。盡管圖3中未圖示，也可以使用所謂的背柵薄膜晶體管或MOS晶體管。發(fā)光元件11的驅動電路的晶體管和電容部(保持電容CJ形成在支撐體20上。此外，例如發(fā)光部ELP隔著層間絕緣層40形成在驅動電路的晶體管和保持電容Ces的上方。驅動晶體管TRd的源極和漏極區(qū)域中一者通過接觸孔與發(fā)光部ELP中包含的陽極電極連接。在圖3中，僅示出了驅動晶體管TRd。寫入晶體管TRw和其它的晶體管保持隱藏和不可見。例如，發(fā)光部ELP具有包括陽極電極、空穴傳輸層、發(fā)光層、電子傳輸層和陰極電極等的公知構成和結構。具體地，驅動晶體管TRd包括柵極電極31、柵極絕緣層32、半導體層33、設置于半 導體層33中的源極和漏極區(qū)域35以及與半導體層33的位于源極和漏極區(qū)域35之間的部分相對應的溝道形成區(qū)域34。保持電容Ces包括一個電極37 (對應于第二節(jié)點ND2)、另一電極36和由柵極絕緣層32的延伸部構成的介電層。柵極電極31、部分柵極絕緣層32和用于構成保持電容Ces的另一電極36都形成在支撐體20上。驅動晶體管TRd的源極和漏極區(qū)域35中一者與配線38相連接，而驅動晶體管TRd的源極和漏極區(qū)域35中的另一者與電極37相連接。驅動晶體管TRd和保持電容(；3等均覆蓋有層間絕緣層40。此外，在層間絕緣層40上設置有由陽極電極51、空穴傳輸層、發(fā)光層、電子傳輸層和陰極電極53構成的發(fā)光部ELP。在圖3中,將空穴傳輸層、發(fā)光層和電子傳輸層圖不成一個層52。在層間絕緣層40未設置有發(fā)光部ELP的部分上設置有第二層間絕緣層54。此外，在第二層間絕緣層54和陰極電極53上布置有透明基板21。因此，從發(fā)光層發(fā)出的光通過基板21出射至外部。一個電極37和陽極電極51通過設置在層間絕緣層40中的接觸孔彼此連接。陰極電極53通過分別設置在第二層間絕緣層54和層間絕緣層40中的接觸孔56和接觸孔55與配線39相連接。在本發(fā)明的第二實施方式中，可調整地形成寫入晶體管1^和/或驅動晶體管TRd中所使用的驅動脈沖的脈沖寬度，以使其與環(huán)境依賴性相對應。2-3.發(fā)光部的驅動方法基本(第三實施方式)下面將說明發(fā)光部的驅動方法。發(fā)光部的驅動方法實質上是本發(fā)明第一實施方式的顯示裝置I的驅動方法。為了便于理解，在如下假設下進行說明用于構成像素電路10的各晶體管均是由η溝道晶體管構成。另外，假定發(fā)光部ELP的陽極端與第二節(jié)點ND2相連接，并且其陰極端與陰極配線cath(將陰極配線cath的電位假定為陰極電位Veath)相連。另外，發(fā)光部ELP的發(fā)光狀態(tài)(亮度)是根據漏極電流Ids的值的大小來進行控制的。在發(fā)光元件的發(fā)光狀態(tài)下，驅動晶體管TRd的兩個主電極端(源極和漏極區(qū)域)中的一個主電極端(發(fā)光部ELP的陽極側)作為源極端(源極區(qū)域)，而另一主電極端作為漏極端(漏極區(qū)域)。然后，假定顯示裝置是兼容彩色圖像顯示的顯示裝置，并且由以(N/3)XM的二維矩陣布置的像素電路10構成。另外，假定用于構成彩色圖像顯示的一個單元的一個像素電路是由以下三個子像素電路構成的用于發(fā)出紅色光的紅色發(fā)光像素電路10 κ ;用于發(fā)出綠色光的綠色發(fā)光像素電路10 e ;和用于發(fā)出藍色光的藍色發(fā)光像素電路10 B。此外，假定用于構成各像素電路10的發(fā)光元件是以線順序方式驅動的，并且顯示幀率為FR(次/秒)。也就是說，用于構成在第m行(m=l，2，3，...，M)中布置的(N/3)個像素電路10的發(fā)光元件，更加具體地，N個子像素電路的發(fā)光元件是被同時驅動的。換言之，在組成一行的發(fā)光元件中，這些發(fā)光元件的發(fā)光/非發(fā)光的時序是以這些發(fā)光元件所屬的行為增量來進行控制的。需要注意的是，用于將視頻信號分別寫入至構成一行的像素電路10的處理可以是同時將視頻信號分別寫入所有像素電路10的處理(也稱為“同時寫入處理”)，或者可以是將視頻信號逐個寫入每個像素電路10的處理(也稱為“逐次寫入處理”)。僅需要根據驅動電路的設置適當的選擇采用這兩種處理中的哪一種。這里，對位于第m行和第η列(η=1，2，3，.... N)中的發(fā)光元件(像素電路10)的驅動操作進行說明。順便地說明，位于第m行和第η列的發(fā)光元件被稱為第(n，m)發(fā)光元件或第(n，m)發(fā)光像素電路。進行各種處理(例如閾值電壓修正處理、寫入處理和遷移率修正步驟)，直到布置在第m行中的發(fā)光元件的水平掃描時段(第m水平掃描時段)結束。需要注意的是，寫入處理和遷移率修正步驟必須在第m水平掃描時段內進行。另一方面，根據驅動電路的種類，能夠在第m水平掃描時段之前進行閾值電壓修正處理和緊跟著閾值電 壓修正處理的預處理。在上述各種處理結束之后，在第m行中布置的發(fā)光元件的發(fā)光部分別發(fā)光。需要注意的是，在所有各種處理結束之后，發(fā)光部可以立即分別發(fā)光，或者發(fā)光部可以經過預定時段(例如，預定行數的水平掃描時段)之后再分別發(fā)光。僅需要根據顯示裝置的規(guī)格、像素電路10(簡言之，驅動電路)的結構等適當地設定“預定時段”。在下面的說明中，為了便于說明，假定在所有各種處理結束之后發(fā)光部立即分別發(fā)光。直到在第(m+m’)行中布置的發(fā)光元件的水平掃描時段馬上開始前，在第m行中布置的發(fā)光元件的發(fā)光部連續(xù)進行發(fā)光?！癿, ”可以根據顯示裝置的設計和規(guī)格來確定。也就是說，在某顯示幀的第m行中布置的發(fā)光元件的發(fā)光部的發(fā)光是連續(xù)進行的，直到第(m+m’-I)水平掃描時段。另一方面，通常來說，在第m行中布置的發(fā)光元件的發(fā)光部保持非發(fā)光狀態(tài)，直到在從第(m+m’)水平掃描時段到下一顯示幀中的第m水平掃描時段的時段范圍內的寫入處理和遷移率修正步驟結束。通過設置非發(fā)光狀態(tài)的時段(也稱為“非發(fā)光時段”)，使得伴隨著有源矩陣驅動的殘留圖像模糊(residual image blurring)減少，因此移動圖像質量能夠更令人滿意。然而，各像素電路10(發(fā)光元件)的發(fā)光狀態(tài)/非發(fā)光狀態(tài)不限于上述的狀態(tài)。水平掃描時段的時長是短于(1/FR)X(1/M)秒的時長。當(m+m’)的值超過M時，在下個顯示幀中對(m+m’)超過M值的那部分值的水平掃描時段進行處理?！熬w管保持為ON狀態(tài)(導通狀態(tài))”表示在主電極端(源極和漏極區(qū)域)之間形成有溝道的狀態(tài)，并且與是否有電流從一個主電極端流向另一個主電極端流動無關。另一方面，“晶體管保持OFF狀態(tài)(非導通狀態(tài))”表示在主電極端之間未形成溝道。“某晶體管的主電極端與另一晶體管的主電極端相連接”是指某晶體管的源極/漏極區(qū)域與另一晶體管的源極/漏極區(qū)域占用同一區(qū)域的形式。此外，不僅可以用諸如含有雜質的多晶硅或非晶硅等導電材料來形成源極/漏極區(qū)域，還可以用由金屬制成的層、由合金制成的層、由導電粒子制成的層、由上述材料的層疊結構形成的層或者有機材料(導電聚合物)制成的層來構成源極/漏極區(qū)域。在下面說明中使用的時序圖中，橫坐標軸的用于表示各時段的長度(時長)僅僅是示意性的，并且不代表時段的時長比率。
像素電路10的驅動方法包括預處理步驟、閾值電壓修正步驟、視頻信號寫入處理步驟、遷移率修正步驟和發(fā)光步驟。預處理步驟、閾值電壓修正處理步驟、視頻信號寫入處理步驟和遷移率修正步驟也統(tǒng)稱為“非發(fā)光步驟”。在一些情況下，根據像素電路10的結構，同時進行視頻信號寫入處理步驟和遷移率修正步驟。下面，將概述這些步驟。在這方面，在發(fā)光元件的發(fā)光狀態(tài)下，驅動晶體管TRd被驅動，以使得漏極電流Ids根據表達式(I)流動Ids=kx μ X (Vgs-Vth)2 . . . (I)這里，μ是有效遷移率，Vgs是控制電極端的電位(柵極電位Vg)與源極端的電位(源極電位Vs)之間的電位差(柵極-源極電壓)，vth是閾值電壓，k是系數。在此情況下，常數k由表達式⑵給出k = (1/2) X (ff/L) XCox …(2) 這里，W是溝道寬度，L是溝道長度，Cm ((柵極絕緣層的相對介電常數)X (真空的介電常數)/(柵極絕緣層的厚度))是等效電容。另外，使漏極電流Ids流過發(fā)光部ELP，從而使得發(fā)光部發(fā)光。此外，發(fā)光部ELP的發(fā)光狀態(tài)(亮度)是根據漏極電流Ids的值的大小來控制的。在發(fā)光元件的發(fā)光狀態(tài)下，在驅動晶體管TRd的兩個主電極端(源極和漏極區(qū)域)中，一個主電極端(發(fā)光部ELP的陽極端側)用作源極端(源極區(qū)域)，另一主電極端用作漏極端(漏極區(qū)域)。為了便于說明，在下面的說明中，在一些情況下將驅動晶體管TRd的一個主電極端簡稱為“源極端”并將另一主電極端簡稱為“漏極端”。在下面的說明中，除非另有說明，假定發(fā)光部ELP的寄生電容的靜電電容Cel是比各保持電容C。，的靜電電容C。，以及作為驅動晶體管TRd的寄生電容的示例的柵極電極端與源極電極端之間的靜電電容Cgs大得多的值。因此，基于驅動晶體管TRd的柵極端的電位(柵極電位Vg)的變化，驅動晶體管TRd的源極區(qū)域(第二節(jié)點ND2)的電位(源極電位Vs)發(fā)生變化，但對此不予考慮。[預處理步驟]以如下方式向第一節(jié)點ND1施加第一節(jié)點初始化電壓(Vtjfs)并且向第二節(jié)點ND2施加第二節(jié)點初始化電壓(Vini):第一節(jié)點ND1與第二節(jié)點ND2之間的電位差超過驅動晶體管TRd的閾值電壓Vth，而第二節(jié)點ND2與發(fā)光部ELP中包含的陰極電極之間的電位差未超過發(fā)光部ELP的閾值電壓Vtha。例如，視頻信號Vsig用于控制發(fā)光部ELP的亮度，將視頻信號Vsig設定為0 10V的范圍，將電源電壓V。。設定為20V，將驅動晶體管TRd的閾值電壓Vth設定為3V，將陰極電位Veath設定為0V，并且將發(fā)光部ELP的閾值電壓V·設定為3V。在此情況下，將用于初始化驅動晶體管TRd的控制輸入端的電位(柵極電位Vg，簡言之，第一節(jié)點ND1處的電位)設定為0V，并且將用于初始化驅動晶體管TRd的源極端的電位(源極電位Vs，簡言之，第二節(jié)點ND2處的電位)設定為-10V。[閾值電壓修正處理步驟]在保持第一節(jié)點ND1處的電位的狀態(tài)下，漏極電流Ids流過驅動晶體管TRd，從而第二節(jié)點ND2處的電位從第一節(jié)點ND1處的電位朝著如下電位變化,該電位是通過第一節(jié)點ND1處的電位減去驅動晶體管TRd的閾值電壓Vth獲得的。在此情況下，將如下電壓(例如，在發(fā)光階段的電源電壓)施加至驅動晶體管TRd的兩個主電極端中的另一主電極端(第二節(jié)點ND2的相反側)，該施加電壓大于通過將驅動晶體管TRd的閾值電壓Vth與預處理步驟結束后第二節(jié)點ND2處的電位相加而獲得電壓。在該閾值電壓修正處理步驟中，第一節(jié)點ND1與第二節(jié)點ND2之間的電位差(換言之，驅動晶體管TRd的柵極-源極電壓Vgs)與驅動晶體管TRd的閾值電壓Vth的接近程度取決于閾值電壓修正處理的時間。因此，例如，當確保足夠長時間的閾值電壓修正處理時，第二節(jié)點ND2處的電位達到如下電位，該電位是通過將第一節(jié)點ND1處的電位減去驅動晶體管TRd的閾值電壓Vth獲得的電位。于是，驅動晶體管TRd變?yōu)镺FF狀態(tài)。另一方面，當被迫將閾值電壓修正處理的時間設定得短的時候，第一節(jié)點ND1與第二節(jié)點ND2之間的電位差大于驅動晶體管TRd的閾值電壓Vth。于是，在一些情況下，驅動晶體管TRd未變?yōu)镺FF狀態(tài)。對于閾值電壓修正處理的執(zhí)行結果，驅動晶體管TRd不需要必須變?yōu)镺FF狀態(tài)。需要注意的是，在閾值電壓修正處理步驟中，優(yōu)選地，選擇并確定滿足表達式(3)的電位，從而防止發(fā)光部ELP發(fā)光。(Vofs-Vth) <(VthEL+Vcath) …⑶
[視頻信號寫入處理步驟]通過已變?yōu)閷顟B(tài)的寫入晶體管TRw將視頻信號Vsig從視頻信號線DTL提供至第一節(jié)點ND1，從而使得第一節(jié)點ND1處的電位上升為視頻信號Vsig,寫入晶體管TRw是根據從寫入掃描線WSL提供的寫入驅動脈沖WS變?yōu)閷顟B(tài)的?；诘谝还?jié)點ND1處的電位變化(AVini=Vsig-Vtjfs)產生的電荷被分配給保持電容C。,、發(fā)光部ELP的寄生電容Cel和驅動晶體管TRd的寄生電容(諸如柵極-源極電容Cgs)。當靜電電容Cel是比各靜電電容Ccs和柵極-源極電容Cgs的靜電電容Cgs充分大的值時，第二節(jié)點ND2處基于上述電位變化(Vsig-Vofs)的電位變化就小。通常，發(fā)光部ELP的寄生電容Cel的靜電電容Cel大于各保持電容C。，的靜電電容C。，以及柵極-源極電容Cgs的靜電電容Cgs。鑒于這一點，除了特殊需要的情況外，不考慮由于第一節(jié)點ND1處的電位變化導致的第二節(jié)點ND2處的電位變化。在此情況下，能夠以表達式(4)來表示柵極-源極電壓Vgs Vg=VsigVs ^ Vofs-VthVgs ^ Vsig-(Vofs-Vth)…⑷[遷移率修正步驟]在通過寫入晶體管TRw將視頻信號Vsig提供至保持電容C。，的一端(簡言之，對應于視頻信號Vsig的驅動電壓被寫入至保持電容CJ的同時，通過驅動晶體管TRd將電流提供至保持電容C。,。例如，在通過已變?yōu)閷顟B(tài)的寫入晶體管TRw將視頻信號Vsig從視頻信號線DTL提供至第一節(jié)點ND1的狀態(tài)下，電流被提供至驅動晶體管TRd以使得漏極電流Ids流動，從而改變了第二節(jié)點ND2處的電位，其中寫入晶體管TRw是根據從寫入掃描線WSL提供的寫入驅動脈沖WS變?yōu)閷顟B(tài)的。然后，經過預定時段之后，寫入晶體管TRw斷開。令Λ V (=電位修正值或負反饋量)為此時第二節(jié)點ND2處的電位的變化。必須在顯示裝置的設計期間將用于進行遷移率修正步驟的預定時段提前確定為設計值。需要注意的是，在此情況下，優(yōu)選地，遷移率修正時段被確定為滿足表達式(5)。通過采用如下步驟，防止發(fā)光部ELP在遷移率修正時段發(fā)光。(Vofs-Vth+ Δ V) < (VthEL+Vcath) · · · (5)當驅動晶體管TRd的遷移率μ的值大時，電位修正值Λ V變大。另一方面，當驅動晶體管TRd的遷移率μ的值小時，電位修正值AV變小。能夠用表達式(6)表示此時驅動晶體管TRd的柵極-源極電壓Vgs(簡言之，第一節(jié)點ND1與第二節(jié)點ND2之間的電位差)Vgs^Vsig-(Vofs-Vth)-AV…(6)盡管柵極-源極電壓Vgs調整發(fā)光階段的亮度，但是電位修正值Λ V與驅動晶體管TRd的漏極電流Ids成比例，并且漏極電流Ids與驅動晶體管TRd的遷移率μ成比例。因此，由于電位修正值AV隨著遷移率μ變大而變得更大，所以能夠消除像素電路10中的遷移率μ的偏差。[發(fā)光步驟]根據從寫入掃描線WSL提供的寫入驅動脈沖WS斷開寫入晶體管TRW，從而使得第一節(jié)點ND1處于浮動狀態(tài)。此外，從電源向驅動晶體管TRd供電，從而使得與驅動晶體管TRd的柵極-源極電壓Vgs (第一節(jié)點ND1與第二節(jié)點ND2之間的電位差)相對應的漏極電流Ids 通過驅動晶體管TRd流過發(fā)光部ELP，從而驅動發(fā)光部ELP發(fā)光。[由驅動電路的結構引起的區(qū)別點]這里，典型的5Tr/lC型驅動結構、4Tr/lC型驅動結構、3Tr/lC型驅動結構和2Tr/lC型驅動結構之間的區(qū)別點如下。在5Tr/lC型驅動結構中，設置有第一晶體管TR1 (發(fā)光控制晶體管)、第二晶體管TR2和第三晶體管TR3。在此情況下，第一晶體管TR1連接在晶體管TRd的位于電源一側的主電極端與電源電路(電源部)之間。第二晶體管TR2施加第二節(jié)點初始化電壓。此外，第三晶體管TR3施加第一節(jié)點初始化電壓。第一晶體管了1^、第二晶體管TR2和第三晶體管TR3均是開關晶體管。第一晶體管TR1在發(fā)光時段保持為ON狀態(tài)，并且隨后斷開從而進入非發(fā)光時段。此外，在接下來的閾值電壓修正時段，第一晶體管TR1導通一次，并且在遷移率修正時段中以及之后(以及接下來的發(fā)光時段)也保持處于ON狀態(tài)。第二晶體管TR2僅在第二節(jié)點初始化時段保持處于ON狀態(tài)，并且在除了第二節(jié)點初始化時段之外的任何時段保持處于OFF狀態(tài)。第三晶體管TR3僅在從第一節(jié)點初始化時段到閾值修正時段的時段內保持處于ON狀態(tài)，并且在除了那個時段之外的任何時段內保持處于OFF狀態(tài)。寫入晶體管TRw在從視頻信號寫入處理時段到遷移率修正步驟時段的時段內保持處于ON狀態(tài)，并且在除了那個時段之外的任何時段內保持處于OFF狀態(tài)。在4Tr/lC型驅動結構的情況下，從5Tr/lC型驅動結構中去除了提供第一節(jié)點初始化電壓的第三晶體管TR3。另外，通過來自視頻信號線DTL的視頻信號Vsig以分時的方式提供第一節(jié)點初始化電壓。為了在第一節(jié)點初始化時段將第一節(jié)點初始化電壓從視頻信號線DTL提供至第一節(jié)點，寫入晶體管TRw也在第一節(jié)點初始化時段保持處于ON狀態(tài)。典型地，寫入晶體管TRW在從第一節(jié)點初始化時段到遷移率修正步驟時段的時段內保持處于ON狀態(tài)，并且在除了那個時段之外的任何時段內保持處于OFF狀態(tài)。在3Tr/lC型驅動結構的情況下，從5Tr/lC型驅動結構中去除了第二晶體管TR2和第三晶體管TR3。另外，通過來自視頻信號線DTL的視頻信號Vsig以分時的方式提供第一節(jié)點初始化電壓和第二節(jié)點初始化電壓。對于視頻信號線DTL的電位，為了在第二節(jié)點初始化時段可以將第二節(jié)點ND2處的電位設定為第二節(jié)點初始化電壓并且在接下來的第一節(jié)點初始化時段可以將第一節(jié)點ND1處的電位設定為第一節(jié)點初始化電壓，提供對應于第二節(jié)點初始化電壓的電壓Vtjfs H并且隨后獲得第一節(jié)點初始化電壓Vtjfs J=Vtjfs)。另外，與之相對應地，寫入晶體管TRw在第一節(jié)點初始化時段和第二節(jié)點初始化時段內也保持處于ON狀態(tài)。典型地，寫入晶體管TRw在從第二節(jié)點初始化時段到遷移率修正步驟時段的時段內保持處于ON狀態(tài)，并且在除了那個時段之外的任何時段內 保持處于OFF狀態(tài)。在這方面，在3Tr/lC型驅動結構的情況下，通過利用視頻信號線DTL來改變第二節(jié)點ND2處的電位。因此，在設計方面，將保持電容C。，的靜電電容C。,設定為大于各驅動電路的靜電電容的值(例如，將靜電電容C。,設定為大約是靜電電容Cel的大約1/4至大約1/3)。因此，考慮了由第一節(jié)點ND1處的電位變化導致的第二節(jié)點ND2處的電位變化的程度大的點。在2Tr/lC型驅動結構的情況下，從5Tr/lC型驅動結構中去除了第一晶體管TR1'第二晶體管TR2和第三晶體管TR3。另外，通過來自視頻信號線DTL的視頻信號Vsig以分時的方式提供第一節(jié)點初始化電壓。另外，通過利用第一電位V。。H(=在5Tr/lC型驅動結構情況下的V。。)和第二電位V。。J=在5Tr/lC型驅動結構情況下的Vini)以脈沖方式對驅動晶體管TRd的位于電源側的主電極端進行驅動，從而提供第二節(jié)點初始化電壓。驅動晶體管TRd的位于電源側的主電極端處的電位在發(fā)光時段被設定為第一電位V。。H，隨后設定為第二電位V。。；，從而發(fā)光部ELP進入非發(fā)光時段。此外，驅動晶體管TRd的位于電源側的主電極端的電位在接下來的閾值修正時段內以及之后(也在下個發(fā)光時段內)被設定為第一電位V。。H。為了在第一節(jié)點初始化時段可以將第一節(jié)點初始化電壓從視頻信號線DTL提供至第一節(jié)點ND1,寫入晶體管TRw在第一節(jié)點初始化時段也保持處于ON狀態(tài)。典型地，寫入晶體管TRw在從第一節(jié)點初始化時段到遷移率修正步驟時段的時段內保持處于ON狀態(tài)，并且在除了那個時段之外的任何時段內保持處于OFF狀態(tài)。需要注意的是，盡管在此情況下，驅動晶體管的特性的有關說明給出的是對閾值電壓和遷移率都進行修正處理的情況的有關說明，但是可替代地，也可以僅對閾值電壓和遷移率中一者進行修正處理。在本發(fā)明的第三實施方式中，對用于形成寫入晶體管了^和/或驅動晶體管TRd的驅動脈沖的脈沖信號的寬度進行調整，以使其對應于環(huán)境變化。3.電子設備(第四實施方式)本發(fā)明第四實施方式的電子設備包括布置有像素電路10的像素陣列部102和用于產生提供至像素部的視頻信號Vsig的信號生成部，像素電路10均包括顯示部、保持電容C。,、用于將對應于視頻信號Vsig的驅動電壓寫入至保持電容C。，的寫入晶體管TRw以及用于根據寫入至保持電容C。，的驅動電壓來驅動顯示部的驅動晶體管TRd。另外，第四實施方式的電子設備包括驅動線、用于選擇驅動線的選擇部、脈沖寬度調整部和脈沖生成部。在此情況下，為了對以預定方向排列的寫入晶體管TRw和/或驅動晶體管TRd進行驅動，驅動線設置在像素陣列部102中并且提供驅動脈沖。脈沖寬度調整部對用于形成寫入晶體管和/或驅動晶體管的驅動脈沖的脈沖信號的寬度進行調整，以使其對應于環(huán)境變化。另外，脈沖生成部根據從脈沖寬度調整部輸出的脈沖信號生成用于形成驅動脈沖的脈沖信號。此外，選擇部根據脈沖生成部中生成的脈沖信號分別向驅動線提供驅動脈沖。盡管目前已經基于優(yōu)選實施方式對本發(fā)明進行了說明，但本發(fā)明不僅限于所述優(yōu)選實施方式。用于構成實施方式中已經說明了的顯示裝置、顯示元件(像素電路)、驅動電路和電子設備的各種構造和結構以及發(fā)光部的驅動方法中的步驟都只是示例性的，并因此能夠適當地變化。
另外，分別在5Tr/IC型驅動結構、4Tr/lC型驅動結構和3Tr/IC型驅動結構的操作中，可以分別進行寫入處理步驟和遷移率修正步驟，或者也可以同時進行寫入處理步驟和遷移率修正步驟。具體地，只需要在第一晶體管TR1 (發(fā)光控制晶體管)保持處于ON狀態(tài)的狀態(tài)下，通過寫入晶體管TRw將視頻信號Vsig從數據線DTL施加至第一節(jié)點ND1154.具體實施例下面，將對實施方式的技術的具體實施例進行說明，其中，不管環(huán)境變化如何，均能抑制由用于構成像素電路的元件的特性偏差引起的顯示不均勻現象。需要注意的是，在利用有源矩陣型有機EL面板的顯示裝置中，例如，生成各種柵極信號(控制脈沖，其將通過布置在面板的兩側或者面板的一側的垂直掃描部被提供至晶體管的控制輸入端)，并且隨后將柵極信號施加至像素電路10。此外，在利用如下有機EL面板的顯示裝置中，為了減少元件的數量和提升高清晰度，在一些情況下使用2Tr/lC型像素電路10。鑒于這一點，在下面的說明中，將典型地說明分別采用2Tr/lC型驅動結構的具體實施例。4-1.實施例I (像素電路)與元件特性的環(huán)境依賴性相對應的修正時段的調整 圖4和圖5分別表示像素電路10的一種形式和包含像素電路10的顯示裝置I的一種形式。具體地，圖4是表示像素電路10的基本結構(一個像素)的電路圖，圖5是表示整個顯示裝置I的具體結構的電路圖。需要注意的是，在顯示面板部100的基板101上布置的像素電路10的周邊部的垂直驅動部103和水平驅動部106是被共同圖示的。在顯示裝置I中，像素電路10內部的電光元件(在此情況下，使用有機EL元件127作為發(fā)光部ELP)根據視頻信號Vsig(具體地，信號幅值AVin)發(fā)光。因此，顯示裝置I的像素電路10 (其在像素陣列部102中布置為矩陣)至少包括驅動晶體管121 (驅動晶體管TRd)、保持電容120 (保持電容CJ、有機EL元件127 (發(fā)光部ELP)和采樣晶體管125 (寫入晶體管TRw)。在此情況下,驅動晶體管121生成驅動電流。保持電容120連接在驅動晶體管121的控制輸入端(典型地，柵極電極端)和輸出端(典型地，源極電極端)之間。有機EL元件127是電光元件的示例，并且與驅動晶體管121的輸出端相連接。另外，采樣晶體管125將信號幅值AVin的有關信息寫入保持電容120。在像素電路10中，通過驅動晶體管121生成基于保持在保持電容120中的信息的驅動電流Ids，以使其流過作為電光元件的示例的有機EL元件127，從而使有機EL元件127發(fā)光。由于采樣晶體管125將信號幅值AVin的有關信息寫入保持電容120，所以采樣晶體管125在其輸入端(采樣晶體管125的源極電極端或漏極電極端中的任一者)取得信號電位(U AVin),從而將信號幅值AVin的有關信息寫入與輸出端(采樣晶體管125的源極電極端或漏極電極端中的另一者)相連的保持電容120。當然，采樣晶體管125的輸出端也與驅動晶體管121的控制輸入端連接。需要注意的是，對于這里說明的像素電路10的連接結構，表示最基本的結構。因此，像素電路10是至少包括上述的組成元件的像素電路。因此，像素電路10可以包括除了上述那些組成元件之外的組成元件(簡言之，其它的組成元件)。另外，“連接”不僅限于直接連接，還可以是通過任何其它合適的組成元件形成的連接。例如，如有需要，在一些情況下還可以進一步向互連增加諸如開關晶體管或具有某種功能的功能部的插入等變化。典型地，在一些情況下，在驅動晶體管121的輸出端與電光元件(有機EL元件127)之間或者在驅動晶體管121的電源供給端(典型地，漏極電極端)與作為用于供電的配線的電源線PWL(在此情況下為電源線10OTSL)之間可以布置有用于動態(tài)控制顯示時段(換言之，非發(fā)光時段)的開關晶體管。即使在具有上述變形變化的像素電路的情況下，只要其能夠實現將在實施例I (或任何其它合適的實施例)中說明的構成和作用，任何如下變形變化都是實現本發(fā)明第一實施方式的顯示裝置。另外，例如，對于驅動像素電路10，在周邊部設置有控制部109，控制部109包括寫入掃描部104和驅動掃描部105。在此情況下，通過以水平周期順次控制采樣晶體管125，寫入掃描部104以線順序的方式掃描像素電路10，從而將視頻信號Vsig的信號幅值八\ 的有關信息寫入一行保持電容120。此外，驅動掃描部105輸出掃描驅動脈沖(電源驅動脈沖DSL)，所述掃描驅動脈沖用于根據寫入掃描部104所進行的線順序掃描對向一行驅動晶體管121的電源供給端施加電能的電源進行控制。另外，控制部109還設置有水平驅動部106。在此情況下，水平驅動部106以如下方式進行控制根據寫入掃描部104所進行的線順序掃描，將在各水平周期內在基準電位(Vtjfs)與信號電位(V-+AVJ之間切換的視頻信號Vsig提供至采樣晶體管125。
優(yōu)選地，僅需要控制部109進行控制，以進行如下自舉操作在將信號幅值八\ 的有關信息寫入保持電容120的時間點上，使采樣晶體管125變?yōu)榉菍顟B(tài)，從而停止將視頻信號Vsig提供至驅動晶體管121的控制輸入端，并由此一起改變了驅動晶體管121的控制輸入端的電位和輸出端的電位。優(yōu)選地，控制部109即使在采樣操作結束后的開始發(fā)光的初始階段仍進行自舉操作。也就是說，在通過將信號電位(V-+AVJ提供至采樣晶體管125的狀態(tài)下而使采樣晶體管125變?yōu)閷顟B(tài)之后，使采樣晶體管125變?yōu)榉菍顟B(tài)，從而使驅動晶體管121的控制輸入端與輸出端之間的電位差保持恒定。另外，優(yōu)選地，控制部109以如下方式控制自舉操作在發(fā)光時段內實現電光元件(有機EL元件127)的時間變化修正操作。因此，在基于保持電容120中保持的信息的驅動電流Ids流過電光元件(有機EL元件127)的時段內，控制部109連續(xù)保持采樣晶體管125處于非導通狀態(tài)，由此能夠將驅動晶體管121的控制輸入端與輸出端之間的電位差保持恒定，從而實現電光元件的時間變化修正操作。即使當有機EL元件127的電流電壓特性由于保持電容120在發(fā)光階段的自舉操作而隨著時間改變，進行自舉操作的保持電容120仍保持驅動晶體管121的控制輸入端與輸出端之間的電位差恒定，從而保持恒定量的恒定發(fā)光亮度。另外，優(yōu)選地，控制部109以如下方式進行控制在將基準電位(=第一節(jié)點初始化電壓U提供至采樣晶體管125的輸入端(典型地，源極電極端)的時間區(qū)間內使采樣晶體管125導通，從而進行閾值電壓修正操作，以在保持電容120中保持與驅動晶體管121的閾值電壓Vth相對應的電壓。如果需要，在用于將信號幅值AVin的有關信息寫入保持電容120的操作之前的多個水平周期內，反復進行閾值電壓修正操作。這里，“如果需要”表示如下情況對于一個水平周期內的閾值電壓修正時段，其可能無法在保持電容120中充分地保持與驅動晶體管121的閾值電壓相對應的電壓。多次進行閾值電壓修正操作，由此在保持電容120中可靠地保持與驅動晶體管121的閾值電壓Vth相對應的電壓。用于進行多次閾值電壓修正的處理也被稱為“分隔閾值電壓修正”。另外，更優(yōu)選地，控制部109以如下方式進行控制在將基準電位(Vtjfs)提供至采樣晶體管125的輸入端的時間區(qū)間內，在閾值修正操作之前使采樣晶體管125導通，從而進行用于閾值電壓修正的準備操作(諸如放電操作和初始化操作)。在進行閾值電壓修正之前初始化驅動晶體管121的控制輸入端和輸出端的電位。更具體地，通過將保持電容120連接在驅動晶體管121的控制輸入端與輸出端之間，使得保持電容120的兩個端子之間的電位差被設定為等于或大于閾值電壓Vth。需要注意的是，在以2TR/1C型驅動結構進行閾值電壓修正時，根據控制部109中的寫入掃描部104進行的線順序掃描，在一行的各像素電路10中設置有驅動掃描部105，并且控制部109以如下方式進行控制在將對應于第一電位Vcx h的電壓提供至驅動晶體管121的電源供給端并且將信號電位(V- +ANin)提供至采樣晶體管125的時間區(qū)間內，采樣晶體管125導通，從而進行閾值電壓修正操作。在此情況下，驅動掃描部105對用于使驅動電流Ids流過電光元件(有機EL元件127)的第一電位V。。H與第二電位V。。；間進行彼此切換，從而輸出切換的第一電位V。。H或第二電位\c L。另外，在以2TR/1C型驅動結構進行用于閾值電壓修正的準備操作時，在將對應于第二電位V。。^=第二節(jié)點初始化電壓Vini)的電壓提供至驅動晶體管121的電源供給端并且將基準電位(Vtjfs)提供至采樣晶體管125的 時間區(qū)間內，采樣晶體管125導通，從而驅動晶體管121的控制輸入端(簡言之，第一節(jié)點ND1)的電位被初始化為基準電位(V-)，并且輸出端(簡言之，第二節(jié)點ND2)的電位被初始化為第二電位V。。l。更具體地，控制部109以如下方式進行控制在閾值電壓修正操作結束之后，當將對應于第一電位Vckh的電壓提供至驅動晶體管121并且將信號電位(V&+AVJ提供至采樣晶體管125時，采樣晶體管125導通以將信號幅值AVin的有關信息寫入保持電容120，并且驅動晶體管121的遷移率μ的修正信息被加入到被寫入至保持電容120的信息中。在此情況下，在將信號電位(V&+AVJ提供至采樣晶體管125的時間區(qū)間內的預定位置處，僅在短于該時間區(qū)間的時段內使采樣晶體管125導通。下面，將詳細說明2TR/1C型驅動結構的像素電路10的示例。在像素電路10中，基本上，驅動晶體管由η溝道薄膜場效應晶體管構成。另外，像素電路10的特征在于采用了如下驅動系統(tǒng)像素電路10包括用于對由有機EL元件的時間性劣化而引起的驅動電流Ids (其被提供至有機EL元件)的變化進行抑制的電路，即驅動信號固定電路(部分I)，其通過修正作為電光元件的示例的有機EL元件的電流電壓特性的變化來保持驅動電流Ids恒定，從而通過實現防止由驅動晶體管的特性(諸如閾值電壓的偏差和遷移率的偏差等)引起的驅動電流Ids的變化的閾值電壓修正功能和遷移率修正功能來保持驅動電流Ids恒定。對于抑制驅動晶體管121的特性(諸如閾值電壓的偏差和遷移率的偏差等)的變化對驅動電流Ids的影響的方法，在直接采用2Tr/lC型驅動結構的驅動電路作為驅動信號固定電路(部分I)的同時，設計出晶體管(驅動晶體管121和采樣晶體管125)的驅動時序，從而解決閾值電壓和遷移率等的偏差和變化。由于像素電路10具有2Tr/lC型驅動結構并且元件的數量和配線的數量分別都小，所以能夠提高高清晰度。此外，由于能夠在視頻信號Vsig未劣化的情況下進行采樣，所以能夠獲得優(yōu)良的圖像質量。另外，像素電路10的特征還在于與保持電容120的連接形式，并且構成了作為驅動信號固定電路的示例(部分2)的自舉電路，該自舉電路防止由有機EL元件127的時間性劣化引起的驅動電流Ids的變化。像素電路10的特征在于包括驅動信號固定電路(部分2)，該電路即使在有機EL元件的電流電壓特性存在時間性變化時仍能夠實現固定驅動電流Ids(防止驅動電流Ids的變化)的自舉功能。使用場效應晶體管(FET)作為上述晶體管(包括驅動晶體管)。在此情況下，對于驅動晶體管，柵極電極端用作控制輸入端，源極電極端和漏極電極端中一者(在此情況下為源極電極端)用作輸出端，并且另一者(在此情況下為漏極電極端)用作電源供給端。具體地,如圖4和圖5所示,像素電路10包括η溝道驅動晶體管121、η溝道采樣晶體管125和作為通過使電流從中流過而發(fā)光的電光元件的示例的有機EL元件127。一般情況下，由于有機EL元件127具有整流特性，所以用二極管的符號來代表有機EL元件127。需要注意的是，在有機EL元件127中存在寄生電容Cel。在圖4和圖5中，寄生電容Cel與有機EL元件127 (以二極管的符號表示)并聯(lián)示出。對于驅動晶體管121，其漏極端D與提供第一電位V。。Η或第二電位V。。』的電源供給線10OTSL連接，其源極端與有機EL元件的陽極端A相連接(它們的連接點是第二節(jié)點ND2并且表示為節(jié)點ND122)。另外，有機EL元件127的陰極端K與提供基準電位并且被所 有像素電路10共用的陰極布線cath連接(它們的連接點是例如GND的陰極電位Veath)。需要注意的是，陰極配線cath可以僅由單層配線(上層配線)組成，或者例如可以在形成用于陽極的配線的陽極層中設置用于陰極配線的輔助配線，從而減小陰極配線的電阻值。輔助配線在像素陣列部102 (顯示區(qū)域)內被布置為格子狀、列狀或行狀，并且具有與上層配線相同的電位，即固定的電位。對于采樣晶體管125，其柵極端G與從寫入掃描部104延伸出的寫入掃描線104WS相連，其漏極端D與視頻信號106HS (視頻信號線DTL)相連，并且其源極端S與驅動晶體管121的柵極端G相連(它們的連接點是第一節(jié)點ND1并且表示為ND121)。從寫入掃描部104將被設定為活動H電平的寫入驅動脈沖WS提供至采樣晶體管125。采樣晶體管125可以采用反轉源極端S與漏極端D的連接形式。驅動晶體管121的漏極端D與從驅動掃描部105 (其用作電源掃描器)延伸出的電源供給線10OTSL相連。電源供給線10OTSL的特征在于電源供給線10OTSL自身具有從電源向驅動晶體管121供電的能力。驅動掃描部105在高電壓側的第一電位Vcxjl(其對應于電源電壓)與低電壓側的第二電位V。。』(也稱為初始化電壓或初始電壓，其用于閾值修正前的準備操作并且對應于電源電壓)之間相互切換，從而向驅動晶體管121的漏極端提供如上切換的第一電位Vcxjl和第二電位Vcxji中一者。通過利用具有第一電位V。。H和第二電位Vcc h兩個取值的電源驅動脈沖DSL對驅動晶體管121的漏極端D側(電源電路側)進行驅動，從而能夠進行閾值修正前的預處理操作。第二電位U皮設定為比視頻信號線106HS中的視頻信號Vsig的基準電位(Vtjfs)足夠低的電位。具體地，以如下方式設定電源供給線10OTSL的低電位側的第二電位\c L :第二電位V。。；設定成使得驅動晶體管121的柵極-源極電壓Vgs(柵極電位Vg與源極電極電位Vs之間的差)變得大于驅動晶體管121的閾值電壓Vth。需要注意的是，基準電位(Vofs)不僅用于閾值修正操作前的初始化操作，還用于預先對視頻信號線106HS預充電。在上述像素電路10中，當驅動有機EL元件127時，第一電位Vecj被提供至驅動晶體管121的漏極端D，并且驅動晶體管121的源極端S與有機EL元件127的陽極端A側相連接，從而整體上形成源極跟隨器電路。
當采用上述像素電路10時，采用的是2TR/1C型驅動結構，即，除了驅動晶體管121之外，一個開關晶體管(采樣晶體管125)被用于進行掃描。另外，通過對電源脈沖驅動DSL和寫入驅動脈沖WS的0N/0FF時序進行設定，并根據上述0N/0FF時序來控制開關晶體管，防止了有機EL元件127的時間性變化和驅動晶體管121的特性(諸如閾值電壓和遷移率等的偏差和變化)變化對驅動電流Ids的影響。像素電路的操作圖6是說明像素電路10在以逐行的方式將信號幅值Vin的有關信息寫入到保持電容120時的操作的時序圖(理想狀態(tài))，以作為像素電路10的驅動時序的示例。圖7A至圖7G是分別說明在圖6中所示的時序圖中的主要時段內的等效電路和操作狀態(tài)的電路圖。在圖6中，以同一時間軸表示寫入掃描線104WS的電位的變化、電源供給線10OTSL的電位的變化和視頻信號線106HS的電位的變化。與上述這些電位變化并行地還表示驅動晶體管121的柵極電位Vg的變化和源極電位Vs的變化?；旧希恳恍袑懭霋呙杈€104WS和電源
供給線10OTSL僅以一個水平掃描時段的延遲進行相同的驅動操作。根據如同圖6中所示的信號的脈沖時序來控制流過有機EL元件127的電流的值。在圖6所示的時序的示例中，在通過將電源驅動脈沖DSL設定為第二電位\C—L使得節(jié)點ND 122停止和初始化之后，在將第一節(jié)點初始化電壓Vtjfs提供至視頻信號線106HS的同時，導通采樣晶體管125來初始化節(jié)點ND121，并且在此狀態(tài)下，將電源驅動脈沖DSL設定為第一電位Vcxjl,從而進行閾值電壓修正。此后，斷開米樣晶體管125,從而將視頻信號Vsig施加至視頻信號線106HS。在此狀態(tài)下，導通采樣晶體管125，從而在寫入信號的同時進行遷移率修正。在信號已經寫入之后，在斷開采樣晶體管125的同時開始發(fā)光。以如下方式，對于遷移率修正和閾值電壓修正等而言，通過使用脈沖間的相位差來控制驅動操作。下面，將通過著眼于閾值電壓修正和遷移率修正詳細說明操作。在像素電路10中，對于驅動時序，首先，根據寫入掃描線104WS提供至采樣晶體管125的寫入驅動脈沖WS使采樣晶體管125導通，并且對從視頻信號線106HS提供至采樣晶體管125的視頻信號Vsig進行采樣，從而如上提供的的視頻信號Vsig保持在保持電容120中。首先，在下面的說明中，為了便于說明，除非另行說明，在假設寫入增益為1(理想值)的條件下，以如下方式進行說明，即簡單地描述為信號幅值Vin的有關信息例如被寫入、保持或采樣在保持電容120中。當寫入增益小于I時，在保持電容120中保持的不是信號幅值Vin自身的有關信息，而是將通過與信號幅值Vin的大小相對應的增益倍數獲得的信息保持在保持電容120中。對于像素電路10的驅動時序，當將視頻信號Vsig的信號幅值Vin的有關信息寫入保持電容120時，從線順序掃描的觀點看，進行如下線順序驅動,該線順序驅動將一行視頻信號同時發(fā)送至屬于各列的視頻信號線106HS。特別地，在基于當以2Tr/lC型驅動結構的像素電路10中的驅動時序進行閾值電壓修正和遷移率修正時的思考下，首先，假定視頻信號Vsig在I個水平時段(1H時段)內以分時的方式具有基準電位(Vtjfs)和信號電位(V&+VJ。具體地，將視頻信號Vsig保持在基準電位(Vtjfs)的時段(作為無效時段)設定成一個水平時段的前半部分。另外，將視頻信號Vsig保持在信號電位(Vsig=VtjfsWin)的時段(作為有效時段)設定成一個水平時段的后半部分。當一個水平時段被分為前半部分和后半部分時，典型地，一個水平時段被分為各大約半個時段。然而，如下分隔方式不是本發(fā)明所必需的。也就是說，后半部分可以比前半部分長?；蛘撸c此相反，后半部分可以比前半部分短。
我們應當將用于信號寫入的寫入驅動脈沖WS也用于閾值電壓修正和遷移率修正。因此，使寫入驅動脈沖WS在IH時段內有兩次是活動(active)的，以導通采樣晶體管125。并且，在第一導通時序處進行閾值電壓修正，在第二導通時序處同時進行信號電壓寫入和遷移率修正。此后，驅動晶體管121從保持為第一電位(高電位側)的電源供給線10OTSL接收電流供應，并且隨后根據保持電容120中保持的信號電位(該電位對應于視頻信號Vsig在有效時段內的電位)使驅動電流Ids流過有機EL元件127。需要注意的是，除了使寫入驅動脈沖WS在IH時段內有兩次是活動的之外，還可以在保持采樣晶體管125處于ON狀態(tài)的同時，將視頻信號線106HS的電位設定成用于控制有機EL元件127的亮度的信號電位(=VofS+Vin)。例如，在有機EL元件127的發(fā)光狀態(tài)下，電源供給線IOOTSL的電位保持在第一電位V。?！狧，并且將采樣晶體管125保持處于OFF狀態(tài)(參照圖7A)。在此時，由于驅動晶體管121被設計成在飽和區(qū)域中操作，所以流過有機EL元件127的驅動電流Ids變?yōu)榈扔谟杀磉_式(I)表示的值，其是根據驅動晶體管121的柵極-源極電壓Vgs(施加在節(jié)點ND121與 節(jié)點ND 122之間的電壓)確定的。然后，在電源供給線10OTSL的電位保持在第一電位VccH并且視頻信號線106HS的電位保持在視頻信號Vsig在無效時段內的基準電位(Vtjfs)的時間區(qū)間內，垂直驅動部103輸出寫入驅動脈沖WS以作為用于使采樣晶體管125導通的控制信號，并且將與驅動晶體管121的閾值電壓Vth相對應的電壓保持在保持電容120中(參見圖7D)。該操作實現了閾值電壓修正功能。通過閾值電壓修正功能能夠消除驅動晶體管121的閾值電壓Vth(在每個像素電路10中出現偏差)的影響。垂直驅動部103只需要在對信號幅值Vin采樣前的多個水平時段內反復進行閾值修正操作，從而可靠地在保持電容120中保持與驅動晶體管121的閾值電壓Vth對應的電壓。通過多次進行閾值電壓修正操作確保了足夠長的寫入時間。因此，能夠可靠地預先在保持電容120中保持與驅動晶體管121的閾值電壓Vth對應的電壓。與保持電容120中保持的閾值電壓Vth相對應的電壓用于消除各驅動晶體管121的閾值電壓Vth的偏差。因此，即使當各驅動晶體管121的閾值電壓Vth在各像素電路10中存在偏差的時候，由于能夠在像素電路10中完全地消除閾值電壓Vth的偏差，所以提高了圖像的均勻性，即提高了顯示裝置的整個畫面的發(fā)光亮度的均勻性。特別地，能夠防止在信號電位對應于低灰度時易于發(fā)生的亮度不均勻。優(yōu)選地，在閾值電壓修正操作之前，在電源供給線10OTSL的電位保持在第二電位Vcc l并且視頻信號線106HS的電位保持在視頻信號Vsig的無效時段內的基準電位(Vtjfs)時的時間區(qū)間內，垂直驅動部103使寫入驅動脈沖WS變?yōu)榛顒?在此情況下為H電平)，從而使得采樣晶體管125導通。然后，垂直驅動部103在寫入驅動脈沖WS保持在活動H電平的同時將電源供給線IOroSL的電位設定為第一電位V。?！狧。因此，在將驅動晶體管121的源極端S的源極電位Vs設定為充分低于基準電位(Vofs)的第二電位V。。J放電時段C=第二節(jié)點初始化時段)(參照圖7B)并且將驅動晶體管121的柵極端G的柵極電位Vg設定為基準電位(Vtjfs)(初始化時段D=第一節(jié)點初始化時段)(參照圖7C)之后，開始閾值電壓修正操作(閾值電壓修正時段E)。通過進行上述用于將柵極電位和源極電位的復位操作(初始化操作)，能夠可靠地進行初始化操作之后的閾值電壓修正操作。放電時段C和初始化時段D的組合也被稱為“閾值電壓修正準備時段”(=預處理時段)，該時段用于初始化驅動晶體管121的柵極電位Vg和源極電位Vs。在這方面，在圖示的情況下，反復進行三次節(jié)點ND121 (第一節(jié)點)的初始化操作(初始化時段D)。因此，從放電時段C開始到最后的初始化時段D結束之間的時段成為閾值電壓修正準備時段。對于閾值電壓修正時段E，電源供給線10OTSL的電位從低電位側的第二電位V。。^變?yōu)楦唠娢粋鹊牡谝浑娢籚cx h，從而驅動晶體管121的源極電位Vs開始上升。也就是說，驅動晶體管121的柵極端G的柵極電位vg保持為視頻信號Vsig的基準電位(Vtjfs)。因此，漏極電流Ids試圖流動，直到驅動晶體管121的源極端S的源極電位Vs上升以切斷驅動晶體管121。當驅動晶體管121被切斷時，驅動晶體管121的源極端S的源極電位Vs變?yōu)榈扔贗tjfs-Vth'在閾值電壓修正時段E內，為了可以使漏極電流IdsH流過保持電容120側(在Ces〈〈Cel的階段)并且防止其流過有機EL元件127側，以切斷有機EL元件127的方式來設定所有像素共用的接地配線cath的電位VMth。有機EL元件127的等效電路表示成二極管與寄生電容Cel的并聯(lián)電路。因此，只 要“vel ( VMth+Vtha”的電位關系成立，換言之，只要有機EL元件127的漏電流明顯小于流過驅動晶體管121的電流，驅動晶體管121的漏極電流Ids就用于對保持電容120和寄生電容Cel充電。因此，有機EL元件127的陽極端A的電壓Vel，即節(jié)點ND 122處的電位隨著時間上升。另外，當節(jié)點ND122處的電位(源極電位Vs)與節(jié)點ND121處的電壓(柵極電壓Vg)之間的電位差正好等于閾值電壓Vth時，驅動晶體管121從ON狀態(tài)切換至OFF狀態(tài)，并且漏極電流Ids因此停止流動。于是，閾值電壓修正時段E結束。簡言之，經過一定的時間之后，驅動晶體管121的柵極-源極電壓Vgs的值變?yōu)殚撝惦妷篤th。這里，盡管也可以只進行一次閾值電壓修正操作，但是本發(fā)明不是只必須進行一次。將一個水平時段設定為處理周期，閾值電壓修正操作也可以反復進行多次(圖6中進行了四次)。例如，實際上，對應于閾值電壓Vth的電壓被寫入到連接在驅動晶體管121的柵極端G與源極端S之間的保持電容120。然而，閾值電壓修正時段E的范圍是從寫入驅動脈沖WS被設定為活動H電平的時刻到寫入驅動脈沖WS返回非活動L電平的時刻。因此，當不能充分確保該時段時，閾值電壓修正操作在該時段之后結束。為了解決這一問題，只需要反復進行多次閾值電壓修正操作。當進行多次閾值電壓修正操作時，一個水平時段成為閾值電壓修正操作的處理周期的原因在于用于在一個水平時段的前半部分通過視頻信號線106HS提供基準電位(Vofs)以將源極電位Vs設定為第二電位\C—L的初始化操作是在閾值電壓修正操作之前進行的。必然地，閾值電壓修正時段E變得短于一個水平時段。因此，由于保持電容120的靜電電容C。,與第二電位V。。；之間的大小關系和其它的主要情況，可能存在著對應于閾值電壓Vth的準確電壓對于一次短的閾值電壓修正操作E而言太大而無法保持在保持電容120中的情況。優(yōu)選進行多次閾值電壓修正操作就是因為必須要解決上述情況。也就是說，優(yōu)選地，在將信號幅值Vin采樣(信號寫入)至保持電容120之前，在多個水平時段反復進行閾值電壓修正操作，從而將與驅動晶體管121的閾值電壓Vth相對應的電壓可靠地保持在保持電容120中。例如，當柵極-源極電壓Vgs變成等于電壓Vxl (>Vth)時，即當驅動晶體管121的源極電位Vs從低電位側的第二電位V。。；切換至“ν&-νχ1”時，第一閾值電壓修正時段E_1結束(參見圖7D)。因此，在第一閾值電壓修正時段E_1已經結束的時間點，電壓Vxl被寫入至保持電容120。接著，驅動掃描部105在水平時段的后半部分中將寫入驅動脈沖WS從活動H電平切換至非活動L電平。另外，水平驅動部106將視頻信號線106HS的電平從基準電位(V-)切換至視頻信號Vsig (=VtjfJVin)的電平(參照圖7F)。因此，在寫入掃描線104WS的電位(寫入驅動脈沖WS)變?yōu)榈蚅電平的同時，視頻信號線HS的電位變?yōu)橐曨l信號Vsig的電位。此時，采樣晶體管125保持處在非導通(OFF)狀態(tài)，并且使與保持電容120在非導通狀態(tài)中和之前保持的電壓Vxl相對應的漏極電流Ids流過有機EL元件127，從而源極電極電位Vs輕微上升。當令Val為上升后的電位時，源極電位Vs變?yōu)榈扔贗tjfs-UVal'另外，保持電容120連接在驅動晶體管121的柵極端G與源極端S之間，并且柵極電位Vg由于保持電容120的影響而與驅動晶體管121的源極電位Vs —起變化，從而柵極電位Vg變?yōu)榈扔?“V<xfS+Vai”。
在接下來的第二閾值電壓修正時段E_2中，像素電路10以與第一閾值電壓修正時段E_1相同的方式操作。具體地，首先，驅動晶體管121的柵極端G的柵極電位Vg保持為視頻信號Vsig的基準電位(Vtjfs)，并且柵極電位從之前的“Vg=基準電位(Vtjfs) +Val”立即切換至基準電位(Vtjfs)。保持電容120連接在驅動晶體管121柵極端G與源極端S之間，并且源極電位Vs由于保持電容120的影響與驅動晶體管121的柵極電位Vg —起變化，從而源極電位Vs “VtjfsUVal”減小了 Val，并因此變?yōu)榈扔凇癏/’。此后，漏極電流Ids試圖流動，直到驅動晶體管121的源極端S處的源極電位Vs上升切斷驅動晶體管121。然而，當柵極-源極電壓Vgs變?yōu)榈扔陔妷篤x2OVth)時，即當驅動晶體管121的源極端S處的源極電位Vs變?yōu)榈扔贗tjfs-Vx2”時，第二閾值電壓修正時段E_2結束。因此，在第二閾值電壓修正時段E_2已經結束的時間點上，電壓Vx2被寫入至保持電容120。在接下來的第三閾值電壓修正時段E_3之前，與保持電容120中保持的電壓Vx2相對應的漏極電流Ids流過有機EL元件127，從而源極電位Vs變?yōu)榈扔贗tjfsUVa2”，并且柵極電位Vg變?yōu)榈扔凇癡&+V&”。同樣地，當柵極-源極電壓Vgs變?yōu)榈扔陔妷篤x3OVth)時，即當驅動晶體管121的源極端S處的源極電位Vs變?yōu)榈扔凇唉?amp;-νχ3”時，第三閾值電壓修正時段Ε_3結束。因此，在第三閾值電壓修正時段Ε_3已經結束的時間點上，電壓Vx3被寫入至保持電容120。在接下來的第四閾值電壓修正時段Ε_4之前，與保持電容120中保持的電壓Vx3相對應的漏極電流Ids流過有機EL元件127，從而源極電位Vs變?yōu)榈扔贗tjfs-VxJVa3”，并且柵極電位Vg變?yōu)榈扔?“UVa3”。另外，在接下來的第四閾值電壓修正時段E_4，漏極電流Ids流動，直到驅動晶體管121的源極端S處的源極電位Vs上升以切斷驅動晶體管121。當驅動晶體管121被切斷時，驅動晶體管121的源極端S處的源極電位Vs變?yōu)榈扔贗tjfs-Vth'并且柵極-源極電壓Vgs變?yōu)榕c閾值電壓Vth相同的狀態(tài)。在第四閾值電壓修正時段E_4已經結束的時間點上，驅動晶體管121的閾值電壓Vth被保持在保持電容120中。除了閾值電壓修正功能之外，像素電路10還包括遷移率修正功能。也就是說，為了可以在將視頻信號線106HS的電位保持為視頻信號Vsig的有效時段內的信號電位"Vof^Vin"的時間區(qū)間內使采樣晶體管125處于導通狀態(tài)，垂直驅動部103使提供至寫入掃描線104WS的寫入驅動脈沖WS僅在比上述時段短的時段內位于活動H電平。在這個時段內，在提供信號電位(UVin)以控制驅動晶體管121的輸入端的狀態(tài)下，通過驅動晶體管121的電流對有機EL元件127的寄生電容Cel和保持電容120充電(參照圖7E)。對寫入驅動脈沖WS的活動時段(不僅對應于采樣時段，而且還對應于遷移率修正時段)進行適當地設定，從而當將信號幅值Vin的有關信息保持在保持電容120中的同時，能夠修正驅動晶體管121的遷移率μ。信號電位(V-+VJ實際上被水平驅動部106提供至視頻信號線106HS,從而寫入驅動脈沖WS處于高H電平的時段被設定為將信號幅值Vin的信息有關寫入至保持電容120的時段(也稱為“采樣時段”)。特別地，在像素電路10的驅動時序中，在電源供給線10OTSL的電位保持在作為高電位側的第一電位Vrall并且視頻信號Vsig保持在有效時段(信號幅值Vin的時段)的時間區(qū)間內，寫入驅動脈沖WS處于活動H電平。簡言之，這樣，根據視頻信號線106HS的電位保持為視頻信號Vsig在有效時段內的信號電位(V&+VJ的時間寬度與寫入驅動脈沖WS的活動時段這兩者相互重疊的區(qū)域，來確定遷移率修正時間(以及采樣時段)。特別地，寫入驅動脈沖WS的活動時段的寬度被確定地較窄，從而落入視頻信號線106HS的電位保持為信號電位的時間寬度內，從而導致遷移率修正時間是根據寫入驅動脈沖WS來確定的。準確來講，遷移率修正時段(以及采樣時段)變成從寫入驅動脈沖WS上升以導通采樣晶體管125 的時間點到寫入驅動脈沖WS下降以斷開采樣晶體管125的時間點之間的時間范圍。順便提及地，盡管在圖6中在第四閾值電壓修正時段E_4結束之后，寫入驅動脈沖WS的電位暫時處于非活動L電平，但這不是本發(fā)明必需的。例如，視頻信號Vsig的電位也可以從基準電位(Vtjfs)切換至有效時段內的信號電位(UVin)，且同時寫入驅動脈沖WS的電位保持為活動H電平。具體地，在采樣時段內，在驅動晶體管121的柵極端G處的柵極電位Vg保持為信號電位的狀態(tài)下，采樣晶體管125變?yōu)閷?ON)狀態(tài)。因此，在寫入&遷移率修正時段，在驅動晶體管121的柵極端G處的柵極電位Vg固定為信號電位(V-+VJ的狀態(tài)下，驅動電流Ids流過驅動晶體管121。信號幅值Vin的有關信息以被加入驅動晶體管121的閾值電壓Vth的形式保持。因此，由于通常消除了驅動晶體管121的閾值電壓Vin的變化，所以進行了閾值電壓修正。通過進行閾值電壓修正，保持在保持電容120中的柵極-源極電壓Vgs變成等于“Vsig+Vth”= “Vin+Vth”。另外，與此同時，由于在采樣時段內進行遷移率修正，所以采樣時段也充當遷移率修正時段(寫入&遷移率修正時段)。這里，當令V·為有機EL元件127的閾值電壓時，閾值電壓V·被設定為滿足
的電位關系。因此，由于有機EL元件127保持在反偏壓狀態(tài)并且因此保持在截止狀態(tài)(高阻抗狀態(tài))，所以防止了有機EL元件127發(fā)光，并且機EL元件127不表現出二極管特性而是呈現出簡單的電容特性。因此，流過驅動晶體管121的漏極電流(驅動電流Ids)被寫入至電容“C=Ces+Cel”，該電容是通過將保持電容120的靜電容與有機EL元件127的寄生電容(等效電容)Cel相加而獲得的。因此，驅動晶體管121的漏極電流流入有機EL元件127的寄生電容Cel而開始充電操作。于是，驅動晶體管121的源極電位Vs上升。在圖6所示的時序圖中，AV代表源極電位Vs的上升量。通過閾值電壓修正，從保持電容120中保持的柵極-源極電壓“Vgs=Vin+Vth”減去源極電位Vs的上升量(即電位修正值Λ V,其是遷移率修正參數)，從而使柵極-源極電壓變?yōu)椤癡gs=Vin+Vth_ Δ V’,由此進行負反饋。在此時，驅動晶體管121的源極端S處的源極電位Vs變成等于通過從柵極電位Vg (=Vin)減去保持電容120中保持的電壓“Vgs=Vin+Vth-AV”而獲得的“_Vth+AV”。以這種方式，在像素電路10的驅動時序中，在寫入&遷移率修正時段H內，對信號幅值Vin的采樣以及通過源極電位Vs的用于修正遷移率μ的上升量AV(負反饋量或遷移率修正參數)都進行了調整。寫入掃描部104能夠調整寫入&遷移率修正時段H的時間寬度。因此，能夠優(yōu)化保持電容120的驅動電流Ids的負反饋的量。電壓修正值AV由表達式(7)表示IdsXt/Cel …(7)由表達式(7)可知，電壓修正值Λ V隨著驅動晶體管121的驅動電流(漏極_源極電流)Ids的變大而變大。與此相反，當驅動晶體管121的驅動電流Ids較小時，電壓修正值AV變小。以這種方式，根據驅動電流Ids來判定電壓修正值Λ V。隨著信號幅值Vin變大，驅動電流Ids變大并且電壓修正值AV的絕對值也變大。因此，能夠實現與發(fā)光亮度等 級相對應的遷移率修正。在此情況下，寫入&遷移率修正時段H不一定是恒定的，而且在一些情況下根據驅動電流Ids來對其調整反而是優(yōu)選的。例如，當驅動電流Ids較大時，只需要將遷移率修正時段t設定得較短。與之相反，當驅動電流Ids較小時，只需要將遷移率修正時段t設定得較長。另外，電位修正值AV由IdsXt/Cel表示。因此，即使當驅動電流Ids由于各像素電路10間的遷移率μ的偏差而產生偏差時，仍獲得對應于各自情況的電位修正值AV。因此，能夠修正各像素電路10間的遷移率μ的偏差。簡言之，當信號幅值Vin恒定時，電壓修正值AV的絕對值隨著驅動晶體管121的遷移率μ變大而變大。換言之，由于電壓修正值AV隨著遷移率μ變大而變大，所以能夠消除各像素電路10間的遷移率μ的偏差。像素電路10還包含自舉功能。也就是說，在信號幅值Vin的有關信息保持在保持電容120中的階段中，寫入掃描部104解除向寫入掃描線104WS施加寫入驅動脈沖WS ( SP，將寫入驅動脈沖WS的電位設定至非活動L電平)以將采樣晶體管125設定為處于非導通狀態(tài)，從而將驅動晶體管121的柵極端G與視頻信號線106HS電分離(發(fā)光時段I :參照圖7G)。當操作前進至發(fā)光時段I時，水平驅動部106在接下來的合適的時間點將視頻信號線106HS的電位返回至基準電位(Vtjfs)。有機EL元件127的發(fā)光狀態(tài)持續(xù)到第(m+m’ -I)個水平掃描時段。接著，構成第(n, m)個子像素的有機EL元件127的發(fā)光操作結束。此后,操作前進至下一巾貞(或后一幀)，并且再次重復進行閾值電壓修正準備操作、閾值電壓修正操作、遷移率修正操作和發(fā)光操作。在發(fā)光時段I中，驅動晶體管121的柵極端G與視頻信號線106HS電分離。由于解除了向驅動晶體管121的柵極端G施加信號電位(V-+VJ，所以驅動晶體管121的柵極電位Vg能夠上升。保持電容120連接在驅動晶體管121的柵極端G與源極端S之間，并且基于保持電容120的作用進行自舉操作。當假定自舉增益為I (理想值)時，柵極電位\與驅動晶體管121的源極電位Vs —起變化，并且能夠由此保持柵極-源極電壓Vgs恒定。在此時，流過驅動晶體管121的驅動電路Ids也流過有機EL元件127，并且有機EL元件127的陽極電位因此根據驅動電流Ids而上升。令Vel為陽極電位上升后的量。在短時間內，由于隨著源極電位Vs的上升消除了有機EL元件127的反偏壓狀態(tài)，所以有機EL元件127實際上由于驅動電流Ids的流入而開始發(fā)光。這里，通過將“Vsig+Va - Λ V”或“Vin+Vth_ Δ V’代入到用于表示之前的晶體管特性的表達式⑴中，從而能夠由表達式⑶或表達式(9)的形式表示驅動電流Ids與柵極電壓Vgs之間的關系Ids=k X μ X (Vsig-Vofs- Λ V)2· · · (8)Ids=k X μ X (Vin-Vofs- Λ V)2· · · (9)從表達式⑶和(9)可知，去除了閾值電壓Vth項，所以提供至有機EL元件127的驅動電流Ids與驅動晶體管121的閾值電壓Vth無關。也就是說，當將基準電位Vtjfs設定為例如OV時，流過有機EL元件127的驅動電流Ids與如下值的平方成比例，該值是通過從視頻信號Vsig (其用于控制有機EL元件127的亮度)的值中減去由驅動晶體管121的遷移率 μ在第二節(jié)點ND2(驅動晶體管121的源極端)引起的電位修正值AV的值而獲得的。換言之，流過有機EL元件127的電流Ids與有機EL元件127的閾值電壓Vtha以及驅動晶體管121的閾值電壓Vth無關。也就是說，有機EL元件127的發(fā)光量(亮度)不受有機EL元件127的閾值電壓V·的影響和驅動晶體管121的閾值電壓Vth的影響。另外，第(n，m)個有機EL元件127的亮度具有與電流Ids相對應的值。此外，由于電位修正值Λ V在具有較大的遷移率μ的驅動晶體管121中變大，所以柵極-源極電壓Vgs的值變小。因此，即使當表達式(8)和(9)中遷移率μ的值大時，(Vsig-Vofs-AV)2的值仍變小。因此，能夠修正漏極電流Ids。也就是說，如果視頻信號Vsig的值即使在遷移率μ互不相同的晶體管121中是相同的，那么漏極電流Ids的值變得大約彼此相等。因此，流過各有機EL元件127并且用于控制有機EL元件127的的電流Ids被均一化。也就是說，能夠修正有機EL元件127之間由遷移率μ的偏差(和k偏差)導致的亮度偏差。另外，保持電容120連接在驅動晶體管121的柵極端G與源極端S之間。因此，基于保持電容120的作用在發(fā)光時段的第一部分中進行自舉操作，并且在保持驅動晶體管121的柵極-源極電壓“Vgs=Vin+Vth- AV”恒定的同時，柵極電位Vg和源極電位^均上升。驅動晶體管121的源極電位Vs變成等于“_Vth+ Δ V+Vel",從而柵極電位Vg變成等于“Vin+Vel”。在此時，由于驅動晶體管121的柵極-源極電壓Vgs保持恒定，所以驅動晶體管121使恒定電流(驅動電流Ids)流過有機EL元件127。因此，有機EL元件127的陽極端A處的電位(=節(jié)點ND122處的電位)連續(xù)上升直到達到如下電壓在該電壓下，處于飽和狀態(tài)的驅動電流Ids的電流流過有機EL元件127。這里，當發(fā)光時段變長時，有機EL元件127的電流-電壓(I_V)特性也相應變化。因此，節(jié)點ND122處的電位也隨之時間而改變。然而，即使當有機元件127的陽極電位由于有機EL元件127的這種時間性劣化而發(fā)生變化時，保持電容120中保持的柵極-源極電壓Vgs通常保持為“Vin+Vth-AV”的恒定電壓。由于驅動晶體管121作為恒定電流源進行操作，即使在有機EL元件127的電流電壓特性受到時間性變化的影響并且驅動晶體管121的源極端S處的源極電位Vs隨著上述時間性變化而發(fā)生變化時，驅動晶體管121的柵極-源極電壓Vgs被保持電容120保持在恒定電壓( Vin+Vth- Λ V)。因此，流過有機EL元件127的電流不改變，并且有機EL元件127的發(fā)光亮度也因此保持恒定。盡管實際上由于自舉增益小于“ I ”，而柵極-源極電壓Vgs變得小于“Vin+Vth- Δ V’,但是柵極-源極電壓Vgs仍然保持在對應于自舉增益的柵極-源極電壓vgs。如上所述，在實施例I的顯示裝置I中的像素電路10中，通過對驅動時序進行設計，自動地構成了閾值電壓修正電路和遷移率修正電路。此外，為了防止驅動晶體管121的特性偏差(在本例中的閾值電壓Vth的偏差和遷移率μ的偏差)對驅動電流Ids產生影響，像素電路10起到用于通過修正閾值電壓Vth和遷移率μ的影響來保持驅動電流恒定的驅動信號固定電路的作用。由于不僅進行自舉操作，還進行閾值電壓修正操作和遷移率修正操作，所以通過對應于閾值電壓Vth的電壓以及用于遷移率修正的電位修正值AV來調整被自舉操作保持的柵極-源極電壓Vgs。因此，有機EL元件127的發(fā)光亮度不受驅動晶體管121間的閾值電壓Vth的偏差和遷移率μ的偏差的影響，并且不受有機EL元件127的時間性劣化的影響。因此，能夠以與輸入的視頻信號Vsig(信號幅值Vin)相對應的穩(wěn)定灰度來顯示圖像，并且因此能夠獲得具有高圖像質量的圖像。另外，由于像素電路10能夠由使用η溝道驅動晶體管121的源極跟隨器電路組成，所以即使原樣地使用具有陽極和陰極電極的現有有機EL元件時，也能夠驅動有機EL元件127。另外，像素電路10能夠由均是η型的晶體管(包括驅動晶體管和周邊部的采樣晶 體管等)組成，因此甚至在晶體管制造方面也實現了成本節(jié)省。元件特性的環(huán)境依賴性與修正處理的關系如上所述，在圖6所示的驅動時序中，出于改善由元件特性的不均勻(在上述情況下的驅動晶體管121的閾值電壓Vth的偏差和遷移率μ的偏差)引起的顯示不均勻的目的，通過以寫入驅動脈沖WS的時序和電源驅動脈沖DSL的時序來控制晶體管，從而控制顯
不売度。這里，用于構成像素電路10的驅動晶體管121的特性(閾值電壓Vth和遷移率μ )受到環(huán)境特性的影響，因而驅動晶體管121的閾值電壓Vth和遷移率μ例如對應于溫度的變化而發(fā)生變化。因此，發(fā)現當不顧環(huán)境特性的變化而是用一定的寫入驅動脈沖WS和電源驅動脈沖DSL來進行閾值電壓修正和遷移率修正時，不一定能夠實現正確的修正。即使在一定的環(huán)境條件下能夠抑制由于元件特性偏差引起的顯示不均勻，而當環(huán)境條件改變可能無法進行正確的修正控制，因此存在由用于構成像素電路的元件的特性偏差導致的顯示不均勻現象。下面，將對此進行說明。圖8Α、圖8Β和圖8C分別是說明設置在像素電路10的周邊的電路(周邊電路)的比較例的框圖、時序圖和框圖。具體地，圖8Α是表示比較例的周邊電路400Ζ的通用結構的框圖，圖8Β是說明比較例的周邊電路400Ζ的操作的時序圖。另外，圖SC是特別說明比較例的周邊電路400Ζ的與寫入驅動脈沖WS相關的操作的框圖。周邊電路400Ζ是用于生成驅動信號(其用于分別驅動像素電路10內的各種晶體管)的電路的統(tǒng)稱，并且對應于圖I中的控制部109和接口部(垂直IF部133和水平IF部136)。在周邊電路400Ζ中，在輸出信號時，例如對于信號系統(tǒng)，其不僅管理輸出時序而且管理信號電平；然而對于可能被用于控制晶體管的導通/斷開的信號，其管理輸出波形(輸出時序、晶體管上升或下降的特性等)。作為示例，圖8Α、圖SB和圖SC通過關注用于控制晶體管導通或斷開的驅動脈沖的生成而分別表示框圖、時序圖和框圖。如圖8Α所示，周邊電路400Ζ包括設置有移位寄存器部410、邏輯電路部420、電平移位電路430和輸出緩存部440的掃描部。盡管這里省略了圖示，但在移位寄存器部410的前一級設置有接口部。這種結構也可以適用于垂直掃描系統(tǒng)和水平掃描系統(tǒng)中的各個驅動脈沖。移位寄存器部410是以如下方式設置的多級(至少為行數或列數)的移位寄存器412(S/R)以串聯(lián)的方式連接。因此，移位寄存器部410逐行地或逐列地順次選擇像素陣列部102的像素電路10。例如，如圖8B所示，當通過接口部(未圖示)將使能脈沖SP施加至第一級移位寄存器412時，使能脈沖SP在移位寄存器412中與從接口部(未圖示)發(fā)送的移位時鐘CK_1 (掃描時鐘)同步地順次移位，并且從各級中輸出具有一個單位時段寬度的移位脈沖SFTP(圖8B中的附圖標記“_n”表示級數)，移位脈沖SFTP均被設定為活動H電平。輸入至移位寄存器412的移位時鐘CK_1的一個周期等于驅動脈沖的一個周期。例如，寫入驅動脈沖WS的一個周期等于一個水平周期。邏輯電路部420的每一級設置有邏輯電路(Logic) 422。因此，來自移位寄存器412的各級的移位脈沖SFTP被提供至邏輯電路422的相應級，并且使能脈沖(使能脈沖，EN)從接口部(未圖示)提供至各邏輯電路422?；谝莆幻}沖SFTP和使能脈沖EN，邏輯電路 422根據受控邏輯生成脈沖信號，該脈沖信號用于產生提供至像素陣列部102的掃描線的驅動脈沖。根據不同情況，邏輯電路422基于移位脈沖SFTP生成多個移位時鐘CK_1的窗口脈沖，并且在一些情況下根據受控邏輯基于窗口脈沖和使能脈沖EN生成脈沖信號，該脈沖信號用于產生提供至像素陣列部102的掃描線的驅動脈沖。例如，如圖SB所示，獲得了移位脈沖SFTP與使能脈沖EN的邏輯與(logic AND)，從而實質上連續(xù)地移位用于形成驅動脈沖的脈沖信號。電平移位部430的每一級設置有電平轉換部432 (L/S)。因此，電平轉換部432將來自于對應級的邏輯電路422的具有相對狹窄的幅值(整體上具有低電壓電平)的輸出脈沖放大為具有相對寬幅值(整體上具有高電壓電平)的輸出脈沖。輸出緩存部440的每一級設置有緩沖器(Buffer) 422。因此，緩沖器442將來自對應級的電平轉換部432的具有相對寬幅值(整體上具有高電壓電平)的輸出脈沖輸出至相應列或相應行中的配線(掃描線)。例如，對于寫入驅動脈沖WS，如圖SC所示，將周期為一個水平掃描時段(IH)的移位時鐘CK_1提供至移位寄存器部410。此外，用于閾值電壓修正的使能脈沖WSEN_1和用于遷移率修正的使能脈沖WSEN_2共同提供至邏輯電路部420的邏輯電路422。用于閾值電壓修正的使能脈沖WSEN_1調整初始化時段D和閾值電壓修正時段E，用于遷移率修正的使能脈沖WSEN_2調整寫入&遷移率修正時段H。圖9A和圖9B分別表不圖8C所不邏輯電路422的時序和用于實現圖9A所不時序的詳細結構。在邏輯電路部420中，如圖9A所示，邏輯電路422獲得使能脈沖WSEN_1與使能脈沖WSEN_2的邏輯或(logic 0R)，并且還獲得該邏輯或與來自對應級的移位寄存器412的移位脈沖SFTP的邏輯與(logic AND)，從而生成了用于形成提供至寫入掃描線104WS的寫入驅動脈沖WS的脈沖信號。出于實現相關功能的目的，例如，如圖9B所示，邏輯電路422包括反相器462和反相器464,以及與非門466和與非門468。反相器462和反相器464以及與非門466構成了或門。盡管圖8C以及圖9A和圖9B表不與與入驅動脈沖WS相關的框圖、時序圖和電路圖，對于電源驅動脈沖DSL，只需要將用于閾值電壓修正的使能脈沖WSEN_1和用于遷移率修正的使能脈沖WSEN_2變成用于供電的使能脈沖DSEN。另外，只需要例如將電平移位部430和輸出緩存部440變成如下電源電路當使能脈沖DSEN保持為活動H電平時，輸出第一電位V。。H，當使能脈沖DSEN保持為非活動L電平時，輸出第二電位\c L。在如圖9B所示的周邊電路400Z的結構的情況下，用于生成脈沖信號(其用于產生驅動脈沖)的邏輯電路部420 (邏輯電路422)不具備能夠對應于環(huán)境變化而改變閾值電壓修正時段和遷移率修正時段的結構。另一方面，如圖6的時序所示，例如，在遷移率修正時段，以在進行信號寫入的同時進行遷移率修正的方式進行驅動。因此，在遷移率修正操作中，用于修正的脈沖寬度敏感地受到影響。例如，當用于構成像素晶體管10的驅動晶體管121的特性由于面板環(huán)境溫度的變化等而改變并且最佳遷移率修正時間因此而改變時，在圖9B所示的邏輯電路422中，用于調整遷移率修正時段的寫入驅動脈沖WS的脈沖寬度是與環(huán)境溫度無關的常量。因此，無法進行正常的遷移率修正操作，這將導致均勻性的劣化。對應于元件特性的環(huán)境依賴性的修正時段的調整技術由于元件特性具有環(huán)境依賴性，所以當修正時段被設定為與環(huán)境無關的常量時， 可能無法提供適當的修正操作，從而導致顯示不均勻。因此，需要開發(fā)出用于能夠調整修正時段以使其對應于元件特性的環(huán)境依賴性的結構。實施例I提供了一種結構，該結構能夠適當地調整修正時段以使其與像素電路10的構成元件的特性的環(huán)境依賴性相對應，從而改善了由環(huán)境變化導致顯示不均勻的現象。基本對策技術圖10A、圖IOB和圖IOC分別是用于說明用于自動調整修正時段以使其對應于元件特性的環(huán)境依賴性的基本概念的框圖和時序圖。具體地，圖IOA是表示基本結構的電路圖，圖IOB和圖IOC分別是說明操作的時序圖。如圖IOA所示，用于自動調整修正時段以使其對應于元件特性的環(huán)境依賴性的技術是通過如下方式實現的在使能脈沖EN的輸入至邏輯電路部420 (邏輯電路422)的路徑上設置修正時段調整部460。修正時段調整部460是用于對脈沖信號的寬度進行調整以使其對應于環(huán)境變化的脈沖寬度調整部的示例，上述脈沖信號用于產生驅動晶體管121和/或采樣晶體管125所使用的驅動脈沖。順便提及地，為了可以對于溫度、濕度等的環(huán)境依賴性適當地調整修正時段以使其對應于像素電路10的構成元件的特性，只需要在與像素電路10的構成元件(諸如驅動晶體管121或采樣晶體管125)盡可能緊密接觸的位置處布置修正時段調整部460。例如，即使在修正時段調整部460布置在像素陣列部102外部時，只需要將修正時段調整部460布置得靠近像素陣列部?；蛘?，也可以將修正時段調整部460布置在像素陣列部102內部。修正時段調整部460包括延遲部462和門電路部466，并且通過利用延遲部462中的脈沖延遲相對溫度和濕度等的環(huán)境依賴性來調整脈沖寬度。因此，能夠根據脈沖信號生成驅動脈沖，上述脈沖信號的脈沖寬度是根據環(huán)境變化由延遲部462自動調整，從而消除了像素電路10的構成元件的特性相對溫度和濕度等的環(huán)境依賴性。例如，為了延遲使能脈沖EN，只需要將延遲部462設置成包括一級或多級緩沖器或反相器。這里，假設當諸如溫度或濕度等環(huán)境參數增大時，在用于構成延遲部462的緩沖器或反相器中的延遲量變小。如果當諸如溫度或濕度等環(huán)境參數增大時，用于構成延遲部462的緩沖器或反相器中的延遲量變大，只需要逆向理解稍后給出的說明中的變化方向。門電路部466根據未經延遲的使能脈沖EN和經延遲部462延遲的使能脈沖(經延遲使能脈沖ENDL)來生成脈沖信號。因此，門電路部466只需要采用使用與非門(或者與門)或者或非門(或者或門)的結構，或者當需要邏輯逆轉時使用反相器的結構。將門電路部466中生成的脈沖信號而不是將使能脈沖EN提供至邏輯電路422。通過延遲部462和門電路部466對用于控制修正時段的使能脈沖EN進行形狀設定，并且將其提供至邏輯電路422，從而能夠自動調整每個面板環(huán)境溫度的脈沖寬度。圖IOB表示用于說明當環(huán)境(諸如溫度和濕度)的變化方向與修正時段的調整方向彼此相反時的操作示例I的時序圖?！胺较虮舜讼喾吹那闆r”是指如下情況例如，當溫度或濕度上升時，最佳修正時段與上述上升相對應地變短，并且相反地，當溫度或濕度下降時，最佳修正時段與所述下降相對應地變長。如圖IOB所示，使能脈沖EN在延遲部462中延遲AT。這里，如前所述，假定對于用于構成延遲部462的緩沖器或反相器而言，當諸如溫度或濕度等環(huán)境參數上升時，延遲量減小。
使能脈沖EN和經延遲使能脈沖ENDL被輸入至門電路部466。門電路部466基于使能脈沖EN和經延遲使能脈沖ENDL生成使得環(huán)境(諸如溫度或濕度)的變化方向與修正時段的調整方向彼此相反的脈沖信號。在圖IOB所示的情況下，門電路部466基于從使能脈沖EN的前沿到經延遲使能脈沖ENDL的前沿的時段范圍生成脈沖信號?；蛘?，門電路部466可以基于從使能脈沖EN的后沿到經延遲使能脈沖ENDL的后沿的時段范圍生成脈沖信號。在通過修正時段調整部460對使能脈沖EN進行定形時，輸出具有與用構成延遲部462的晶體管的特性相對應的延遲量的經延遲使能脈沖ENDL。如果環(huán)境溫度高并且因此最佳修正時間向更短的時間遷移，那么延遲部462中的晶體管特性也發(fā)生改變，并且經延遲使能脈沖ENDL的延遲量AT也因此變小。因此，在門電路部466中基于從使能脈沖EN的前沿到經延遲使能脈沖ENDL的前沿之間的時段生成的脈沖信號的寬度變窄。因此，能夠自動調整脈沖寬度以使其與面板環(huán)境溫度變化相對應。圖IOC表示用于說明當環(huán)境(諸如溫度和濕度)的變化方向與修正時段的調整方向彼此相同時的操作示例2的時序圖?！胺较虮舜讼嗤那闆r”是指如下情況例如，當溫度或濕度上升時，最佳修正時段與上述上升相對應地變長，并且相反地，當溫度或濕度下降時，最佳修正時段與上述下降相對應地變短。使能脈沖EN和經延遲使能脈沖ENDL輸入至門電路部466。門電路部466基于使能脈沖EN和經延遲使能脈沖ENDL生成使得環(huán)境(諸如溫度或濕度)的變化方向與修正時段的調整方向彼此相同的脈沖信號。在圖IOC所示的情況下，門電路部466基于從經延遲使能脈沖ENDL的前沿到使能脈沖EN的后沿的時段范圍生成脈沖信號?；蛘?，門電路部466可以基于從經延遲使能脈沖ENDL的后沿到使能脈沖EN的前沿的時段范圍生成脈沖信號。在通過修正時段調整部460對使能脈沖EN進行定形時，輸出具有與用于構成延遲部462的晶體管的特性相對應的延遲量的經延遲使能脈沖ENDL。如果面板環(huán)境溫度高并且因此最佳修正時間向更長的時間遷移，那么延遲部462中的晶體管特性也發(fā)生改變，并且經延遲使能脈沖ENDL的延遲量Λ T也因此變小。因此，在門電路部466中基于從經延遲使能脈沖ENDL的前沿到使能脈沖EN的后沿的時段生成的脈沖信號的寬度變寬。因此，能夠自動調整脈沖寬度以使其與面板環(huán)境溫度變化相對應。
對策技術的應用實例圖11A、圖IlB和圖IlC分別是說明用于自動調整修正時段以使其與元件特性的環(huán)境依賴性相對應的技術的具體應用示例的電路圖和時序圖。在此情況下，遷移率修正時段的應用實例被圖示為修正時段對策技術的應用實例示出。具體地，圖IlA是表示實施例I的顯示裝置中的周邊電路400A的結構的電路圖。圖IlB是表示周邊電路400A中設置的修正時段調整部460的詳細結構的電路圖。此外，圖IlC是說明圖IlB中所示的修正時段調整部460的操作的時序圖。
如圖IlA所示，在周邊電路400A中，修正時段調整部460設置在用于遷移率修正的使能脈沖WSEN_2的路徑上。其它的結構與圖9B所示的比較例的周邊電路400Z中的結構相同。圖IlB是表示修正時段調整部460的詳細結構的電路圖。延遲部462是通過將奇數個反相器464相互串聯(lián)連接而設置的。門電路部466是由與非門468和設置在與非門468的下一級反相器469構成的。圖IlC是說明修正時段調整部460的操作的時序圖。由于在延遲部462中奇數個反相器464相互串聯(lián)連接，所以輸入的用于遷移率修正的使能脈沖WSEN_2 (具有波形A)被延遲了延遲量AT并且被邏輯反轉。因此，輸出了反轉的經延遲使能脈沖NWSEN_2(具有波形B)。根據使能脈沖WSEN_2和反轉的經延遲使能脈沖NWSENDL_2，與非門468基于從使能脈沖WSEN_2的前沿到反轉的經延遲使能脈沖NWSENDL_2的后沿的時段生成脈沖信號(具有波形C)。反相器469向邏輯電路422提供通過對從與非門468輸出的脈沖(具有波形C)進行邏輯反轉而獲得的脈沖信號(具有波形D)。波形D提供活動H電平時的時段對遷移率修正時段進行調整。在通過修正時段調整部460對使能脈沖WSEN_2進行定形時，輸出具有與構成延遲部462的晶體管的特性相對應的延遲量AT的反轉的經延遲使能脈沖NWSENDL_2。如果面板環(huán)境溫度高并且因此最佳修正時間向更短的時間遷移，那么延遲部462中的晶體管特性也發(fā)生改變，并且經延遲使能脈沖ENDL的延遲量AT也因此變小。因此，在門電路部466中基于從使能脈沖EN的前沿到經延遲使能脈沖ENDL的前沿的時段生成的脈沖信號的寬度變窄。因此，能夠自動調整用于控制遷移率修正時段的脈沖寬度以使其與面板環(huán)境溫度變化相對應。通過延遲部462對脈沖寬度進行定形，從而能夠將具有最佳脈沖寬度的寫入驅動脈沖WS自動提供至寫入掃描線104WS，以使其與面板環(huán)境溫度相對應。4-2.實施例2 (電路的驅動方法)實施例1+由驅動脈沖的形狀偏差所導致的顯示不均勻現象的對策(相同脈沖信號的開關選擇)如上所述，在圖6所示的時序中，為了改善由元件的特性的不均勻性(在上述情況中為驅動晶體管121的閾值電壓Vth和遷移率μ的偏差和溫度變化)導致的顯示不均勻，通過根據寫入驅動脈沖WS和電源驅動脈沖DSL的時序控制晶體管121來控制顯示亮度。因此，當驅動脈沖的形狀(幅值、電平和寬度等)存在偏差時，可能無法進行正確的控制，從而導致顯示不均勻。例如，在進行遷移率修正時，如圖6的時序圖所示，采用如下驅動通過該驅動，在進行信號寫入的同時進行遷移率修正的驅動。因此，遷移率修正操作敏感地受到用于對寫入&遷移率修正時段H的寫入驅動脈沖WS進行調整的脈沖寬度的影響。因此，各列脈沖寬度的偏差直接與均勻度劣化相關聯(lián)。另外，在具有大遷移率等的晶體管的情況下，在進行多次閾值電壓修正的分隔閾值電壓修正中，中止時段的自舉變得顯著。特別地，當各行的第一輪閾值電壓修正的脈沖形狀存在偏差時，由于自舉操作的影響在修正中各行產生偏差，這導致了均勻性被損害。例如，在如圖8A和圖8C所示的周邊電路400Z的結構的情況下，對于各列或各行中相同種類(相同名稱)的信號，各列或各行生成驅動脈沖并且分別輸出至對應于各列或各行的配線(掃描線)。因此，各行或各列的驅動脈沖的形狀(寬度和變化特性等)存在偏差，這導致了顯示不均勻。例如，關于在圖8C所示的2Tr/lC型驅動結構中使用的寫入驅動脈沖WS，將具有預定波形的用于閾值電壓修正的使能脈沖WSEN_1和具有預定波形的用于遷移率修正的使能脈沖WSEN_2輸入至各級邏輯電路422，從而生成用于產生寫入驅動脈沖WS的脈沖信號。然而，當用于構成各級邏輯電路422的晶體管(未圖示)的特性存在偏差時，提供至各像素電路10的寫入驅動脈沖WS的形狀就存在偏差，這導致了橫條紋(線狀噪聲)等。由于用于構成邏輯電路422的晶體管的特性偏差導致的遷移率修正時段的偏差亮度不均勻(橫條紋)的方式呈現出來，這導致圖像質量劣化。 另外，對于閾值電壓修正，根據基于用于供電的使能脈沖DSEN的電源驅動脈沖DSL的上升沿和基于用于閾值電壓修正的使能脈沖WSEN_1的寫入驅動脈沖WS的下降沿來調整第一閾值電壓修正時段。然而，當電源驅動脈沖DSL和寫入驅動脈沖WS的脈沖形狀都存在偏差時，第一閾值電壓修正時段就存在偏差。因此，由于此后的自舉的影響在修正中產生了偏差，這導致了均勻性被損害。在圖8C中，通過關注在2Tr/lC型驅動結構中使用的寫入驅動脈沖WS來進行說明。甚至在諸如5Tr/lC型驅動結構、4Tr/lC型驅動結構和3Tr/lC型驅動結構的其它三種驅動結構中，當用于控制像素電路的晶體管的驅動脈沖的形狀在各行(各列)存在偏差時，也產生了顯示不均勻。例如，在5Tr/lC型驅動結構的遷移率修正中，根據在一些情況下用于驅動第一晶體管TR1的驅動脈沖(用于將電源電壓施加至驅動晶體管TRd的控制脈沖被稱為“電源掃描脈沖DS” )和用于驅動寫入晶體管TRw的寫入驅動脈沖WS的有效時段來調整遷移率修正時段。在此情況下，每行的電源掃描脈沖DS和寫入驅動脈沖WS的脈沖形狀存在偏差，這導致了每行的遷移率修正時段存在偏差。這也適用于分別包含第一晶體管TR1的4Tr/lC型驅動結構和3Tr/lC型驅動結構。另外，對于閾值修正，在5Tr/lC型驅動結構、4Tr/lC型驅動結構和3Tr/lC型驅動結構的任一種驅動結構中，根據在一些情況下用于驅動第一晶體管TR1的電源掃描脈沖DS的有效時段來調整閾值修正時段。在此情況下，當每行的電源掃描脈沖DS的脈沖形狀存在偏差,第一閾值修正時段就存在偏差，因此由于此后的自舉操作的影響在修正中產生了偏差，這導致了均勻性被損害。根據上述情況，在周邊電路400Z在各列或各行中具有相同種類(相同名稱)的信號，各列或各行生成驅動脈沖并且分別輸出至對應于各列或各行的配線(掃描線)的結構的情況下，各行或各列的驅動脈沖的形狀(寬度和變化特性等)可能存在偏差，這導致了顯示不均勻。因此，需要開發(fā)出用于抑制由構成邏輯電路422的晶體管的特性偏差引起的亮度變化的系統(tǒng)。稍后將要說明的實施例2和實施例3的特征是如下特征在將實施例I應用于這一要求的同時，對于各列和各行中的同種(相同名稱)信號，優(yōu)選在具有一部分(作為一個單元的多列或多行)中生成用于產生驅動脈沖的脈沖信號。因此，減輕了每行或每列存在的驅動脈沖的形狀(寬度和變化特性等)偏差的程度，并且由驅動脈沖的形狀的偏差導致的修正時段的偏差以亮度不均勻(在彩色圖像顯示的情況下是彩色不均勻)的形式呈現的現象得到了改善，上述驅動脈沖的形狀的偏差是由用于構成邏輯電路422的晶體管的特性偏差導致的。圖12A、圖12B和圖12C分別是說明實施例2的顯示裝置中的像素電路的驅動方法的框圖、時序圖和框圖，實施例2關注于由晶體管(該晶體管所構成的邏輯電路生成用于產生驅動脈沖的脈沖信號)的特性偏差導致的顯示不均勻的對策。具體地，圖12A是表示實施例2的顯示裝置中的周邊電路400B的通用結構的部分電路的框圖。圖12B是說明周邊電路400B的操作的時序圖。另外，圖12C是特別說明與寫入驅動脈沖WS相關的周邊電路400B的結構的部分電路的框圖。實施例2是解決如下問題的示例各行的控制遷移率修正時段的驅動脈沖的形狀(寬度和變化特性等)由于用于構成邏輯電路的晶體管的特性偏差而存在偏差。

特別地，在實施例2中，在每個單位中，脈沖信號分別通過開關輸出至對應的多列或多行的配線(掃描線)。特別地，實施例2是適合于在一個單位時段(在此例中為一個掃描時段)內結束一系列的修正處理的情況的示例?！霸诿總€單位中，脈沖信號分別通過開關輸出至對應的多列或多行的配線(掃描線)”是指在與其它單位的關系中，與掃描線的連接是不復雜的(例如，不是交替進行的)。這是因為即使在每一單位生成脈沖信號時，將輸出脈沖提供至掃描線從而與其它單位的關系變得復雜，這導致了實質上相對掃描線分別提供具有不同脈沖形狀的驅動脈沖。當“在每個單位中，脈沖信號分別通過開關輸出至對應的多列或多行的配線(掃描線)”時，至少防止了相對各掃描線分別提供具有不同脈沖形狀的驅動脈沖。然而，由各單位的脈沖信號的脈沖形狀的偏差引起的影響能夠在各單位的相鄰部中顯現出來。在這點上，只需要使單位數量盡可能小。因此，優(yōu)選地，在像素陣列部102的兩側生成用于形成驅動脈沖的脈沖信號。最優(yōu)選地，在一個部分中生成用于形成驅動脈沖的脈沖信號，然后通過開關分別輸出至行或列的配線(掃描線)。例如，在實施例2中，如圖12A所示，周邊電路400B具有如下結構首先，從比較例的周邊電路400Z中去除邏輯電路部420和輸出緩存部440，并且周邊電路400B包括開關部450，開關部450在電平移位部430的下一級中具有設置在每一行或每一列的開關452。因此，采用的結構是如下結構來自移位寄存器部410的輸出信號輸入至電平移位部430，并且通過電平轉換獲得的移位脈沖分別被提供至每行或每列開關452的控制輸入端。優(yōu)選地，開關電路452的結構利用設置有傳輸柵極結構的開關電路(典型的例子是CMOS開關)。例如，如圖12A所示，在開關電路452中，η溝道MOSFET (NMOS) 454和ρ溝道MOSFET (PMOS) 456以互補形式相互連接。反相器458設置在NMOS 454的控制輸入端側。另外，用于將掃描線的電位設定至低電位的NMOS 459與開關電路452的輸出端和掃描線相連。在開關電路452中,PMOS 456的控制輸入端和反相器458的輸入端均是開關電路452的控制輸入端，并且從電平轉換部432將脈沖信號提供至相關的控制輸入端。在此情況下，當相關的脈沖信號的電位被設定為L電平時，開關電路452在其輸入端取出信號，并且將取出的信號輸出至輸出端側的掃描線。因此，如圖12B所示，當從接口部(未圖示)將觸發(fā)脈沖SP提供至移位寄存器部410時，移位寄存器部410與從接口部(未圖示)提供的移位時鐘CK_1同步地在移位寄存器412中對觸發(fā)脈沖SP連續(xù)移位。因此，從各級輸出啟動脈沖SP以作為移位脈沖NSFTP，移位脈沖NSFTP均被設定為非活動L電平并且具有一個單位時段寬度。此后，均具有相對狹窄的幅值(整體具有低電壓電平)的移位脈沖NSFTP被放大為均具有相對寬的幅值(整體具有高電壓電平)脈沖信號，這些脈沖信號均隨后被輸入至開關電路452的控制輸入端。盡管未圖示，也可以采用將PMOS 456布置在反相器458的輸出端側的互補連接。在此情況下，在移位寄存器部410中，從各級均輸出被設定為活動H電平的移位脈沖SFTP，并且在NMOS 459的控制輸入端設置有反相器以與該變化相對應。為了在像素陣列部102的外部(在本例中在一部分中)生成驅動脈沖，周邊電路400B除了掃描部還包括設置有電平轉換部482 (對應于電平轉換部432)、邏輯電路484 (對應于邏輯電路422)和緩沖器486 (對應于緩沖器442)的脈沖生成部480。在脈沖生成部480的前一級設置有在實施例I中說明的修正時段調整部460。因此，對于使能脈沖EN，經 調整使能脈沖ENZ提供至脈沖生成部480，經調整使能脈沖ENZ在修正時段被調整以與用于構成像素電路10的驅動晶體管10的特性的環(huán)境依賴性相對應。特別地，實施例2的周邊電路400B的特征在于脈沖生成部480布置在掃描線的最外部。邏輯電路484生成被設定為活動H電位的脈沖信號，并且將生成的脈沖信號通過緩沖器486提供至開關電路452的輸入端。盡管未圖示，可以向作為一個單元的多列或多行(所有行或所有列的程度是禁止的)的每一單元設置緩沖器486，或者可以向每列或每行設置緩沖器486。在脈沖生成部480中，具有預定的脈沖波形、具有相對窄的幅值(整體具有低電壓電平)并且從修正時段調整部460輸入的經調整使能脈沖ENZ通過設置在一部分中的電平轉換部482被放大為具有相對寬的幅值(整體具有高電壓電平)的脈沖信號。另外，獲得的脈沖信號隨后被輸入至在一部分中的邏輯電路484，從而生成具有相對寬的幅值(整體具有高電壓電平)的用于形成驅動脈沖的脈沖信號。需要注意的是，盡管在此例中是基于一種驅動脈沖(特別指明關于其自身)有關的經調整使能脈沖ENZ對最簡單的結構進行的說明，但是根據情況，利用其它驅動脈沖有關的使能脈沖EN生成用于形成新的種類的驅動脈沖的脈沖信號。周邊電路400B將邏輯電路484中生成的脈沖信號輸入至每列或每行設置的各個開關電路452的輸入端，并且根據從各行或各列中的電平轉換部432提供的移位脈沖NSFTP從開關電路452的控制輸入端取出需要的脈沖。也就是說，當移位脈沖NSFTP保持在活動H電平時，用于構成NMOS 454和PMOS 456的CMOS開關斷開，并且導通NMOS 459，從而掃描線的電位變?yōu)榈碗娖?。另一方面，當移位脈沖NSFTP保持在非活動L電平時，用于構成NMOS454和PMOS 456的CMOS開關導通，并且斷開NMOS 459，從而掃描線的電位變?yōu)榻频扔诰彌_器486的輸出電位。這樣，脈沖生成部480中生成的脈沖信號作為驅動脈沖被輸出至掃描線。即使當用于構成邏輯電路484的晶體管的特性在各脈沖生成部480中存在偏差的時候，偏差的影響以相同的方式呈現在所有行或所有列中。因此，能夠抑制由用于構成邏輯電路484的晶體管的特性偏差導致的每行或每列驅動脈沖的波形存在的偏差。因此，也能夠抑制亮度變化(顯示不均勻)。盡管未圖示，電平轉換部482和邏輯電路484的布置順序可以反轉。在此情況下，提供了如下優(yōu)點在構成方面，邏輯電路484能夠由低電壓電路構成。在此情況下，在脈沖生成部480中，具有預定的脈沖波形、具有相對窄的幅值(整體也具有低電壓電平)并且從修正時段調整部460輸入的經調整使能脈沖ENZ被輸入至一部分中的邏輯電路484，從而生成具有相對窄的幅值(整體也具有低電壓電平)的用于形成驅動脈沖的脈沖信號。然后，生成的具有相對窄的幅值的脈沖信號通過一部分中的電平轉換部482被放大為具有相對寬的幅值(整體也具有高電壓電平)，并且被輸入至每列或每行設置的各開關電路452的輸入端，并且根據從各行或各列中的電平轉換部432提供的移位脈沖NSFTP從開關電路452的控制輸入端取出需要的脈沖。例如，對于2Tr/IC型驅動結構中使用的寫入驅動脈沖WS，如圖12C所示，將用于閾值修正的使能脈沖WSEN_1和基于用于遷移率修正的使能脈沖WSEN_2獲得的并且在修正時段調整部460中被調整了脈沖寬度的經調整使能脈沖WSENZ_2提供至電平轉換部482，并且隨后放大為具有相對寬的幅值(整體也具有高電壓電平)的脈沖信號，該脈沖信號隨后被提供至邏輯電路484。邏輯電路484獲得分別具有相對寬的幅值(整體也具有高電壓電平)的使能脈沖WSEN_1與使能脈沖WSEN_2的邏輯或，從而生成用于形成將被提供至寫入 掃描線104WS的寫入驅動脈沖WS的脈沖信號。盡管圖12C表示與2Tr/lC型驅動結構中的寫入驅動脈沖WS相關的周邊電路400B,但是對于電源驅動脈沖DSL，只需要將用于閾值電壓修正的使能脈沖WSEN_1和用于遷移率修正的使能脈沖WSEN_2改變成用于供電的使能脈沖DSEN。另外，電平移位部430或輸出緩存部440例如只需要被改變成電源電路。然后，只需要以如下方式進行改變當使能脈沖DSEN保持在活動H電平時，輸出第一電位Vecj，而當使能脈沖DSEN保持在非活動L電平時，輸出第二電位V。?！?。這一點與比較例的情況是相同的。在如圖12A和圖12C所示的周邊電路400B的結構的情況下，對于各列或各行中的同種(相同名稱)信號，具有預定的脈沖波形并且從像素陣列部102的外部輸入的使能脈沖EN被輸入至一部分中的邏輯電路422，從而生成用于形成驅動脈沖的脈沖信號。此后，在邏輯電路422中生成的脈沖信號通過緩沖器486被輸入至每列或每行設置的各開關電路452的輸入端，并且根據從電平轉換部432提供的脈沖NSFTP從開關電路452的控制輸入端取出需要的脈沖。通過采用如下結構，能夠根據面板環(huán)境溫度變化自動調整脈沖寬度。另夕卜，能夠將不存在驅動脈沖的形狀偏差的穩(wěn)定脈沖波形提供至各行或各列。因此，能夠抑制由修正時段的偏差導致的亮度不均勻，而上述修正時段的偏差是由構成邏輯電路422的晶體管的特性偏差導致的。對于圖12C所示的寫入驅動脈沖WS，能夠向各行提供均具有無偏差的穩(wěn)定波形的用于閾值電壓修正的脈沖和用于遷移率修正的脈沖。另外，無論環(huán)境溫度變化，均能獲得具有優(yōu)良均勻性并且無橫條帶的面板。在圖12C中，通過關注2Tr/lC型驅動結構中使用的寫入驅動脈沖WS進行說明。甚至在諸如5Tr/lC型驅動結構、4Tr/lC型驅動結構和3Tr/lC型驅動結構的其它三種驅動結構中，各行或各列的用于控制像素電路10的晶體管的驅動脈沖的脈沖形狀能夠變成為無偏差的穩(wěn)定脈沖形狀。例如，在5Tr/lC型驅動結構的遷移率修正中，在一些情況下根據用于驅動移位晶體管TR1的電源掃描脈沖DS和用于驅動寫入晶體管TRw的寫入驅動脈沖WS的有效時段來控制遷移率修正時段。在此情況下，對于電源掃描脈沖DS和寫入驅動脈沖WS,能夠使各行的驅動脈沖的脈沖形狀變成為無偏差的穩(wěn)定脈沖波形。由于能夠抑制各行的遷移率修正時段的偏差，所以能夠顯示不存在亮度不均勻的優(yōu)良圖像。這也適用于均含有第一晶體管TR1的4Tr/lC型驅動結構和3Tr/lC型驅動結構。另外，對于5Tr/lC型驅動結構、4Tr/lC型驅動結構和3Tr/lC型驅動結構中任一種的閾值修正，在一些情況下根據用于驅動第一晶體管TRl的電源掃描脈沖DS的有效時段來控制閾值修正時段。在這樣情況下，能夠使各行電源掃描脈沖DS的脈沖形狀變成為無偏差的穩(wěn)定脈沖波形。由于能夠抑制每行的電源掃描脈沖DS的脈沖形狀的偏差，所以能夠抑制第一閾值電壓修正時段在每行存在偏差。因此，能夠顯示不存在亮度不均勻的優(yōu)良圖像。變形例盡管在實施例2的顯示裝置中的周邊電路400B中，脈沖生成部480布置在掃描線的最外部，但是本發(fā)明不限于此。例如，盡管未圖示，脈沖生成部48也可以布置在掃描線布置方向上的中間部。緩沖器486也可以設置得與被中間部分開的掃描線區(qū)域(例如，在掃描方向上的前級側的一半，以及在掃描方向上的后級側的一半)相對應。結構上的其它的方面與實施例2的相同。通過采用上述結構，能夠減小由從緩沖器486輸出的脈沖信號之 間的延遲量的差異導致的缺點。或者，不只限于將一個脈沖生成部480布置在掃描線的布置方向上的正中間附近的結構，并且因此即使在設置有多個脈沖生成部480時，也能夠適用相同的技術。例如，盡管未圖示，當設置有N個(圖中為兩個)脈沖生成部480時，只需要將掃描線的布置方向分為N個區(qū)域，并且在每個分區(qū)中將脈沖生成部480布置在掃描線的布置方向上的正中間附近。另外，緩沖器486可以被設置成與各分區(qū)的被中間部分開的掃描線區(qū)域(例如，在各分區(qū)中在掃描方向上的前級側的一半，以及在各分區(qū)中在掃描方向上的后級側的一半)相對應。4-3.實施例3(電路的驅動方法):實施例1+由驅動脈沖的形狀偏差導致的顯示不均勻現象的對策(在脈沖生成部中生成的脈沖信號被移位)圖13A和圖13B分別是說明通過關注于由晶體管的特性偏差導致的顯示不均勻的對策的本發(fā)明第一實施方式的實施例3的顯示裝置中的像素電路的驅動方法的框圖和時序圖，上述晶體管所構成的邏輯電路生成用于形成驅動脈沖的脈沖信號。具體地，圖13A是表示實施例3的顯示裝置中的周邊電路400C的通用結構的部分電路圖，圖13B是說明周邊電路400C的操作的時序圖。在實施例3中,對于各列或各行中相同種類(相同名稱)的信號,優(yōu)選在具有一部分(作為一個單元的多列或多行)中生成用于產生驅動脈沖的脈沖信號。另外，將每行或每列脈沖信號連續(xù)移位從而作為驅動脈沖被提供至掃描線。緩和了每行或每列驅動脈沖的形狀(寬度和變化特性等)偏差的程度，并且由驅動脈沖的形狀偏差導致的修正時段的偏差以亮度不均勻(在彩色圖像顯示的情況下是彩色不均勻)的形式呈現的現象得到了改善，上述驅動脈沖的形狀偏差是由用于構成邏輯電路422的晶體管的特性偏差導致的。因此，本發(fā)明不僅限于一個單位時段內完成一系列修正處理的情況，因此即使當在多個單位時段執(zhí)行一系列修正處理的時候，仍緩和了每行或每列驅動脈沖的形狀(寬度和變化特性等)偏差的程度。因此，由驅動脈沖的形狀偏差導致的修正時段的偏差以亮度不均勻(在彩色圖像顯示的情況下是彩色不均勻)的形式呈現的現象得到了改善，上述驅動脈沖的形狀偏差是由用于構成邏輯電路422的晶體管的特性偏差導致的。例如，當一起使用分隔閾值電壓修正和遷移率修正時，從圖6所示的時序圖可知，初始化時段D、閾值電壓修正時段E和寫入&遷移率修正時段H都存在于寫入驅動脈沖WS的一個周期內。另外，寫入驅動脈沖WS的一個周期在多個水平掃描時段(單位時段的示例)中延續(xù)。進行寫入&遷移率修正的行以及進行分隔閾值電壓修正的另一行的寫入驅動脈沖是彼此不同的。因此，通過從一部分將相同的驅動脈沖提供至所有行，并且在各行中進行開關選擇的實施例I或實施例2的結構可能無法改善驅動脈沖的波形偏差的問題。在實施例3中，關于用于解決上述問題的方法，采用了如下結構來解決上面的問題預先生成用于形成驅動脈沖的脈沖信號，然后對脈沖信號連續(xù)移位從而輸出至掃描線，其中通過上述驅動脈沖，整個處理周期在多個水平掃描時段中延續(xù)。在實施例I等中，輸入至移位寄存器412的移位時鐘CK_1的一個周期與驅動脈沖的一個周期相同，并且例如與寫入驅動脈沖WS的一個水平周期相同。另一方面，在實施例3中，為了確保一個水平周期內的初始化時段D、閾值電壓修正時段E或寫入&遷移率修正時段H的分辨率(一個水平周期的M倍)，使用周期為實施例I等中的移位時鐘CK_1的周期的Η/M倍的移位時鐘CK_3。換言之，移位時鐘CK_3的頻率是移位時鐘CK_1的M倍。具體地，實施例3的顯示裝置中的周邊電路400C包括脈沖生成部480，脈沖生成部 480在移位寄存器部410的前一級中包含邏輯電路484。另外，實施例3的周邊電路400C包括移位寄存器部410、電平移位部430和輸出緩存部440。電平轉換部482和緩存部486對于脈沖生成部480而言都不是必須的。當與比較例的周邊電路400Z相比較時，周邊電路400C具有如下結構去除了設置在移位寄存器部410與電平移位部430之間的邏輯電路部420，并且在移位寄存器部410的前一級中設置了所有級共用的邏輯電路422。實施例I中說明的修正時段調整部460設置在脈沖生成部480的前一級中。在圖13A所示的情況中，在對應于一種處理時段(諸如初始化時段D或閾值電壓修正時段E)的一個使能脈沖EN_1和在對應于另一種處理時段(諸如寫入&遷移率修正時段H)的另一使能脈沖EN_2內的使能脈沖EN_2的系統(tǒng)中布置修正時段調整部460。使能脈沖EN_1、經調整使能脈沖ENZ_2、移位時鐘CK_1和時序信號TS都被提供至邏輯電路484。在此情況下，對于使能脈沖EN_2，在修正時段對經調整使能脈沖ENZ_2進行調整，其中修正時段與用于構成像素電路10的驅動晶體管121的特性的環(huán)境依賴性相對應。移位時鐘CK_1規(guī)定一個單位時段。另外，時序信號TS成為所有行或所有列的基準。邏輯電路484根據移位時鐘CK_1生成用于一個使能脈沖EN_1的門處理的一種窗口脈沖WD_1和用于經調整使能脈沖ENZ_2的門處理的另一種窗口脈沖WD_2。邏輯電路484根據使能脈沖EN_1、經調整使能脈沖ENZ_2、窗口脈沖WD_1和窗口脈沖WD_2生成脈沖信號，所述脈沖信號在多個單位時段中延續(xù)，并且用于形成在多個單位時段中延續(xù)的驅動脈沖。脈沖生成部480將在邏輯電路484中生成的脈沖信號作為觸發(fā)脈沖SP提供至移位寄存器412的第一級。例如，如圖13B所示，當將脈沖生成部480中生成的脈沖信號提供至移位寄存器412的第一級時，移位寄存器部410與移位時鐘CK_3同步地以移位時鐘CK_1的一個周期為增量依次移位上述脈沖信號，并且從各級輸出這些脈沖信號以作為均被設定為活動H電平的移位脈沖SFTP (圖13B中的附圖標記“_n”代表級數)。從移位寄存器部410輸出的具有相對窄的幅值(整體也具有低電壓電平)的移位脈沖SFTP在電平移位部430中被放大為具有相對寬的幅值(整體也具有高電壓電平)的輸出脈沖，并且隨后通過輸出緩存部440的緩沖器442輸出至相應級的掃描線。
當實施例3的顯示裝置中的周邊電路400C例如應用于具有2Tr/lC型驅動結構的像素電路10時，能夠自動調整脈沖寬度以使其與面板環(huán)境溫度變化相對應。另外，即使當一起使用分隔閾值電壓修正和遷移率修正時，在一部分中生成用于形成寫入驅動脈沖WS的脈沖信號，并且依次對上述脈沖信號移位并且能夠將這些脈沖信號均提供至寫入掃描線104WS。因此，即使在進行分隔閾值電壓修正和遷移率修正時一系列處理周期在多個水平掃描時段中延續(xù)的情況下，仍能夠抑制由構成邏輯電路484的晶體管的特性偏差導致的寫入驅動脈沖WS的波形形狀的偏差。因此，不論環(huán)境溫度變化，均能夠抑制亮度變化(顯示不均勻)。5.應用實例圖14至圖18A分別說明將本發(fā)明第一實施方式的顯示裝置應用于本發(fā)明第四實施方式的電子設備的應用實例。具體地，圖14至圖18分別是均安裝有應用了對修正時段進行調整以使其對應于元件特性的環(huán)境依賴性的技術的顯示裝置的電子設備的情況。能夠將第一實施方式的顯示裝置中的顯示不均勻抑制處理應用于包含在諸如游戲機、電子書、電子辭典和手機等各種電子設備中使用的電流驅動型顯示元件的顯示裝置中。 5-1.應用實例I例如，圖14是表示作為應用實例I的電視接收機702的外觀的立體圖，其中電子設備700利用顯示模塊704以作為顯示模塊704的示例。電視接收機702具有如下結構顯示模塊704布置在被基座706支撐的前面板703的前表面上。另外，在顯示表面上設置有濾光玻璃705。在此情況下，通過使用本發(fā)明的第一實施方式的顯示裝置I來制造顯示模塊 704。5-2.應用實例2圖15是表示當電子設備700是數碼相機712時，作為應用實例2的數碼相機的外觀的立體圖。數碼相機712包括顯示模塊714、控制開關716和快門按鈕717等。在此情況下，通過使用本發(fā)明的第一實施方式的顯示裝置I來制造顯示模塊714。5-3.應用實例3圖16是表示當電子設備700是攝像機722時，作為應用實例3的攝像機的外觀的立體圖。攝像機722包括用于拍攝在主機體723前方的被拍物體的圖像的攝像鏡頭725。另外，在攝像機722中還設置有顯示模塊724和在拍攝被拍物體時操作的開始/停止開關726等。在此情況下，通過使用本發(fā)明的第一實施方式的顯示裝置I來制造顯示模塊724。5-4.應用實例4圖17是表示當電子設備700是計算機732時，作為應用實例4的計算機的外觀的立體圖。計算機732包括下側機殼733a、上側機殼733b、顯示模塊734、Web相機735和鍵盤736等。在此情況下，通過使用本發(fā)明的第一實施方式的顯示裝置I來制造顯示模塊734。5-5.應用實例5圖18是作為應用實例5的手機在打開狀態(tài)下的正視圖、在打開狀態(tài)下的側視圖和在閉合狀態(tài)下的正視圖，其中電子設備700是手機742。手機742是可折疊的并且包括上側機殼743a、下側機殼743b、顯示模塊744a、子顯示部744b、相機745、連接部746 (在此情況下為鉸接部)和圖片燈747等。在此情況下，通過使用本發(fā)明的第一實施方式的顯示裝置I來制造顯示模塊744a和子顯示部744b。
因此，在應用實例I至應用實例5中的各電子設備700中，不僅能夠修正由驅動晶體管121的閾值電壓和遷移率的偏差(以及k偏差)導致的亮度偏差，還能夠不受環(huán)境(例如溫度和濕度)變化限制地抑制并解決由用于構成像素電路10的驅動晶體管121的特性偏差導致的顯示不均勻。因此，能夠顯示高質量圖像。盡管已經基于實施方式和實施例等對本說明書中披露的技術進行了說明，但是權利要求書中記載內容的技術范圍絕不僅限于實施方式和實施例等說明的范圍。在本說明書中說明的技術的主題的范圍內，能夠對上述實施方式進行各種變化和改進，并且進行如下變化和改進的方式也包含在本說明書中說明的技術之內。上述實施方式對權利要求書的技術沒有限制并且在上述實施方式中說明的特征的所有組合對于解決本說明書中說明的技術要解決的問題而言不是一定必需的手段。在上述實施方式中包含各階段的技術并且能夠基于在上述實施方式中示出的多個構成要件的合適的組合獲取多種技術。即使當從上述實施方式中示出的所有構成要件中刪除一些構成要件時，只要能夠提供解決了對應于本說明書中所述的技術問題的效果，通過從所有構成要件中刪除一些構成要件獲得的構成也能夠取出作為在本說明書中說明的技術。
例如，盡管在實施例I和實施例2中，采用的是在設置在像素陣列部102外部的一部分中生成用于形成驅動脈沖的脈沖信號并且隨后通過開關電路將上述脈沖信號輸出至各列或各行中的各配線(掃描線)的結構，但是在上述實施方式中說明的技術不限于此。例如，開關部450和脈沖生成部480都不限于布置在像素陣列部102外部的結構，并且因此也可以布置在像素陣列部102的內部(例如，在周邊部)。在抑制由用于構成邏輯電路的晶體管的特性偏差導致的顯示不均勻時，還能夠采用在結構上處于實施例I或實施例2的技術與實施例3的技術中間的技術。如上所述，根據實施例I或實施例2的技術，在脈沖生成部480中生成的脈沖信號基于從移位寄存器410提供的移位脈沖通過開關選擇提供至各掃描線。另外，根據實施例3的技術，在脈沖生成部480中生成的脈沖信號被順次移位。在此情況下，首先，通過利用實施例I或實施例2的技術在脈沖生成部480中生成用于形成驅動脈沖的脈沖信號。然后，在脈沖生成部480中生成的脈沖信號在移位寄存器部(與移位寄存器部410不同)中以一個單位時段為增量被移位從而被提供至開關部450。另外，從移位寄存器部輸出的脈沖信號在開關部450的開關電路452被取出，并且隨后根據選擇部對驅動線的選擇(換言之，根據從移位寄存器部410輸出的移位脈沖)將其提供至驅動線。在此情況下，只需要采用這種結構即可。根據這種變形結構，由于兩個移位寄存器部變?yōu)楸匦璧?，所以電路?guī)模增大。對于晶體管而言，η溝道與ρ溝道相互替換，以及根據導電類型的替換而反轉電源和信號的極性等互補結構的采用是不言而喻的。6.本發(fā)明的構成鑒于實施方式的說明，根據權利要求書的范圍中所述的權利要求的技術僅是示例，并且例如將獲取如下技術作為本發(fā)明的構成。下面，將列出如下的本發(fā)明的構成。(I) 一種顯示裝置，其包括顯示部；保持電容；寫入晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入所述保持電容；
驅動晶體管，所述驅動晶體管根據被寫入所述保持電容的所述驅動電壓來驅動所述顯示部；以及脈沖寬度調整部，所述脈沖寬度調整部對用于形成驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管。(2)根據段(I)中所述的顯示裝置，還包括像素部，在所述像素部中，像素電路布置在預定方向上，各個所述像素電路具有所述顯示部、所述保持電容、所述寫入晶體管和所述驅動晶體管；驅動線，所述驅動線布置在所述所述像素部中，通過所述驅動線將所述驅動脈沖提供至在所述預定方向上布置的所述寫入晶體管和/或所述驅動晶體管；

選擇部，所述選擇部對所述驅動線進行選擇；以及脈沖生成部，所述脈沖生成部基于從所述脈沖寬度調整部輸出的脈沖信號生成所述用于形成所述驅動脈沖的脈沖信號，其中，所述選擇部根據所述脈沖生成部中生成的脈沖信號將所述驅動脈沖分別提供至所述驅動線。(3)根據段(I)或(2)中所述的顯示裝置，其中，所述脈沖寬度調整部布置在所述像素部的附近并且布置在所述像素部的外部。(4)根據段(2)中所述的顯示裝置，其中，所述脈沖寬度調整部布置在所述寫入晶體管或所述驅動晶體管的附近。(5)根據段(I)至(4)的任一段中所述的顯示裝置，其中，所述脈沖寬度調整部包括延遲部和門電路部，所述延遲部對輸入至所述延遲部的脈沖信號進行延遲，所述門電路部基于輸入至所述延遲部的脈沖信號和從所述延遲部輸出的脈沖信號來生成脈沖信號。(6)根據段⑴至(5)的任一段中所述的顯示裝置，其中，所述選擇部包括針對各個所述驅動線設置的所述脈沖生成部。(7)根據段(I)至(5)的任一段中所述的顯示裝置其中，所述脈沖生成部的數量小于所述驅動線的數量。(8)根據段(7)中所述的顯示裝置，其中，向所有所述驅動線設置一個所述脈沖生成部。(9)根據段(7)中所述的顯示裝置，其中，在所有所述驅動線中的多條驅動線的一部分當作一個單元的情況下，向各個所述單元設置所述脈沖生成部。(10)根據段(7)至(9)的任一段中所述的顯示裝置，還包括開關部，所述開關部針對各個所述驅動線具有開關電路，所述開關電路根據所述選擇部對所述驅動線的選擇取出所述脈沖生成部中生成的脈沖信號，以將該脈沖信號提供至所述驅動線。(11)根據段(10)中所述的顯示裝置，其中，所述開關電路具有傳輸柵極結構。(12)根據段(10)或(11)中所述的顯示裝置，其中，所述脈沖生成部以相同的時序為所述驅動線生成脈沖信號。(13)根據段(7)至(9)的任一段中所述的顯示裝置，中，所述選擇部包括移位寄存器部，所述移位寄存器部以一個單位時段為增量分別對所述脈沖生成部中生成的脈沖信號進行移位，以將該脈沖信號順次提供至所述驅動線。(14)根據段(I)至(12)的任一段中所述的顯示裝置，其中，在所述視頻信號通過所述寫入晶體管被提供至所述保持電容的一端時，所述驅動脈沖也用于進行通過所述驅動晶體管向所述保持電容提供電流的處理。(15)根據段⑴至(14)的任一段中所述的顯示裝置，其中，所述驅動脈沖還用于對所述驅動晶體管的閾值電壓的偏差進行修正。(16)根據段(I)至(15)的任一段中所述的顯示裝置，其中，在所述像素部中，所述像素電路布置成矩陣。(17)根據段(I)至(16)的任一段中所述的顯示裝置，其中，所述顯示部是自發(fā)光型的。(18) 一種像素電路，所述像素電路包括 顯示部；保持電容；寫入晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容；以及驅動晶體管，所述驅動晶體管根據被寫入到所述保持電容的所述驅動電壓驅動所述顯示部，其中，所述寫入晶體管和/或所述驅動晶體管中使用的驅動脈沖的脈沖寬度可調整地形成為與環(huán)境依賴性相對應。(19) 一種電子設備,所述電子設備包括像素部，在所述像素部中布置有顯示元件，各個所述顯示元件均包括顯示部、保持電容、寫入晶體管和驅動晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容，所述驅動晶體管根據被寫入至所述保持電容的所述驅動電壓驅動所述顯示部;信號生成部，所述信號生成部生成被提供至所述像素部的所述視頻信號；驅動線，所述驅動線布置在所述像素部中，并且提供驅動脈沖以便對在預定方向上布置的所述寫入晶體管和/或所述驅動晶體管進行驅動；選擇部，所述選擇部對所述驅動線進行選擇；脈沖寬度調整部，所述脈沖寬度調整部對用于形成所述驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管；以及脈沖生成部，所述脈沖生成部根據從所述脈沖寬度調整部輸出的脈沖信號生成所述用于形成所述驅動脈沖的脈沖信號，其中，所述選擇部根據所述脈沖生成部中生成的脈沖信號將所述驅動脈沖分別提供至所述驅動線。(20) 一種顯示裝置的驅動方法，所述顯示裝置包括像素部，在所述像素部中布置有顯示元件,各個所述顯示元件均包括顯示部、保持電容、寫入晶體管和驅動晶體管,所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容，所述驅動晶體管根據被寫入至所述保持電容的所述驅動電壓驅動所述顯示部，所述驅動方法包括
對用于形成驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈 沖用于驅動所述寫入晶體管和/或所述驅動晶體管。
權利要求
1.一種顯示裝置，所述顯示裝置包括 顯示部； 保持電容； 寫入晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入所述保持電容； 驅動晶體管，所述驅動晶體管根據被寫入所述保持電容的所述驅動電壓來驅動所述顯示部；以及 脈沖寬度調整部，所述脈沖寬度調整部對用于形成驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管。
2.根據權利要求I所述的顯示裝置，所述顯示裝置還包括 像素部，在所述像素部中，像素電路布置在預定方向上，各個所述像素電路具有所述顯示部、所述保持電容、所述寫入晶體管和所述驅動晶體管； 驅動線，所述驅動線布置在所述所述像素部中，通過所述驅動線將所述驅動脈沖提供至在所述預定方向上布置的所述寫入晶體管和/或所述驅動晶體管； 選擇部，所述選擇部對所述驅動線進行選擇；以及 脈沖生成部，所述脈沖生成部基于從所述脈沖寬度調整部輸出的脈沖信號生成所述用于形成所述驅動脈沖的脈沖信號， 其中，所述選擇部根據所述脈沖生成部中生成的脈沖信號將所述驅動脈沖分別提供至所述驅動線。
3.根據權利要求2所述的顯示裝置，其中，所述脈沖寬度調整部布置在所述像素部的附近并且布置在所述像素部的外部。
4.根據權利要求I所述的顯示裝置，其中，所述脈沖寬度調整部布置在所述寫入晶體管或所述驅動晶體管的附近。
5.根據權利要求I所述的顯示裝置，其中，所述脈沖寬度調整部包括延遲部和門電路部，所述延遲部對輸入至所述延遲部的脈沖信號進行延遲，所述門電路部基于輸入至所述延遲部的脈沖信號和從所述延遲部輸出的脈沖信號來生成脈沖信號。
6.根據權利要求2所述的顯示裝置，其中，所述選擇部包括針對各個所述驅動線設置的所述脈沖生成部。
7.根據權利要求2所述的顯示裝置，其中，所述脈沖生成部的數量小于所述驅動線的數量。
8.根據權利要求7所述的顯示裝置，其中，向所有所述驅動線設置一個所述脈沖生成部。
9.根據權利要求7所述的顯示裝置，其中，在將作為所有所述驅動線的一部分的多條驅動線當作一個單元的情況下，向各個所述單元設置所述脈沖生成部。
10.根據權利要求7-9中任一項所述的顯示裝置，所述顯示裝置還包括 開關部，所述開關部針對各個所述驅動線具有開關電路，所述開關電路根據所述選擇部對所述驅動線的選擇取出所述脈沖生成部中生成的脈沖信號，以將該脈沖信號提供至所述驅動線。
11.根據權利要求10所述的顯示裝置，其中，所述開關電路具有傳輸柵極結構。
12.根據權利要求10所述的顯示裝置，其中，所述脈沖生成部以相同的時序為所述驅動線生成脈沖信號。
13.根據權利要求7-9中任一項所述的顯示裝置，其中，所述選擇部包括移位寄存器部，所述移位寄存器部以一個單位時段為增量分別對所述脈沖生成部中生成的脈沖信號進行移位，以將該脈沖信號順次提供至所述驅動線。
14.根據權利要求1-9中任一項所述的顯示裝置，其中，在所述視頻信號通過所述寫入晶體管被提供至所述保持電容的一端時，所述驅動脈沖也用于進行通過所述驅動晶體管向所述保持電容提供電流的處理。
15.根據權利要求1-9中任一項所述的顯示裝置，其中，所述驅動脈沖還用于對所述驅動晶體管的閾值電壓的偏差進行修正。
16.根據權利要求2-9中任一項所述的顯示裝置，其中，在所述像素部中，所述像素電路布置成矩陣。
17.根據權利要求1-9中任一項所述的顯示裝置，其中，所述顯示部是自發(fā)光型的。
18.一種像素電路，所述像素電路包括 顯示部； 保持電容； 寫入晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入所述保持電容；以及 驅動晶體管，所述驅動晶體管根據被寫入所述保持電容的所述驅動電壓驅動所述顯示部， 其中，所述寫入晶體管和/或所述驅動晶體管中使用的驅動脈沖的脈沖寬度可調整地形成為與環(huán)境依賴性相對應。
19.一種電子設備，所述電子設備包括 像素部，在所述像素部中布置有顯示元件，各個所述顯示元件均包括顯示部、保持電容、寫入晶體管和驅動晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入所述保持電容，所述驅動晶體管根據被寫入所述保持電容的所述驅動電壓驅動所述顯示部； 信號生成部，所述信號生成部生成被提供至所述像素部的所述視頻信號； 驅動線，所述驅動線布置在所述像素部中，并且提供驅動脈沖以對在預定方向上布置的所述寫入晶體管和/或所述驅動晶體管進行驅動； 選擇部，所述選擇部對所述驅動線進行選擇； 脈沖寬度調整部，所述脈沖寬度調整部對用于形成所述驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管；以及 脈沖生成部，所述脈沖生成部根據從所述脈沖寬度調整部輸出的脈沖信號生成所述用于形成所述驅動脈沖的脈沖信號， 其中，所述選擇部根據所述脈沖生成部中生成的脈沖信號將所述驅動脈沖分別提供至所述驅動線。
20.一種顯示裝置的驅動方法，所述顯示裝置包括像素部，在所述像素部中布置有顯示元件，各個所述顯示元件均包括顯示部、保持電容、寫入晶體管和驅動晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容，所述驅動晶體管根據被寫入至所述保持電容的所述驅動電壓驅動所述顯示部，所述驅動方法包括對用于形成驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入 晶體管和/或所述驅動晶體管。
全文摘要
本發(fā)明涉及一種顯示裝置、像素電路、電子設備和顯示裝置的驅動方法。所述顯示裝置包括顯示部；保持電容；寫入晶體管，所述寫入晶體管將對應于視頻信號的驅動電壓寫入至所述保持電容；驅動晶體管，所述驅動晶體管根據被寫入至所述保持電容的所述驅動電壓驅動所述顯示部；以及脈沖寬度調整部，所述脈沖寬度調整部對用于形成驅動脈沖的脈沖信號的寬度進行調整以對應于環(huán)境變化，所述驅動脈沖用于驅動所述寫入晶體管和/或所述驅動晶體管。所述像素電路包括顯示部、保持電容、寫入晶體管以及驅動晶體管。根據本發(fā)明，不論環(huán)境如何變化，均能夠抑制由用于構成像素電路的元件的特性偏差導致的顯示不均勻現象。
文檔編號G09G3/32GK102820005SQ20121017533
公開日2012年12月12日 申請日期2012年5月30日 優(yōu)先權日2011年6月8日
發(fā)明者豐村直史, 山下淳一, 內野勝秀 申請人:索尼公司