專利名稱：Lvds驅(qū)屏接口的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及液晶顯示屏的驅(qū)屏接口，具體地涉及一種具有50針的新型LVDS 驅(qū)屏接口。
背景技術(shù)：
LVDS JPLow Voltage Differential Signaling，是一種低壓差分信號技術(shù)接口。 它是美國NS公司(美國國家半導(dǎo)體公司)為克服以TTL電平方式傳輸寬帶高碼率數(shù)據(jù)時功耗大、EMI電磁干擾大等缺點而研制的一種數(shù)字視頻信號傳輸方式。LVDS輸出接口利用非常低的電壓擺幅(約350mV)在兩條PCB走線或一對平衡電纜上通過差分進行數(shù)據(jù)的傳輸，即低壓差分信號傳輸。采用LVDS輸出接口，可以使得信號在差分PCB線或平衡電纜上以幾百Mbit / s的速率傳輸，由于采用低壓和低電流驅(qū)動方式， 因此，實現(xiàn)了低噪聲和低功耗。目前，LVDS輸出接口在17in及以上液晶顯示器中得到了廣泛的應(yīng)用。但是，現(xiàn)有的LVDS驅(qū)屏接口的功能引腳的數(shù)目和作用沒有統(tǒng)一的規(guī)格和定義。目前需要一種結(jié)構(gòu)簡單，統(tǒng)一定義功能引腳的LVDS驅(qū)屏接口。

實用新型內(nèi)容本實用新型目的是提供了一種LVDS驅(qū)屏接口，其結(jié)構(gòu)簡單，統(tǒng)一定義了功能引腳的數(shù)目和功能，能夠有效提高抗干擾能力。本實用新型的一種LVDS驅(qū)屏接口，所述LVDS驅(qū)屏接口為具有40個引腳的接口， 其中廣3引腳為電源端，第4飛引腳為接地端，第疒12引腳為第一組差分信號端，第13、14 引腳為接地端，第15 24引腳為第二組差分信號端，第25 J6引腳為接地端，第27 30引腳為第三組差分信號端，第31、32引腳為接地端，第33 36引腳為根據(jù)不同屏自定義控制端， 第37 40引腳為第四組差分信號端。較佳地，所述第一組差分信號端中，所述第7、8引腳輸出為第一輸出負信號和第一輸出正信號；所述第9、10引腳輸出為第二輸出負信號和第二輸出正信號；所述第11、12 引腳輸出為第三輸出負信號和第三輸出正信號。較佳地，所述第二組差分信號端中，所述第15、16引腳輸出為第一時鐘輸出負信號和第一時鐘輸出正信號；所述第17、18引腳輸出為第四輸出負信號和第四輸出正信號； 所述第19、20引腳輸出為第五輸出負信號和第五輸出正信號；第21、22引腳輸出為第六輸出負信號和第六輸出正信號；所述第23、24引腳輸出為第七輸出負信號和第七輸出正信號。較佳地，所述第三組差分信號端中，所述第27J8引腳輸出為第二時鐘輸出負信號和第二時鐘輸出正信號；所述第四、30引腳輸出為第八輸出負信號和第八輸出正信號。較佳地，所述第四組差分信號端中，所述第37、38引腳輸出為第九輸出負信號和第九輸出正信號；所述第39、40引腳輸出為第十輸出負信號和第十輸出正信號。[0011]與現(xiàn)有技術(shù)相比，采用本實用新型的LVDS驅(qū)屏接口，其結(jié)構(gòu)簡單，統(tǒng)一定義了功能引腳的數(shù)目和功能，生產(chǎn)成本低。而且每兩組差分信號之間設(shè)置有接地端，使一組差分信號對應(yīng)一個地，回路地最近，減少相互干擾，從而能夠有效提高抗干擾能力。

圖1是本實用新型LVDS驅(qū)屏接口的引腳示意圖。
具體實施方式
為使本實用新型的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本實用新型作進一步地詳細描述。如圖1所示，本實用新型實施例提供的LVDS驅(qū)屏接口，所述LVDS驅(qū)屏接口為為雙口 10比特的LVDS驅(qū)屏接口，具有40個引腳，該40個引腳分別設(shè)置在LVDS驅(qū)屏接口芯片的兩側(cè)，每側(cè)排列20個引腳，且左、右兩列20弓丨腳一一相對。在本實施例中，左側(cè)的20個引腳的序號均為奇數(shù)，右側(cè)的20個引腳的序號為偶數(shù)，其中廣3引腳為電源端，第4飛引腳為接地端，第疒12引腳為第一組差分信號端，第13、14引腳為接地端，第1514引腳為第二組差分信號端，第25、26引腳為接地端，第27 30引腳為第三組差分信號端，第31、32引腳為接地端，第33 36引腳為根據(jù)不同屏自定義控制端，第37、0引腳為第四組差分信號端。具體地，所述第一組差分信號端中，所述第7、8引腳輸出為第一輸出負信號和第一輸出正信號；所述第9、10引腳輸出為第二輸出負信號和第二輸出正信號；所述第11、12 引腳輸出為第三輸出負信號和第三輸出正信號。所述第二組差分信號端中，所述第15、16引腳輸出為第一時鐘輸出負信號和第一時鐘輸出正信號；所述第17、18引腳輸出為第四輸出負信號和第四輸出正信號；所述第19、 20引腳輸出為第五輸出負信號和第五輸出正信號；第21、22引腳輸出為第六輸出負信號和第六輸出正信號；所述第23、24引腳輸出為第七輸出負信號和第七輸出正信號。所述第三組差分信號端中，所述第27J8引腳輸出為第二時鐘輸出負信號和第二時鐘輸出正信號；所述第四、30引腳輸出為第八輸出負信號和第八輸出正信號。所述第四組差分信號端中，所述第37、38引腳輸出為第九輸出負信號和第九輸出正信號；所述第39、40引腳輸出為第十輸出負信號和第十輸出正信號。本實用新型的LVDS驅(qū)屏接口，其結(jié)構(gòu)簡單，統(tǒng)一定義了功能引腳的數(shù)目和功能， 生產(chǎn)成本低。而且每兩組差分信號之間設(shè)置有接地端，使每一組差分信號對應(yīng)一個地，回路地最近，減少相互干擾，從而能夠有效提高抗干擾能力。以上所述是本實用新型的優(yōu)選實施方式而已，當(dāng)然不能以此來限定本實用新型之權(quán)利范圍，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，還可以做出若干改進和變動， 這些改進和變動也視為本實用新型的保護范圍。
權(quán)利要求1.一種LVDS驅(qū)屏接口，其特征在于所述LVDS驅(qū)屏接口為具有40個引腳的接口，其中廣3引腳為電源端，第4飛引腳為接地端，第疒12引腳為第一組差分信號端，第13、14引腳為接地端，第15 24引腳為第二組差分信號端，第25、26引腳為接地端，第27 30引腳為第三組差分信號端，第31、32引腳為接地端，第33 36引腳為自定義控制端，第37 40引腳為第四組差分信號端。
2.根據(jù)權(quán)利要求1所述的新型LVDS驅(qū)屏接口，其特征在于，所述第一組差分信號端中， 所述第7、8引腳輸出為第一輸出負信號和第一輸出正信號；所述第9、10引腳輸出為第二輸出負信號和第二輸出正信號；所述第11、12引腳輸出為第三輸出負信號和第三輸出正信號。
3.根據(jù)權(quán)利要求1所述的新型LVDS驅(qū)屏接口，其特征在于，所述第二組差分信號端中， 所述第15、16引腳輸出為第一時鐘輸出負信號和第一時鐘輸出正信號；所述第17、18引腳輸出為第四輸出負信號和第四輸出正信號；所述第19、20引腳輸出為第五輸出負信號和第五輸出正信號；第21、22引腳輸出為第六輸出負信號和第六輸出正信號；所述第23、24引腳輸出為第七輸出負信號和第七輸出正信號。
4.根據(jù)權(quán)利要求1所述的新型LVDS驅(qū)屏接口，其特征在于，所述第三組差分信號端中， 所述第27、28引腳輸出為第二時鐘輸出負信號和第二時鐘輸出正信號；所述第四、30引腳輸出為第八輸出負信號和第八輸出正信號。
5.根據(jù)權(quán)利要求1所述的新型LVDS驅(qū)屏接口，其特征在于，所述第四組差分信號端中， 所述第37、38引腳輸出為第九輸出負信號和第九輸出正信號；所述第39、40引腳輸出為第十輸出負信號和第十輸出正信號。
專利摘要本實用新型公開了一種LVDS驅(qū)屏接口，所述LVDS驅(qū)屏接口為具有40個引腳的接口，其中1~3引腳為電源端，第4~6引腳為接地端，第7~12引腳為第一組差分信號端，第13、14引腳為接地端，第15~24引腳為第二組差分信號端，第25、26引腳為接地端，第27~30引腳為第三組差分信號端，第31、32引腳為接地端，第33~36引腳為根據(jù)不同屏自定義控制端，第37~40引腳為第四組差分信號端。采用本實用新型的LVDS驅(qū)屏接口，其結(jié)構(gòu)簡單，統(tǒng)一定義了功能引腳的數(shù)目和功能，生產(chǎn)成本低。而且每兩組差分信號之間設(shè)置有接地端，使一組差分信號對應(yīng)一個地，回路地最近，減少相互干擾，從而能夠有效提高抗干擾能力。
文檔編號G09G3/36GK202067517SQ20112009145
公開日2011年12月7日 申請日期2011年3月31日 優(yōu)先權(quán)日2011年3月31日
發(fā)明者任銳, 余杰 申請人:廣州視源電子科技有限公司