專利名稱：移位寄存器單元以及柵極驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本 發(fā)明涉及一種移位寄存器單元以及柵極驅(qū)動電路，尤其涉及一種液晶顯示技術(shù)領(lǐng)域內(nèi)的移位寄存器單元以及柵極驅(qū)動電路。
背景技術(shù)：
在液晶顯示器中，實現(xiàn)一幀畫面顯示的基本原理是通過源極驅(qū)動將每一行像素所需的數(shù)據(jù)信號依次從上往下輸出，柵極驅(qū)動依次從上到下對每一行像素柵極輸入一定寬度的方波進行選通。圖I和圖2分別為面板集成柵極驅(qū)動電路GOA模塊工作原理圖及其輸出波形圖，圖3為現(xiàn)有移位寄存器單元電路原理圖。基本的柵極驅(qū)動電路的制造方法是首先制成柵極驅(qū)動集成電路(柵極驅(qū)動IC)和源極驅(qū)動集成電路(源極驅(qū)動IC)，然后通過IC貼附工藝C0G(C0G chip on glass)將IC綁定在玻璃面板上。當(dāng)分辨率較高時，柵極驅(qū)動輸出較多，玻璃兩側(cè)有限的空間內(nèi)柵極驅(qū)動線排列越來越密，當(dāng)分辨率進一步增加時，考慮到中小尺寸面板窄邊框的要求，柵極驅(qū)動線將很難排列。即使能夠容納如此多的柵極驅(qū)動線,也會增加IC使用顆數(shù)，增加COG工藝步驟，降低產(chǎn)品的良率且增加了成本。目前應(yīng)對這一問題的解決辦法是通過面板集成柵極驅(qū)動電路(G0A:Gate driver On Array)的設(shè)計,在不增加任何工藝和成本的情況下將柵極驅(qū)動集成電路通過陣列工藝制作在玻璃面板上。柵極驅(qū)動電路的集成不但可以節(jié)省成本，減少了小尺寸液晶顯示器集成電路“綁定工藝”的步驟，同時還增加了面板的可靠性。但是，現(xiàn)有柵極驅(qū)動電路存在著下拉薄膜晶體管閾值電壓在直流偏壓下漂移和時鐘跳變帶來噪聲等電路的可靠性問題，這些電路可靠性問題會影響液晶顯示器的顯示效果，而這一問題主要源于組成柵極驅(qū)動電路的移位寄存器單元。

發(fā)明內(nèi)容
為了克服上述的缺陷，本發(fā)明提供一種輸出信號更為可靠和穩(wěn)定的移位寄存器單
J Li ο為達到上述目的，本發(fā)明移位寄存器單元包括，輸入端，包括起始信號輸入端，第一時鐘信號輸入端，第二時鐘信號輸入端，有效信號輸入端，無效信號輸入端和復(fù)位信號輸入端；預(yù)充電電路，響應(yīng)第一時鐘信號和起始信號的有效信號，輸出有效信號；所輸出的有效信號持續(xù)至下一個第一時鐘信號有效信號周期的開始；第一電路，響應(yīng)所述預(yù)充電電路的有效信號，第一時鐘信號的無效信號和第二時鐘信號的有效信號，該第一電路輸出有效信號；在所述預(yù)充電電路的有效信號截止后，該第一電路輸出無效信號；響應(yīng)第一時鐘信號的有效信號該第一電路輸出無效信號；第二電路，響應(yīng)所述預(yù)充電電路的有效信號，該第二電路輸出無效信號；所述預(yù)充電電路的有效信號截止后，響應(yīng)第一時鐘信號的有效信號該第二電路輸出無效信號；所述預(yù)充電電路的有效信號截止后，響應(yīng)第一時鐘信號的無效信號和第二時鐘信號的有效信號，該第二電路輸出有效信號；第三電路，連接所述第一電路和所述第二電路的輸出端，響應(yīng)第一電路輸出的有效信號、第二時鐘有效信號、第一時鐘無效信號和第二電路輸出的無效信號，該第三電路輸出有效信號；響應(yīng)第一時鐘有效信號或第一電路輸出的無效信號該第三電路輸出無效信號;輸出端，連接所述第三電路的輸出端，輸出信號；復(fù)位電路，連接所述輸出端，響應(yīng)復(fù)位信號的有效信號使所述輸出端輸出復(fù)位。特別是，所述第一電路包括第一上拉子電路響應(yīng)于所述預(yù)充電電路輸出的有效信號和第二時鐘信號的有 效信號，輸出有效信號；以及，下拉子電路響應(yīng)于第一時鐘信號的有效信號，將所述第一上拉單元輸出的信號拉低至無效信號。特別是，所述第二電路包括第三上拉子電路響應(yīng)于第二時鐘信號的有效信號，輸出有效信號；響應(yīng)于第二時鐘信號的無效信號，輸出無效信號；以及，第一雙下拉子電路連接于所述預(yù)充電電路的輸出端，響應(yīng)于所述預(yù)充電電路輸出的有效信號，將所述第二上拉子電路輸出的信號拉低至無效信號；預(yù)充電電路輸出的信號截止后，響應(yīng)于第一時鐘信號的有效信號，將所述第二上拉子電路輸出的信號拉低至無效信號。特別是，所述第三電路包括第二上拉子電路連接于所述第一電路的輸出端，響應(yīng)于所述第一電路輸出的有效信號，輸出有效信號；響應(yīng)于所述第一電路輸出的無效信號，輸出無效信號；以及，第二雙下拉子電路連接于所述第二電路的輸出端，響應(yīng)于所述第二電路輸出的有效信號或第一時鐘信號的有效信號，將所述第二上拉子電路輸出的信號拉低至無效信號。進一步，所述第一上拉子電路，包括第二電子開關(guān)和第三電子開關(guān)；第二電子開關(guān)，其控制端接所述預(yù)充電電路的輸出端，兩個受控端分別接所述第二時鐘信號輸入端和所述第三電子開關(guān)的控制端；第三電子開關(guān)，其兩個受控端分別接所述有效信號輸入端和所述第一電路輸出端。進一步，所述下拉子電路包括第四電子開關(guān)，其控制端接第一時鐘信號輸入端，兩個受控端分別接所述無效信號輸入端和所述第一電路輸出端。進一步，所述第三上拉子電路包括第五電子開關(guān)，其控制端接第二時鐘信號輸入端，其中一個受控端接有效信號輸入端或接第二時鐘信號，另一個受控端接第三電路輸出端。進一步，所述第一雙下拉子電路，包括第六電子開關(guān)和第七電子開關(guān)；其中，第六電子開關(guān)，其控制端接預(yù)充電電路輸出端，兩個受控端分別接第二電路輸出端和無效信號輸入端；第七電子開關(guān)，其控制端接第一時鐘信號輸入端，兩個受控端分別接第二電路輸出端和無效信號輸入端。進一步，所述第二上拉子電路包括第八電子開關(guān)，其控制端接第一電路輸出端，其中一受控制端接第二時鐘信號輸入端或有效信號輸出端，另一受控制端接所述第三電路的輸出端。進一步，所述第二雙下拉電路包括第九電子開關(guān)和第十電子開關(guān)；其中，第九電子開關(guān)，其控制端接第二電路輸出端，兩個受控端分別接無效信號輸入端和第三電路輸出端； 第十電子開關(guān)，其控制端接第一時鐘信號輸入端，兩個受控端分別接無效信號輸入端和第三電路輸出端。特別是，所述復(fù)位單元包括第十一電子開關(guān)，其控制端接復(fù)位信號輸入端，兩個受控端分別接無效信號輸入端和該移位寄存器單元的輸出端。一種柵極驅(qū)動電路，其特征在于包括兩個以上由權(quán)利要求I至權(quán)利要求11中任一權(quán)利要求所述的移位寄存器單元；每級移位寄存器單元以上一級的輸出作為本級移位寄存器單元的起始信號，下級的輸出作為復(fù)位信號；第一級的移位寄存器單元外接起始信號，最末一級移位寄存器單元的復(fù)位信號為自身的輸出信號。本發(fā)明移位寄存器單元通過雙下拉單元的設(shè)置使電位下拉電子開關(guān)的柵極電壓從直流電壓變成交流電壓，減小了用作電子開關(guān)的薄膜晶體管的柵極偏壓比例，改善下拉電子開關(guān)閾值電壓漂移的問題，而且還減少了移位寄存器單元中電子開關(guān)輸出和各節(jié)點的懸空，減小了電路的噪聲。本發(fā)明移位寄存器單元通過雙下拉單元的設(shè)置有效地解決了柵極驅(qū)動電路的可靠性和穩(wěn)定性問題，提高了應(yīng)用本發(fā)明柵極驅(qū)動電路的液晶顯示器的顯示效果。


圖I為面板集成柵極驅(qū)動電路GOA模塊工作原理圖。圖2為圖I所示模塊輸出波形圖。圖3為現(xiàn)有移位寄存器單元電路原理圖。圖4為本發(fā)明中移位寄存器單元結(jié)構(gòu)示意圖。圖5為本發(fā)明中移位寄存器單元第一實施例結(jié)構(gòu)示意圖。圖6為本發(fā)明中移位寄存器單元第二實施例結(jié)構(gòu)示意圖。圖7為對應(yīng)圖4和圖5所不移位寄存器單兀的時序波形圖。
具體實施例方式下面結(jié)合說明書附圖和實施例對本發(fā)明做詳細(xì)描述。本發(fā)明所述移位寄存器單元為面板集成柵極驅(qū)動電路的組成單元，響應(yīng)起始信號STV有效信號、第一時鐘信號CLK有效信號、第二時鐘信號CLKB有效信號、有效信號VDD、無效信號VSS和復(fù)位信號RESET有效信號該移位寄存器單元在預(yù)定時間段內(nèi)輸出一個有效信號。有效信號為令該移位寄存器單元中各電路或單元電路產(chǎn)生響應(yīng)的信號，無效信號為令該移位寄存器單元中各電路或單元電路不產(chǎn)生響應(yīng)的信號。該移位寄存器單元輸出的有效信號為令接該移位寄存器單元的電路或元件產(chǎn)生響應(yīng)的信號，無效信號為令接該移位寄存器單元的各電路或元件不產(chǎn)生響應(yīng)的信號。如圖4和圖6所示，本發(fā)明移位寄存器單元的具體結(jié)構(gòu)包括，輸入端包括起始信號輸入端STV,第一時鐘信號CLK輸入端，第二時鐘信號CLKB輸入端，高電平VDD輸入端，低電平VSS輸入端和復(fù)位信號RESET輸入端。預(yù)充電電路Pre-charging :在第一時鐘信號有效信號周期內(nèi)，起始信號將預(yù)充電電路中的節(jié)點A拉至有效信號；在下一個第一時鐘信號的有效信號周期內(nèi)節(jié)點A被拉至無效信號。節(jié)點A是預(yù)充電電路中指定的一點，對于包含電子開關(guān)和電容的預(yù)充電電路結(jié)構(gòu)，節(jié)點A位于電容的一端，電容的另一端接低電平。第一電路，響應(yīng)節(jié)點A的有效信號，第一時鐘信號CLK的無效信號和第二時鐘信號CLKB的有效信號，該第一電路輸出有效信號；在節(jié)點A的有效信號截止后，該第一電路輸出無效信號；響應(yīng)第一時鐘信號CLK的有效信號該第一電路輸出無效信號。該第一電路包括 第一上拉單元PUl和下拉單元H)。第一上拉單元PUl在節(jié)點A有效信號周期內(nèi)，響應(yīng)第二時鐘信號CLKB輸出高電平，該第一上拉單元PUl的輸出端設(shè)有節(jié)點Q。下拉單元H)，在第一時鐘信號CLK有效信號周期內(nèi)向節(jié)點Q輸出低電平。第二電路，響應(yīng)節(jié)點A的有效信號，該第二電路輸出無效信號；節(jié)點A的有效信號截止后，響應(yīng)第一時鐘信號CLK的有效信號該第二電路輸出無效信號；節(jié)點A的有效信號截止后，響應(yīng)第一時鐘信號CLK的無效信號和第二時鐘信號CLKB的有效信號，該第二電路輸出有效信號。該第二電路包括第一雙下拉單元Dual PDl和第三上拉單元PU3。第一雙下拉單元Dual PDl在節(jié)點A有效信號信號周期內(nèi)或第一時鐘信號CLK有效信號周期內(nèi)輸出低電平，該第一雙下拉單元Dual PDl輸出端設(shè)有節(jié)點QB。第三上拉單元TO3，在第二時鐘信號CLKB的有效信號周期內(nèi)向節(jié)點QB輸出高電平。第三電路，連接所述第一電路和所述第二電路的輸出端，響應(yīng)第一電路輸出的有效信號、第二時鐘CLKB有效信號、第一時鐘CLK無效信號和第二電路輸出的無效信號，該第三電路輸出有效信號；響應(yīng)第一時鐘CLK有效信號或第一電路輸出的無效信號該第三電路輸出無效信號。該第三電路包括第二上拉單元PU2和第二雙下拉單元Dual PD2.第二上拉單元PU2在節(jié)點Q有效信號周期內(nèi)，響應(yīng)第二時鐘信號CLKB向該移位寄存器單元的輸出端輸出高電平。第二雙下拉單元Dual Η)2，在第一時鐘信號CLK有效信號周期內(nèi)或節(jié)點QB有效信號周期內(nèi)向該移位寄存器單元的輸出端輸出低電平。輸出端，連接所述第三電路的輸出端，輸出信號；復(fù)位電路，連接所述輸出端，響應(yīng)復(fù)位信號的有效信號使所述輸出端輸出無效信號。各單元電路的具體優(yōu)選實現(xiàn)方式如下。優(yōu)選實施例一如圖4所示使用N型薄膜晶體管作為電子開關(guān)，實現(xiàn)該移位寄存器單元中各個單元的功能，因為薄膜晶體管具有良好的性能和高集成度。本實施例中有效信號為高電平，無效信號為低電平。第一時鐘信號CLK和第二時鐘信號CLKB時序相反。第一電路包括第一上拉單元PUl和下拉單元H);第二電路包括第一雙下拉單元Dual PDl和第三上拉單元PU3 ;第三電路包括第二上拉單元PU2和第二雙下拉單元Dual PD2。預(yù)充電單元Pre-charging :包括電容Cl和第一薄膜晶體管Tl ;第一薄膜晶體管Tl的柵極接第一時鐘信號CLK，漏極和源極分別接起始信號STV和節(jié)點A，節(jié)點A連接電容Cl的一端，電容Cl的另一端接低電平VSS。第一上拉單元PUl :包括第二薄膜晶體管T2和第三薄膜晶體管T3。第二薄膜晶體管T2的柵極接節(jié)點A，漏極接第二時鐘信號CLKB，源極接第三薄膜晶體管T3的柵極。第三薄膜晶體管T3的漏極接高電平VDD，源極接節(jié)點Q。第二上拉單元PU2 :包括第八薄膜晶體管T8，其柵極接節(jié)點Q，漏極接第二時鐘信號CLKB，源極接該移位寄存器單元的輸出端OUT。第三上拉單元PU3 :包括第五薄膜晶體管T5，其柵極接第二時鐘信號CLKB，漏極接高電平VDD，源極接節(jié)點QB。下拉單元ro:包括第四薄膜晶體管T4，其柵極接第一時鐘信號CLK，源極接低電平VSS，漏極接節(jié)點Q。
第一雙下拉單元Dual PDl :包括第六薄膜晶體管T6和第七薄膜晶體管T7。第六薄膜晶體管T6的柵極接節(jié)點A，漏極接節(jié)點QB，源極接低電平VSS。第七薄膜晶體管T7的柵極接第一時鐘信號CLK，漏極接節(jié)點QB，源極接低電平VSS。第二雙下拉單元Dual Η)2 :包括第九薄膜晶體管T9和第十薄膜晶體管T10。第九薄膜晶體管T9的柵極接節(jié)點QB，漏極接該移位寄存器單元的輸出端0UT，源極接低電平VSS0第十薄膜晶體管TlO的柵極接第一時鐘信號，漏極接該移位寄存器單元的輸出端0UT，源極接低電平VSS。復(fù)位單元RESET :包括第i^一薄膜晶體管Tl I，其柵極接復(fù)位信號RESET，漏極接該移位寄存器單元的輸出端0UT，源極接低電平VSS。優(yōu)選實施例二 如圖5所示，使用N型薄膜晶體管實現(xiàn)該移位寄存器單元中各個單元的功能，本實施例中有效信號為高電平，無效信號為低電平。第一時鐘信號CLK和第二時鐘信號CLKB時序相反。第一電路包括第一上拉單元PUl和下拉單元ro ;第二電路包括第一雙下拉單元Dual PDl和第三上拉單元PU3 ;第三電路包括第二上拉單元PU2和第二雙下拉單元Dual PD20本實施例與優(yōu)選實施例一的區(qū)別在于第二上拉單元PU2 :包括第八薄膜晶體管M8，其柵極接節(jié)點Q，漏極接高電平VDD，源極接該移位寄存器單元的輸出端OUT。第三上拉單元PU3 :包括第五薄膜晶體管M5，其柵極接第二時鐘信號CLKB，漏極接第二時鐘信號CLKB，源極接節(jié)點QB。如圖4 圖6所示,實施例一和實施例二中預(yù)充電單元Pre-charging的作用是在第一時鐘信號CLK為高電平的半個時鐘周期內(nèi)，開啟第一薄膜晶體管Tl，利用起始信號STV對電容Cl進行充電。所以，當(dāng)起始信號STV和第一時鐘信號CLK都為高電平時節(jié)點A保持高電平。第一上拉單元PUl中的第二薄膜晶體管T2開啟，但是因為此時第二時鐘信號CLKB為低電平，所以節(jié)點B仍然為低電平。下拉單元H)此時響應(yīng)第一時鐘信號CLK而開啟，節(jié)點Q為低電平。第一雙下拉單元Dual PDl中的第六薄膜晶體管T6響應(yīng)節(jié)點A的高電平使節(jié)點QB處于低電平。第二雙下拉單元Dual PD2的第十薄膜晶體管TlO響應(yīng)第一時鐘信號CLK使該移位寄存器單元輸出低電平。當(dāng)?shù)谝粫r鐘信號CLK進入低電平周期時，起始信號STV也進入低電平周期，第二時鐘信號CLKB進入高電平周期。此時第一薄膜晶體管Tl關(guān)閉，節(jié)點A保持高電平；第二薄膜晶體管T2保持開啟狀態(tài)，在第二時鐘信號CLKB的作用下節(jié)點B為高電平；第三薄膜晶體管T3開啟，此時受控于第一時鐘信號CLK的第四薄膜晶體管Τ4關(guān)閉，因此節(jié)點Q為高電平；第八薄膜晶體管Τ8開啟；第六薄膜晶體管Τ6響應(yīng)節(jié)點A的高電平使節(jié)點QB處于低電平，第九薄膜晶體管T9關(guān)閉，且第十薄膜晶體管TlO響應(yīng)第一時鐘信號CLK而關(guān)閉；因此該移位寄存器單元輸出端通過第八薄膜晶體管Τ8響應(yīng)第二時鐘信號CLKB輸出高電平。當(dāng)?shù)谝粫r鐘信號CLK再次進入高電平周期時，起始信號STV和第二時鐘信號CLKB都進入低電平周期。此時第一薄膜晶體管Tl開啟，節(jié)點A通過起始信號STV端口放電，放電過程時間很短，可以近似認(rèn)為第一薄膜晶體管Tl開啟的瞬間節(jié)點A即拉至低電平。第十 薄膜晶體管TlO響應(yīng)第一時鐘信號CLK使該移位寄存器單元輸出低電平。此后的階段中，如果沒有起始信號STV的再一次進入高電平周期，該移位寄存器單元輸出端將響應(yīng)第一時鐘信號CLK或第二時鐘信號CLKB保持低電平輸出。在此階段中第四薄膜晶體管Τ4響應(yīng)第一時鐘信號CLK保持節(jié)點Q的低電平，和第二雙下拉單元DualPD2 一起確保該移位寄存器單元輸出低電平。第七薄膜晶體管T7響應(yīng)第一時鐘信號CLK保持節(jié)點QB的低電平。一種柵極驅(qū)動電路包括兩個以上由權(quán)利要求I至權(quán)利要求13中任一權(quán)利要求所述的移位寄存器單元；每級移位寄存器單元以上級的輸出作為起始信號，下級的輸出作為復(fù)位信號；第一級的移位寄存器單元外接起始信號，最末一級移位寄存器單元的復(fù)位信號為自身的輸出信號。使用本發(fā)明移位寄存器單元的柵極驅(qū)動電路提高了可靠性和穩(wěn)定性，應(yīng)用該柵極驅(qū)動電路的液晶顯示器的顯示效果更好。以上，僅為本發(fā)明的較佳實施例，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)該以權(quán)利要求所界定的保護范圍為準(zhǔn)。
權(quán)利要求
1.ー種移位寄存器單元，其特征在于，包括， 輸入端，包括起始信號輸入端，第一時鐘信號輸入端，第二時鐘信號輸入端，有效信號輸入端，無效信號輸入端和復(fù)位信號輸入端； 預(yù)充電電路，響應(yīng)于第一時鐘信號和起始信號的有效信號，輸出有效信號； 第一電路，響應(yīng)于所述預(yù)充電電路的有效信號，第一時鐘信號的無效信號和第二時鐘信號的有效信號，輸出有效信號；所述預(yù)充電電路的有效信號截止后，輸出無效信號； 第二電路，響應(yīng)于所述預(yù)充電電路的有效信號，輸出無效信號；所述預(yù)充電電路的有效信號截止后，響應(yīng)于第一時鐘信號的有效信號和第二時鐘的無效信號，輸出無效信號，響應(yīng)于第一時鐘信號的無效信號和第二時鐘信號的有效信號，輸出有效信號； 第三電路，連接于所述第一電路和所述第二電路的輸出端，響應(yīng)于第一電路輸出的有效信號、第二電路輸出的無效信號和第一時鐘無效信號，輸出有效信號；響應(yīng)于第一時鐘有 效信號或第一電路輸出的無效信號，輸出無效信號； 輸出端，連接于所述第三電路的輸出端，輸出信號；以及， 復(fù)位電路，連接于所述輸出端，響應(yīng)于復(fù)位信號的有效信號使所述輸出端復(fù)位。
2.根據(jù)權(quán)利要求I所述的移位寄存器單元，其特征在于，所述第一電路包括 第一上拉子電路響應(yīng)于所述預(yù)充電電路輸出的有效信號和第二時鐘信號的有效信號，輸出有效信號；以及， 下拉子電路響應(yīng)于第一時鐘信號的有效信號，將所述第一上拉單元輸出的信號拉低至無效信號。
3.根據(jù)權(quán)利要求I所述的移位寄存器單元，其特征在于，所述第二電路包括 第三上拉子電路響應(yīng)于第二時鐘信號的有效信號，輸出有效信號；響應(yīng)于第二時鐘信號的無效信號，輸出無效信號；以及， 第一雙下拉子電路連接于所述預(yù)充電電路的輸出端，響應(yīng)于所述預(yù)充電電路輸出的有效信號，將所述第二上拉子電路輸出的信號拉低至無效信號；預(yù)充電電路輸出的信號截止后，響應(yīng)于第一時鐘信號的有效信號，將所述第二上拉子電路輸出的信號拉低至無效信號。
4.根據(jù)權(quán)利要求I所述的移位寄存器單元，其特征在于，所述第三電路包括 第二上拉子電路連接于所述第一電路的輸出端，響應(yīng)于所述第一電路輸出的有效信號，輸出有效信號；響應(yīng)于所述第一電路輸出的無效信號，輸出無效信號；以及， 第二雙下拉子電路連接于所述第二電路的輸出端，響應(yīng)于所述第二電路輸出的有效信號或第一時鐘信號的有效信號，將所述第二上拉子電路輸出的信號拉低至無效信號。
5.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于所述第一上拉子電路，包括第二電子開關(guān)和第三電子開關(guān)； 第二電子開關(guān)，其控制端接所述預(yù)充電電路的輸出端，兩個受控端分別接所述第二時鐘信號輸入端和所述第三電子開關(guān)的控制端； 第三電子開關(guān)，其兩個受控端分別接所述有效信號輸入端和所述第一電路輸出端。
6.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于所述下拉子電路包括第四電子開關(guān)，其控制端接第一時鐘信號輸入端，兩個受控端分別接所述無效信號輸入端和所述第一電路輸出端。
7.根據(jù)權(quán)利要求3所述的移位寄存器單元，其特征在于所述第三上拉子電路包括第五電子開關(guān)，其控制端接第二時鐘信號輸入端，其中一個受控端接有效信號輸入端或接第ニ時鐘信號，另ー個受控端接第三電路輸出端。
8.根據(jù)權(quán)利要求3所述的移位寄存器單元，其特征在于所述第一雙下拉子電路，包括第六電子開關(guān)和第七電子開關(guān)；其中， 第六電子開關(guān)，其控制端接預(yù)充電電路輸出端，兩個受控端分別接第二電路輸出端和無效信號輸入端； 第七電子開關(guān)，其控制端接第一時鐘信號輸入端，兩個受控端分別接第二電路輸出端和無效信號輸入端。
9.根據(jù)權(quán)利要求4所述的移位寄存器單元，其特征在于所述第二上拉子電路包括第八電子開關(guān)，其控制端接第一電路輸出端，其中一受控制端接第二時鐘信號輸入端或有效信號輸出端，另ー受控制端接所述第三電路的輸出端。
10.根據(jù)權(quán)利要求4所述的移位寄存器單元，其特征在于所述第二雙下拉電路包括第九電子開關(guān)和第十電子開關(guān)；其中， 第九電子開關(guān)，其控制端接第二電路輸出端，兩個受控端分別接無效信號輸入端和第三電路輸出端； 第十電子開關(guān)，其控制端接第一時鐘信號輸入端，兩個受控端分別接無效信號輸入端和第三電路輸出端。
11.根據(jù)權(quán)利要求I所述的移位寄存器單元，其特征在于所述復(fù)位単元包括第十一電子開關(guān)，其控制端接復(fù)位信號輸入端，兩個受控端分別接無效信號輸入端和該移位寄存器單元的輸出端。
12.—種柵極驅(qū)動電路，其特征在于包括兩個以上由權(quán)利要求I至權(quán)利要求11中任ー權(quán)利要求所述的移位寄存器單元；每級移位寄存器單元以上一級的輸出作為本級移位寄存器單元的起始信號，下級的輸出作為復(fù)位信號；第一級的移位寄存器單元外接起始信號，最末ー級移位寄存器單元的復(fù)位信號為自身的輸出信號。
全文摘要
本發(fā)明公開一種移位寄存器單元以及柵極驅(qū)動電路，為解決現(xiàn)有柵極驅(qū)動電路的可靠性和穩(wěn)定性不足的問題而設(shè)計。本發(fā)明移位寄存器單元中包括預(yù)充電單元、第一上拉單元、第二上拉單元、第三上拉單元、下拉單元、第一雙下拉單元、第二雙下拉單元和復(fù)位單元。本發(fā)明移位寄存器單元通過雙下拉單元的設(shè)置使下拉電子開關(guān)從直流電壓變成交流電壓，改善下拉電子開關(guān)閾值電壓漂移的問題，而且還減少了柵極驅(qū)動電路中輸出和上拉節(jié)點的懸空，減小了電路的輸出噪聲，解決了柵極驅(qū)動電路的可靠性和穩(wěn)定性問題。
文檔編號G09G3/36GK102654984SQ20111032477
公開日2012年9月5日 申請日期2011年10月21日 優(yōu)先權(quán)日2011年10月21日
發(fā)明者李天馬, 祁小敬, 青海剛 申請人:京東方科技集團股份有限公司, 成都京東方光電科技有限公司