專利名稱：串行接口的控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制系統(tǒng),特別是涉及一種串行接口(serial interface)的控制系統(tǒng)。
背景技術(shù)：
隨著科技的進(jìn)步，影像裝置已成為日常生活中隨處可見的產(chǎn)品，其中顯示器更是這些影像裝置中不可或缺的構(gòu)件。使用者藉由顯示器讀取訊息，甚至通過顯示器間接控制裝置的運(yùn)作。除此之外，半導(dǎo)體科技的蓬勃發(fā)展也使平面顯示器(flat panel display,FPD)有逐漸取代傳統(tǒng)陰極射線(cathode ray tube,CRT)顯示器的趨勢。而在眾多平面顯示器的類型當(dāng)中，液晶顯示器(liquid crystal display, IXD)基于其低電壓操作、無福射線散射、重量輕以及體積小等優(yōu)點(diǎn)，隨即已成為各顯示器產(chǎn)品的主流。
一般而言，液晶顯示器通常包括時序控制器(timing controller)與液晶顯示驅(qū)動器。一般的時序控制器與液晶顯示驅(qū)動器之間必須配置許多條信號線，以便傳輸各式各樣的控制信號或數(shù)據(jù)。然而，傳統(tǒng)的時序控制器無法直接調(diào)整液晶顯示驅(qū)動器的內(nèi)部功能，液晶顯示驅(qū)動器的內(nèi)部功能的調(diào)整僅能通過液晶顯示驅(qū)動器的接腳來控制，故一旦硬件已設(shè)計(jì)完成，將難以變更液晶顯示驅(qū)動器的內(nèi)部功能，進(jìn)而影響數(shù)據(jù)傳輸速度與顯示器的顯示品質(zhì)，甚或產(chǎn)生浪費(fèi)電力的缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明提供一種串行接口(serial interface)的控制系統(tǒng),其能在不更改硬件的情況下調(diào)整控制系統(tǒng)內(nèi)部的功能。本發(fā)明提供一種串行接口的控制系統(tǒng)，其包括一可編程數(shù)據(jù)庫、一第一驅(qū)動器、至少一第二驅(qū)動器以及一控制器?？删幊虜?shù)據(jù)庫提供以通過編程的方式來被寫入一數(shù)據(jù)。第一驅(qū)動器通過一串行接口耦接至可編程數(shù)據(jù)庫。第二驅(qū)動器耦接第一驅(qū)動器?？刂破黢罱哟薪涌?，以通過串行接口分別耦接至可編程數(shù)據(jù)庫與第一驅(qū)動器?？刂破鹘?jīng)由串行接口擷取可編程數(shù)據(jù)庫的數(shù)據(jù)，并依據(jù)數(shù)據(jù)調(diào)整第一驅(qū)動器與第二驅(qū)動器的參數(shù)。在本發(fā)明的一實(shí)施例中，上述的可編程數(shù)據(jù)庫具有一第一接腳與一第二接腳，且第一驅(qū)動器具有一第三接腳與一第四接腳。第一接腳通過串行接口耦接第三接腳，且第二接腳通過串行接口耦接第四接腳。在本發(fā)明的一實(shí)施例中，上述的第二驅(qū)動器具有一第五接腳與一第六接腳。第五接腳通過串行接口耦接可編程數(shù)據(jù)庫的第一接腳，且第六接腳通過串行接口耦接可編程數(shù)據(jù)庫的第二接腳，其中控制器通過串行接口控制至少一第二驅(qū)動器。在本發(fā)明的一實(shí)施例中，上述的控制器通過串行接口耦接可編程數(shù)據(jù)庫的第一接腳，以及通過串行接口耦接該可編程數(shù)據(jù)庫的第二接腳，且控制器通過第一驅(qū)動器控制第二驅(qū)動器。在本發(fā)明的一實(shí)施例中，上述的參數(shù)決定第一驅(qū)動器與第二驅(qū)動器的驅(qū)動能力。
在本發(fā)明的一實(shí)施例中，上述的參數(shù)決定第一驅(qū)動器與至少一第二驅(qū)動器的信號接收時間。在本發(fā)明的一實(shí)施例中，上述的第一驅(qū)動器與第二驅(qū)動器還分別包括一輸入級，且控制器通過調(diào)整上述的參數(shù)以調(diào)整輸入級的信號接收速度。在本發(fā)明的一實(shí)施例中，當(dāng)控制器依據(jù)數(shù)據(jù)調(diào)整第一驅(qū)動器與第二驅(qū)動器的其一的參數(shù)時，第一驅(qū)動器與第二驅(qū)動器的其一回傳一確認(rèn)信號給控制器。在本發(fā)明的一實(shí)施例中，上述的第一驅(qū)動器與第二驅(qū)動器為液晶顯示驅(qū)動器。在本發(fā)明的一實(shí)施例中，上述的串行接口為串行周邊接口(serial peripheralinterface, SPI)或集成電路之間的總線(Inter-integrated Circuit Bus, I2C Bus)。
在本發(fā)明的一實(shí)施例中，上述的可編程數(shù)據(jù)庫為電可擦除只讀存儲器(electrically erasable programmable read-only memory, EEPROM)?；谏鲜觯诒景l(fā)明的實(shí)施例中，控制器在通過串行接口擷取可編程數(shù)據(jù)庫的數(shù)據(jù)后，能依據(jù)擷取數(shù)據(jù)再度通過串行接口調(diào)整第一驅(qū)動器與第二驅(qū)動器的參數(shù)，故能在不變更硬件架構(gòu)的情況下，達(dá)到調(diào)整第一驅(qū)動器與第二驅(qū)動器的內(nèi)部功能的效果，從而使得本實(shí)施例的控制系統(tǒng)在應(yīng)用上更有彈性，而易與其他硬件做結(jié)合。為使本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并結(jié)合附圖詳細(xì)說明如下。


圖I為本發(fā)明第一實(shí)施例的串行接口的控制系統(tǒng)的示意圖。圖2為圖I的串行接口的控制系統(tǒng)的操作流程圖。圖3為本發(fā)明第二實(shí)施例的串行接口的控制系統(tǒng)的示意圖。附圖符號說明110、110’ 可編程數(shù)據(jù)庫120、130、130a 130η :驅(qū)動器122 :輸入級140 :控制器150、150’ 串行接口SCLl SCL3、SDAl SDA3 :接腳L1、L2:傳輸線ACK :確認(rèn)信號SllO S130:步驟
具體實(shí)施例方式在底下的實(shí)施例中，將以集成電路之間的總線(Inter-integrated CircuitBus, I2C Bus)(以下簡稱I2C總線)與電可擦除只讀存儲器(electrically erasableprogrammable read-only memory,EEPROM)做為實(shí)施例，然而本領(lǐng)域的技術(shù)人員應(yīng)知I2C總線與電可擦除只讀存儲器并非用以限定本發(fā)明。第一實(shí)施例
圖I為本發(fā)明第一實(shí)施例的串行接口(serial interface)的控制系統(tǒng)的示意圖。請參照圖1，串行接口的控制系統(tǒng)100包括可編程數(shù)據(jù)庫110、驅(qū)動器120、至少一驅(qū)動器130以及控制器140。在本實(shí)施例中，可編程數(shù)據(jù)庫110提供以通過編程的方式來被寫入數(shù)據(jù)，其中該數(shù)據(jù)例如是使控制器140用來控制驅(qū)動器120、130的程序碼，且此程序碼與驅(qū)動器120、130的內(nèi)部參數(shù)相關(guān)。如圖I所示，驅(qū)動器120通過串行接口 150耦接至可編程數(shù)據(jù)庫110。其中串行接口 150例如為串行周邊接口 (serial peripheral interface, SPI)或I2C總線，且可編程數(shù)據(jù)庫例如為電可擦除只讀存儲器。驅(qū)動器120耦接驅(qū)動器130，其中驅(qū)動器120與驅(qū)動器130例如為液晶顯示驅(qū)動器,且例如為源極驅(qū)動器(source driver)。另外，控制器140耦接串行接口 150，以通過串行接口 150分別耦接至可編程數(shù)據(jù)庫Iio與驅(qū)動器120?？刂破?40經(jīng)由串行接口 150擷取可編程數(shù)據(jù)庫110的數(shù)據(jù)，并依據(jù)所擷取的數(shù)據(jù)調(diào)整驅(qū)動器120與驅(qū)動器130的參數(shù)。在本實(shí)施例中，控制器140例如為時 序控制器(timing control)。如圖I所示，可編程數(shù)據(jù)庫110具有接腳SCLl與接腳SDA1，且驅(qū)動器120具有接腳SCL2與接腳SDA2，其中接腳SCLl通過串行接口 150耦接接腳SCL2，且接腳SDAl通過串行接口 150耦接接腳SDA2。接腳SCL2例如是通過傳輸線LI接收控制器140的序列時鐘，而接腳SDAl與接腳SDA2例如是通過傳輸線L2傳遞序列數(shù)據(jù)。另一方面，驅(qū)動器130具有接腳SCL3與接腳SDA3。接腳SCL3通過串行接口 150耦接可編程數(shù)據(jù)庫110的接腳SCL1，且接腳SDA3通過串行接口 150耦接可編程數(shù)據(jù)庫110的接腳SDAl。其中控制器140通過串行接口 150控制驅(qū)動器130。類似地，接腳SCL3例如是通過傳輸線LI接收控制器140的序列時鐘，而接腳SDAl與接腳SDA3例如是通過傳輸線L2傳遞序列數(shù)據(jù)。由上述可知，由于本實(shí)例的驅(qū)動器120與130皆通過串行接口 150耦接至控制器140與可編程數(shù)據(jù)庫110，故控制器140能在讀取可編程數(shù)據(jù)庫100的數(shù)據(jù)(例如程序碼)后，依據(jù)所讀取的數(shù)據(jù)，通過串行接口 150直接對驅(qū)動器120與130的參數(shù)進(jìn)行調(diào)整。其中上述參數(shù)例如決定驅(qū)動器120與驅(qū)動器130的驅(qū)動能力。詳細(xì)而言，當(dāng)顯示面板的負(fù)載變大時，控制器140在通過讀取數(shù)據(jù)得知目前的驅(qū)動電流后，會依據(jù)讀取數(shù)據(jù)調(diào)整驅(qū)動器120與驅(qū)動器130的相關(guān)參數(shù)，以提高增加驅(qū)動器120與驅(qū)動器130驅(qū)動能力，從而使畫面正常顯示。另一方面，當(dāng)顯示面板的負(fù)載變小時，控制器140亦會依據(jù)讀取數(shù)據(jù)調(diào)整驅(qū)動器120與驅(qū)動器130的相關(guān)參數(shù)，以減少驅(qū)動器120與驅(qū)動器130驅(qū)動能力，從而達(dá)到省電的效果。換句話說，控制器140可在不變更硬件架構(gòu)的情況下，通過串行接口 150對驅(qū)動器120與130的內(nèi)部功能作調(diào)整，故本實(shí)施例的串行接口的控制系統(tǒng)100在應(yīng)用上有較高的彈性。除此之外，當(dāng)控制器140依據(jù)數(shù)據(jù)調(diào)整驅(qū)動器120與驅(qū)動器130的其一的參數(shù)時，驅(qū)動器120與驅(qū)動器130還會回傳確認(rèn)信號(acknowledge signal) ACK給控制器140,以使控制器140確認(rèn)所調(diào)整的驅(qū)動器是否正確或欲寫入的數(shù)據(jù)是否確實(shí)寫入。亦即，在本實(shí)施例中，串行接口的控制系統(tǒng)100還提供驅(qū)動器的識別功能。另外，本實(shí)施例的控制器140所調(diào)整的參數(shù)還可決定驅(qū)動器120與驅(qū)動器130的信號接收時間。詳細(xì)而言，如圖I所示，由于驅(qū)動器120與驅(qū)動器130a 130η所接收到的信號會因其與控制器140的距離的遠(yuǎn)近而有不同步的現(xiàn)象，故為了使驅(qū)動器120與驅(qū)動器130a 130n都能接收到完整的信號，控制器140還可通過串行接口 150調(diào)整驅(qū)動器120與驅(qū)動器130a 130η的參數(shù)，以分別決定驅(qū)動器120與驅(qū)動器130a 130η的信號接收時間。除此之外，如圖I所示，在本實(shí)施例中，驅(qū)動器120與驅(qū)動器130還分別包括輸入級122與輸入級132，且控制器140亦能通過調(diào)整驅(qū)動器120與130的參數(shù)以調(diào)整輸入級122與132的信號接收速度。舉例而言，在某些情況下，控制器140可通過串行接口 150上調(diào)驅(qū)動器120與130的參數(shù)，以增加接收端電路(即輸入級122與132)的信號接收速度，從而達(dá)到畫面正常顯示的效果。另一方面，在接收頻率要求不高情況下，控制器140亦可下調(diào)上述參數(shù)，以降低電磁波干擾(electromagnetic interference, EMI)與達(dá)到省電的效果。圖2為圖I的串行接口的控制系統(tǒng)的操作流程圖。請參照圖2，首先提供電源給串行接口的控制系統(tǒng)100(步驟S110)。繼之，當(dāng)電壓穩(wěn)定后，控制器140通過串行接口 150調(diào)整驅(qū)動器120與驅(qū)動器130的參數(shù)(步驟S120)。接著，顯示正常畫面(步驟S130)。 應(yīng)注意的是，在本實(shí)施例中，控制器140皆是通過串行接口 150更改驅(qū)動器120與130的參數(shù)，以調(diào)整其驅(qū)動能力、信號接收時間、信號接收速度或其他功能。因此控制器140可在不變更硬件架構(gòu)的情況下，調(diào)整驅(qū)動器120與130的內(nèi)部功能，故更在應(yīng)用上更有彈性，易與其他硬件做結(jié)合。第二實(shí)施例圖3為本發(fā)明第二實(shí)施例的串行接口的控制系統(tǒng)的示意圖。圖3的串行接口的控制系統(tǒng)100’與圖I的串行接口的控制系統(tǒng)100類似，惟二者主要差異之處在于圖3的驅(qū)動器130并未直接耦接串行接口 150’，而是通過驅(qū)動器120與串行接口 150’間接耦接。詳細(xì)而言，在本實(shí)施例中，控制器140通過串行接口 150’耦接可編程數(shù)據(jù)庫140的接腳SCL1，以及通過串行接口 150’耦接可編程數(shù)據(jù)庫140的接腳SDA1。其中接腳SCL1、SCL2例如是通過傳輸線LI接收控制器140的序列時鐘，而接腳SDAl與接腳SDA2例如是通過傳輸線L2傳遞序列數(shù)據(jù)。然而，由于每一驅(qū)動器130a 130η皆未與串行接口 150’耦接，故控制器140無法通過串行接口 150’直接控制驅(qū)動器130a 130η，而是必須通過驅(qū)動器120控制其他的驅(qū)動器130a 130η。應(yīng)注意的是，在本實(shí)施例中，由于所使用的傳輸線LI與L2較少(即總長度較短)，故能更能降低電磁干擾及節(jié)省成本。由于本實(shí)施例的串行接口的控制系統(tǒng)100’的運(yùn)作原理可參照第一實(shí)施例，故在此便不加贅述。綜上所述，在本發(fā)明的實(shí)施例中，控制器在通過串行接口讀取可編程數(shù)據(jù)庫的數(shù)據(jù)后，能依據(jù)讀取數(shù)據(jù)再度通過串行接口調(diào)整驅(qū)動器的參數(shù)，故能在不變更硬件架構(gòu)的情況下，達(dá)到調(diào)整驅(qū)動器的內(nèi)部功能的效果，從而使得本實(shí)施例的控制系統(tǒng)在應(yīng)用上更有彈性，而易與其他硬件做結(jié)合。雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作若干的更動與潤飾，故本發(fā)明的保護(hù)范圍是以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種串行接口的控制系統(tǒng)，包括 一可編程數(shù)據(jù)庫，提供以通過編程的方式來被寫入一數(shù)據(jù)； 一第一驅(qū)動器，通過一串行接口耦接至該可編程數(shù)據(jù)庫； 至少一第二驅(qū)動器，耦接該第一驅(qū)動器；以及 一控制器，耦接該串行接口，以通過該串行接口分別耦接至該可編程數(shù)據(jù)庫與該第一驅(qū)動器，其中該控制器經(jīng)由該串行接口擷取該可編程數(shù)據(jù)庫的該數(shù)據(jù)，并依據(jù)該數(shù)據(jù)調(diào)整該第一驅(qū)動器與該至少一第二驅(qū)動器的參數(shù)。
2.如權(quán)利要求I所述的串行接口的控制系統(tǒng)，其中該可編程數(shù)據(jù)庫具有一第一接腳與一第二接腳，且該第一驅(qū)動器具有一第三接腳與一第四接腳，其中該第一接腳通過該串行接口耦接該第三接腳，且該第二接腳通過該串行接口耦接該第四接腳。
3.如權(quán)利要求2所述的串行接口的控制系統(tǒng)，其中該至少一第二驅(qū)動器具有一第五接腳與一第六接腳，該第五接腳通過該串行接口耦接該可編程數(shù)據(jù)庫的該第一接腳，且該第六接腳通過該串行接口耦接該可編程數(shù)據(jù)庫的該第二接腳，其中該控制器通過該串行接口控制該至少一第二驅(qū)動器。
4.如權(quán)利要求2所述的串行接口的控制系統(tǒng)，其中該控制器通過該串行接口耦接該可編程數(shù)據(jù)庫的該第一接腳，以及通過該串行接口耦接該可編程數(shù)據(jù)庫的該第二接腳，且該控制器通過該第一驅(qū)動器控制該至少一第二驅(qū)動器。
5.如權(quán)利要求I所述的串行接口的控制系統(tǒng)，其中這些參數(shù)決定該第一驅(qū)動器與該至少一第二驅(qū)動器的驅(qū)動能力。
6.如權(quán)利要求I所述的串行接口的控制系統(tǒng)，其中這些參數(shù)決定該第一驅(qū)動器與該至少一第二驅(qū)動器的信號接收時間。
7.如權(quán)利要求I所述的串行接口的控制系統(tǒng)，其中該第一驅(qū)動器與該至少一第二驅(qū)動器還分別包括一輸入級，且該控制器通過調(diào)整這些參數(shù)以調(diào)整這些輸入級的信號接收速度。
8.如權(quán)利要求I所述的串行接口的控制系統(tǒng)，其中當(dāng)該控制器依據(jù)該數(shù)據(jù)調(diào)整該第一驅(qū)動器與該至少一第二驅(qū)動器的其一的參數(shù)時，該第一驅(qū)動器與該至少一第二驅(qū)動器的其一回傳一確認(rèn)信號給該控制器。
9.如權(quán)利要求I所述的串行接口的控制系統(tǒng)，其中該第一驅(qū)動器與該至少一第二驅(qū)動器為液晶顯示驅(qū)動器。
10.如權(quán)利要求I所述的串行接口的控制系統(tǒng)，其中該串行接口為串行周邊接口或集成電路之間的總線。
11.如權(quán)利要求I所述的串行接口的控制系統(tǒng)，其中該可編程數(shù)據(jù)庫為電可擦除只讀存儲器。
全文摘要
一種串行接口的控制系統(tǒng)，其包括一可編程數(shù)據(jù)庫、一第一驅(qū)動器、至少一第二驅(qū)動器以及一控制器?？删幊虜?shù)據(jù)庫提供以通過編程的方式來被寫入一數(shù)據(jù)。第一驅(qū)動器通過一串行接口耦接至可編程數(shù)據(jù)庫。第二驅(qū)動器耦接第一驅(qū)動器?？刂破黢罱哟薪涌?，以通過串行接口分別耦接至可編程數(shù)據(jù)庫與第一驅(qū)動器?？刂破鹘?jīng)由串行接口擷取可編程數(shù)據(jù)庫的數(shù)據(jù)，并依據(jù)數(shù)據(jù)調(diào)整第一驅(qū)動器與第二驅(qū)動器的參數(shù)。
文檔編號G09G3/36GK102867488SQ20111018772
公開日2013年1月9日 申請日期2011年7月6日 優(yōu)先權(quán)日2011年7月6日
發(fā)明者蔡宗憲, 王威智, 郭彥麟 申請人:聯(lián)詠科技股份有限公司