專利名稱：像素電路和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及像素電路和具備該像素電路的顯示裝置，特別涉及有源矩陣型的顯示
>J-U pcrj
^ci ο
背景技術(shù)：
便攜式電話和便攜型游戲機(jī)等便攜終端，一般使用液晶顯示裝置作為其顯示單元。另外，由于便攜式電話等由電池驅(qū)動(dòng)，所以迫切需要實(shí)現(xiàn)消耗功率(耗電量)的降低。 為此，對于時(shí)刻、電池余量等需要始終顯示(持續(xù)顯示)的信息，將其顯示在反射型副面板 (子面板)上。另外，最近也出現(xiàn)了對在同一主面板上同時(shí)兼顧實(shí)現(xiàn)基于全彩色顯示的通常顯示和反射型的持續(xù)顯示的需求。圖39表示一般的有源矩陣型液晶顯示裝置的像素電路的等效電路。另外，圖40表示了 mXn像素的有源矩陣型液晶顯示裝置的電路配置例。其中，m、η均為2以上的整數(shù)。如圖40所示，在m根源極線SLl、SL2、......、SLm和η根掃描線GL1、GL2、......、
GLn的各個(gè)交點(diǎn)，設(shè)置由薄膜晶體管(TFT)構(gòu)成的開關(guān)元件。圖39中，以源極線SL代表各源極線SL1、SL2、……、SLm，同樣地，標(biāo)注符號GL代表各掃描線GL1、GL2、……,GLn0如圖39所示，液晶電容元件Clc經(jīng)TFT與輔助電容元件Cs并聯(lián)連接。液晶電容元件Clc為在像素電極20與對置電極80之間設(shè)置液晶層的層疊結(jié)構(gòu)。對置電極也稱為共用(common)電極。另外，圖40中，對各像素電路僅簡略地表示了 TFT和像素電極(黒色的矩形部分)。輔助電容元件Cs的一端(一個(gè)電極)與像素電極20連接，另一端(另ー個(gè)電極) 與輔助電容線CSL連接，使保持在像素電極20上的像素?cái)?shù)據(jù)的電壓穩(wěn)定。輔助電容Cs具有這樣的效果，即防止由于TFT中發(fā)生漏電流，黑顯示和白顯示下液晶電容元件Clc的電容因液晶分子所具有的介電常數(shù)各向異性而變動(dòng)，以及經(jīng)像素電極與周邊配線間的寄生電容而產(chǎn)生的電壓變動(dòng)等原因，導(dǎo)致保持在像素電極上的像素?cái)?shù)據(jù)的電壓發(fā)生變動(dòng)。通過依次控制掃描線的電壓，與一根掃描線連接的TFT成為導(dǎo)通狀態(tài)，對各源極線供給的像素?cái)?shù)據(jù)的電壓按掃描線為單位被寫入對應(yīng)的像素電極。在基于全彩顯示的通常顯示中，即使在顯示內(nèi)容為靜態(tài)圖像的情況下，也反復(fù)地按每ー幀對相同像素寫入相同顯示內(nèi)容。這樣，通過更新保持在像素電極上的像素?cái)?shù)據(jù)的電壓，像素?cái)?shù)據(jù)的電壓變動(dòng)被抑制在最小限度，保證了高質(zhì)量的靜態(tài)圖像的顯示。用于驅(qū)動(dòng)液晶顯示裝置的消耗功率，大體由用于源極驅(qū)動(dòng)器進(jìn)行源極線驅(qū)動(dòng)的消耗功率所支配，大致由以下公式1所示的公式表示。其中，公式1中，P表示消耗功率(耗電量)，f表示刷新率(每單位時(shí)間內(nèi)1幀的量的刷新動(dòng)作的次數(shù))，C表示由源極驅(qū)動(dòng)器驅(qū)動(dòng)的負(fù)載電容，V表示源極驅(qū)動(dòng)器的驅(qū)動(dòng)電壓，η表示掃描線數(shù)，m表示源極線數(shù)。此處，刷新動(dòng)作指的是，在保持顯示內(nèi)容的同時(shí)，經(jīng)由源極線對像素電極施加電壓的動(dòng)作。(公式1)
P OC f . C · V2 · η · m不過，在持續(xù)顯示的情況下，由于顯示內(nèi)容是靜態(tài)圖像，所以并不一定需要按每ー 幀更新像素?cái)?shù)據(jù)的電壓。因此，為了進(jìn)ー步降低液晶顯示裝置的消耗功率，采用將該持續(xù)顯示時(shí)的刷新頻率降低的方案。不過，當(dāng)降低刷新頻率吋，由于TFT的漏電流的影響，保持在像素電極上的像素?cái)?shù)據(jù)電壓會發(fā)生變動(dòng)。該電壓變動(dòng)成為各像素的顯示亮度(液晶的透射率)的變動(dòng)，作為閃爍被觀察到。另外，由于各幀期間的平均電位也降低，因此可能會導(dǎo)致無法獲得足夠的對比度等顯示質(zhì)量的降低。在此，在電池余量、時(shí)刻(時(shí)間)顯示等靜態(tài)圖像的持續(xù)顯示方面，作為解決因刷新頻率降低導(dǎo)致顯示質(zhì)量降低的問題并同時(shí)實(shí)現(xiàn)低消耗功率化的方法，例如公開了以下專利文獻(xiàn)1中記載的結(jié)構(gòu)。根據(jù)專利文獻(xiàn)1公開的結(jié)構(gòu)，能夠?qū)崿F(xiàn)透射型和反射型兩種功能的液晶顯示，并且在能夠?qū)崿F(xiàn)反射型的液晶顯示的像素區(qū)域內(nèi)的像素電路中具有存儲器部。 該存儲器部，將應(yīng)當(dāng)在反射型液晶的顯示部中顯示的信息作為電壓信號保持。在進(jìn)行反射型的液晶顯示吋，由像素電路讀出保持在存儲器部內(nèi)的電壓，從而顯示與該電壓相應(yīng)的信肩、O專利文獻(xiàn)1中，上述存儲器部由SRAM構(gòu)成，上述電壓信號被靜態(tài)保持，因此不再需要刷新動(dòng)作，能夠同時(shí)實(shí)現(xiàn)顯示質(zhì)量的維持和低消耗功率化。現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 日本特開2007-3；34224號公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的問題不過，在便攜式電話等所使用的液晶顯示裝置中，在采用上述結(jié)構(gòu)的情況下，除了具有輔助電容元件用于在通常動(dòng)作時(shí)保持作為模擬信息的各像素?cái)?shù)據(jù)的電壓之外，還需要按像素或像素組具備用于存儲像素?cái)?shù)據(jù)的存儲器部。由此，液晶顯示裝置的顯示部所包括的陣列基板(有源矩陣基板)上要形成的元件數(shù)和信號線數(shù)增加，因此透射模式下的開ロ 率將降低。另外，在與上述存儲器部一起設(shè)置用于對液晶進(jìn)行交流驅(qū)動(dòng)的極性反轉(zhuǎn)驅(qū)動(dòng)電路的情況下，將導(dǎo)致開ロ率的進(jìn)ー步降低。這樣，當(dāng)因元件數(shù)、信號線數(shù)的增加而導(dǎo)致開ロ 率降低吋，通常顯示模式下的顯示圖像的亮度會降低。另外，上述持續(xù)顯示模式最多只假定了ニ個(gè)灰度等級，但對能夠顯示多種顏色的持續(xù)顯示模式的需求也已經(jīng)出現(xiàn)。不過，在現(xiàn)有的結(jié)構(gòu)中，若想要實(shí)現(xiàn)這樣的顯示模式，存儲器部的數(shù)量必然増加，元件數(shù)、信號線數(shù)也隨之進(jìn)ー步增多。本發(fā)明鑒于上述問題點(diǎn)，其目的在干，提供ー種能夠以低消耗功率防止液晶的劣化和顯示質(zhì)量的降低而不會導(dǎo)致開ロ率降低的像素電路和顯示裝置，特別是在實(shí)現(xiàn)了多種顏色的顯示模式下，也能夠在抑制元件數(shù)、信號(線)數(shù)的増加的同時(shí)進(jìn)行刷新動(dòng)作。用于解決問題的手段為達(dá)到上述目的，本發(fā)明的像素電路包括顯示元件部，其包含單位顯示元件；內(nèi)部節(jié)點(diǎn)，其構(gòu)成上述顯示元件部的一部分，并保持施加在上述顯示元件部上的像素?cái)?shù)據(jù)的電壓；第一開關(guān)電路，其至少經(jīng)由規(guī)定的開關(guān)元件，將從數(shù)據(jù)信號線供給的上述像素?cái)?shù)據(jù)的電壓傳輸?shù)缴鲜鰞?nèi)部節(jié)點(diǎn)；第二開關(guān)電路，其將從與上述數(shù)據(jù)信號線不同的電壓供給線供給的電壓，不經(jīng)由上述規(guī)定的開關(guān)元件地傳輸?shù)缴鲜鰞?nèi)部節(jié)點(diǎn)；和控制電路，其將與上述內(nèi)部節(jié)點(diǎn)所保持的上述像素?cái)?shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端，并控制上述第二開關(guān)電路的導(dǎo)通或非導(dǎo)通，上述第二開關(guān)電路包括第一晶體管元件和ニ極管元件的串聯(lián)電路，上述第一晶體管元件具有第一端子、第二端子和控制上述第一端子與第二端子間的導(dǎo)通的控制端子，上述控制電路包括第二晶體管元件和上述第一電容元件的串聯(lián)電路，上述第二晶體管元件具有第一端子、第二端子和控制上述第一端子與第二端子間的導(dǎo)通的控制端子，上述第一開關(guān)電路和第二開關(guān)電路各自的一端與上述數(shù)據(jù)信號線連接，上述第一開關(guān)電路和第二開關(guān)電路各自的另一端和上述第二晶體管元件的第一端子，與上述內(nèi)部節(jié)點(diǎn)連接，上述ニ極管元件在從上述數(shù)據(jù)信號線朝向上述內(nèi)部節(jié)點(diǎn)的方向具有整流作用，上述第一晶體管元件的控制端子、上述第二晶體管元件的第二端子和上述第一電容元件的一端彼此連接，形成上述控制電路的輸出節(jié)點(diǎn)，上述第二晶體管元件的控制端子與第一控制線連接，上述第一電容元件的另一端與第二控制線連接。此時(shí)，也可以由具有第一端子、第二端子以及對上述第一及第ニ端子間的導(dǎo)通進(jìn)行控制的控制端子的第三晶體管元件構(gòu)成上述規(guī)定的開關(guān)元件，將其控制端子與掃描信號線連接。另外，也可以由上述第一晶體管元件、上述ニ極管元件以及具有第一端子、第二端子及對上述第一及第ニ端子間的導(dǎo)通進(jìn)行控制的控制端子的第四晶體管元件的串聯(lián)電路構(gòu)成上述第二開關(guān)電路，將其控制端子分別與上述第二控制線連接，也可以分別與上述第 ニ控制線以外的第三控制線連接。另外，在上述構(gòu)成中，也可以由上述第二開關(guān)電路內(nèi)的上述第四晶體管元件和上述規(guī)定的開關(guān)元件的串聯(lián)電路構(gòu)成上述第一開關(guān)電路，或者，也可以由控制端子與上述第 ニ開關(guān)電路內(nèi)的上述第四晶體管元件的控制端子連接的第五晶體管元件和上述規(guī)定的開關(guān)元件的串聯(lián)電路構(gòu)成上述第一開關(guān)電路。另外，除上述各構(gòu)成以外，本發(fā)明的像素電路還具備一端與上述內(nèi)部節(jié)點(diǎn)連接且另一端與第四控制線或規(guī)定的固定電壓線連接的第二電容元件。另外，本發(fā)明的顯示裝置采用的構(gòu)成是在行方向和列方向上分別配置多個(gè)權(quán)利要求1上述的像素電路，構(gòu)成像素電路陣列，每ー上述列各具有一根上述數(shù)據(jù)信號線，配置于同一列的上述像素電路中，上述第一開關(guān)電路的一端與共用的上述數(shù)據(jù)信號線連接，配置于同一行或同一列的上述像素電路中，上述第二晶體管元件的控制端子與共用的上述第一控制線連接，配置于同一行或同一列的上述像素電路中，上述第一電容元件的上述另一端與共用的上述第二控制線連接，上述顯示裝置包括分別驅(qū)動(dòng)上述數(shù)據(jù)信號線的數(shù)據(jù)信號線驅(qū)動(dòng)電路；和分別驅(qū)動(dòng)上述第一控制線、上述第二控制線的控制線驅(qū)動(dòng)電路。另外，本發(fā)明的顯示裝置除上述特征以外，還具有如下特征，采用的構(gòu)成為，上述規(guī)定的開關(guān)元件為具有第一端子、第二端子以及對上述第一及第ニ端子間的導(dǎo)通進(jìn)行控制的控制端子的第三晶體管元件，控制端子與掃描信號線連接，采用的構(gòu)成為，上述規(guī)定的開關(guān)元件是包括第一端子、第二端子和控制上述第一端子與第二端子間的導(dǎo)通的控制端子的第三晶體管元件，且控制端子與掃描信號線連接，每ー上述行各具有一根上述掃描信號線，并且配置于同一行的上述像素電路與共用的上述掃描信號線連接，上述顯示裝置包括分別驅(qū)動(dòng)上述掃描信號線的掃描信號線驅(qū)動(dòng)電路。在此，在由上述第一晶體管元件、上述ニ極管元件以及具有第一端子、第二端子及對上述第一及第ニ端子間的導(dǎo)通進(jìn)行控制的控制端子的第四晶體管元件的串聯(lián)電路構(gòu)成上述第二開關(guān)電路的情況下，配置于同一行或同一列的上述像素電路也可以采用將上述第四晶體管元件的控制端子與共用的上述第二控制線連接的構(gòu)成。另外，除此以外，也可以采用將上述第四晶體管元件的控制端子與共用的第三控制線連接的構(gòu)成。在這種情況下，第三控制線由上述控制線驅(qū)動(dòng)電路來控制。另外，在上述構(gòu)成中，還可以由上述第二開關(guān)電路內(nèi)的上述第四晶體管元件和上述第三晶體管元件的串聯(lián)電路構(gòu)成上述第一開關(guān)電路，或者，也可以由控制端子與上述第 ニ開關(guān)電路內(nèi)的上述第四晶體管元件的控制端子連接的第五晶體管元件和上述第三晶體管元件的串聯(lián)電路構(gòu)成上述第一開關(guān)電路。本發(fā)明的顯示裝置除上述特征以外，還具有如下特征，在對配置于ー個(gè)選擇行的上述像素電路分別寫入上述像素?cái)?shù)據(jù)的寫入動(dòng)作中，上述掃描信號線驅(qū)動(dòng)電路，對上述選擇行的上述掃描信號線施加規(guī)定的選擇行電壓，使配置于上述選擇行的上述第三晶體管元件為導(dǎo)通狀態(tài)，并且對非選擇行的上述掃描信號線施加規(guī)定的非選擇行電壓，使配置于上述非選擇行的上述第三晶體管元件為非導(dǎo)通狀態(tài)，上述數(shù)據(jù)信號線驅(qū)動(dòng)電路，對各個(gè)上述數(shù)據(jù)信號線，分別施加與對上述選擇行的各列的上述像素電路寫入的像素?cái)?shù)據(jù)對應(yīng)的數(shù)據(jù)電壓。在此，在上述寫入動(dòng)作吋，上述控制線驅(qū)動(dòng)電路，對上述第一控制線施加使上述第二晶體管元件為導(dǎo)通狀態(tài)的規(guī)定的電壓。另外，本發(fā)明的顯示裝置的特征為，在對配置于ー個(gè)選擇行的上述像素電路分別寫入上述像素?cái)?shù)據(jù)的寫入動(dòng)作中，上述掃描信號線驅(qū)動(dòng)電路，對上述選擇行的上述掃描信號線施加規(guī)定的選擇行電壓，使配置于上述選擇行的上述第三晶體管元件為導(dǎo)通狀態(tài)，并且對非選擇行的上述掃描信號線施加規(guī)定的非選擇行電壓，使配置于上述非選擇行的上述第三晶體管元件為非導(dǎo)通狀態(tài)，上述控制線驅(qū)動(dòng)電路，對上述選擇行的上述第二控制線施加使上述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定的選擇用電壓，并且對上述非選擇行的上述第二控制線施加使上述第四晶體管元件為非導(dǎo)通狀態(tài)的規(guī)定的非選擇用電壓，上述數(shù)據(jù)信號線驅(qū)動(dòng)電路，對各個(gè)上述數(shù)據(jù)信號線，分別施加與對上述選擇行的各列的上述像素電路寫入的像素?cái)?shù)據(jù)對應(yīng)的數(shù)據(jù)電壓。另外，在像素電路的上述第四晶體管元件的控制端子與上述第三控制線連接的情況下，上述控制線驅(qū)動(dòng)電路也可以對上述選擇行的上述第三控制線施加上述選擇用電壓， 且對上述非選擇行的上述第三控制線施加上述非選擇用電壓。另外，本發(fā)明的顯示裝置的特征為，上述像素電路陣列內(nèi)的各像素電路的內(nèi)部節(jié)點(diǎn)，能夠分別保持離散的多個(gè)電壓狀態(tài)中的ー個(gè)電壓狀態(tài)，通過不同的電壓狀態(tài)實(shí)現(xiàn)多個(gè)灰度等級，上述數(shù)據(jù)信號線驅(qū)動(dòng)電路，在對上述數(shù)據(jù)信號線施加刷新輸入電壓，并且上述控制線驅(qū)動(dòng)電路，在對上述第一控制線施加刷新基準(zhǔn)電壓的狀態(tài)下，對上述第二控制線施加規(guī)定振幅的升壓電壓，利用基于上述第一電容元件的電容耦合，對上述輸出節(jié)點(diǎn)賦予電壓變化，其中上述刷新輸入電壓，是與執(zhí)行刷新動(dòng)作的對象灰度等級的電壓狀態(tài)對應(yīng)的刷新目標(biāo)電壓，加上與上述第二開關(guān)電路內(nèi)的電壓下降量對應(yīng)的規(guī)定的第一調(diào)整電壓而得的； 上述刷新基準(zhǔn)電壓，是由比上述對象灰度等級低ー個(gè)等級的灰度等級的電壓狀態(tài)和上述對象灰度等級的電壓狀態(tài)的中間電壓規(guī)定的刷新分離電壓，加上與上述第一控制線和上述內(nèi)部節(jié)點(diǎn)的電壓下降量對應(yīng)的規(guī)定的第二調(diào)整電壓而得的，由此，在上述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比上述刷新目標(biāo)電壓高的情況下，上述ニ極管元件從上述數(shù)據(jù)信號線向著上述內(nèi)部節(jié)點(diǎn)成為反向偏壓狀態(tài)，由此上述數(shù)據(jù)信號線與上述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在上述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比上述刷新分離電壓低的情況下，抑制因施加上述升壓電壓而引起的上述輸出節(jié)點(diǎn)的電位變動(dòng)，上述第一晶體管元件成為非導(dǎo)通，由此上述數(shù)據(jù)信號線與上述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在上述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)為上述刷新分離電壓以上、上述刷新目標(biāo)電壓以下的情況下，從上述數(shù)據(jù)信號線向著上述內(nèi)部節(jié)點(diǎn)，上述ニ極管元件成為正向偏壓狀態(tài)，并且不抑制上述輸出節(jié)點(diǎn)的電位變動(dòng)，上述第一晶體管元件成為導(dǎo)通狀態(tài)，由此上述刷新目標(biāo)電壓被供給到上述內(nèi)部節(jié)點(diǎn)，對具有表現(xiàn)出上述對象灰度等級的電壓狀態(tài)的上述內(nèi)部節(jié)點(diǎn)的上述像素電路執(zhí)行刷新動(dòng)作。另外，此時(shí)，另ー特征為，在上述像素電路的上述第一開關(guān)電路具備第四晶體管元件或上述第五晶體管元件的情況下，在上述控制線驅(qū)動(dòng)電路對上述第三控制線施加有使上述第四晶體管元件成為導(dǎo)通狀態(tài)的規(guī)定電壓的狀態(tài)下，執(zhí)行對具備上述內(nèi)部節(jié)點(diǎn)的上述像素電路的刷新動(dòng)作，上述像素電路，通過對上述第二控制線施加規(guī)定振幅的升壓電壓，并對上述輸出節(jié)點(diǎn)賦予經(jīng)由上述第一電容元件的電容耦合實(shí)現(xiàn)的電壓變化，呈現(xiàn)上述對象灰度等級的電壓狀態(tài)。
另外，在上述的情況下，優(yōu)選在對上述第一控制線的刷新基準(zhǔn)電壓的施加及對上述第二控制線的升壓電壓的施加以后，再進(jìn)行對上述第三控制線的規(guī)定電壓的施加。另外，除上述特征以外，另ー特征為，在使上述第三晶體管元件為非導(dǎo)通，并對上述數(shù)據(jù)信號線施加上述刷新輸入電壓，對上述第一控制線分別施加上述刷新基準(zhǔn)電壓的狀態(tài)下，多次執(zhí)行ー邊分別變更上述刷新輸入電壓和上述刷新分離電壓的值，ー邊對上述第 ニ控制線施加上述升壓電壓的動(dòng)作，由此對具有表現(xiàn)出不同灰度等級的電壓狀態(tài)的上述內(nèi)部節(jié)點(diǎn)的上述像素電路，依次執(zhí)行刷新動(dòng)作。此時(shí)，可采用的構(gòu)成為，以作為上述像素電路陣列內(nèi)的各像素電路的內(nèi)部節(jié)點(diǎn)所能夠保持的電壓狀態(tài)的數(shù)量的灰度等級數(shù)減去1后的數(shù)值的次數(shù)一邊變更上述刷新輸入電壓和上述刷新分離電壓的值ー邊施加上述升壓電壓。另外，本發(fā)明的顯示裝置除上述特征以外，另一特征為，在刷新步驟結(jié)束后進(jìn)行待機(jī)步驟，其中，上述刷新步驟包括在使上述第三晶體管元件為非導(dǎo)通，井分別對上述數(shù)據(jù)信號線施加上述刷新輸入電壓，對上述第一控制線施加上述刷新基準(zhǔn)電壓的狀態(tài)下，多次執(zhí)行 ー邊分別變更上述刷新輸入電壓和上述刷新分離電壓的值，ー邊對上述第二控制線施加上述升壓電壓的動(dòng)作，上述待機(jī)步驟中，上述數(shù)據(jù)信號線驅(qū)動(dòng)電路，對上述數(shù)據(jù)信號線施加相當(dāng)于上述內(nèi)部節(jié)點(diǎn)所能夠保持的電壓狀態(tài)的最小值的電壓，上述控制線驅(qū)動(dòng)電路，不對上述第二控制線施加上述升壓電壓，與上述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)無關(guān)地對上述第一控制線施加至少ー 定時(shí)間的能夠使上述第二晶體管元件導(dǎo)通的電壓。此時(shí)，優(yōu)選在以上述刷新步驟的10倍以上長的時(shí)間執(zhí)行上述待機(jī)步驟后，再次執(zhí)行上述刷新步驟。另外，在上述構(gòu)成中，優(yōu)選將上述第一調(diào)整電壓設(shè)為上述ニ極管元件的導(dǎo)通電壓。 另外，優(yōu)選將上述第二調(diào)整電壓設(shè)為上述第二晶體管元件的閾值電壓。另外，本發(fā)明的另ー特征為，在上述自刷新動(dòng)作中，以第一灰度等級為上述對象灰度等級，在對上述數(shù)據(jù)信號線施加有上述刷新輸入電壓，對上述第一控制線施加有上述刷新基準(zhǔn)電壓的狀態(tài)下，對上述第二控制線施加上述升壓電壓，接著，在繼續(xù)保持施加上述升壓電壓的狀態(tài)下，以比上述第一灰度等級高ー個(gè)等級的灰度等級的第二灰度等級為上述對象灰度等級，使施加在上述第一控制線上的上述刷新基準(zhǔn)電壓變化，之后使施加在上述數(shù)據(jù)信號線上的上述刷新輸入電壓變化，由此對具有表現(xiàn)出不同灰度等級的電壓狀態(tài)的上述內(nèi)部節(jié)點(diǎn)的上述像素電路，依次執(zhí)行刷新動(dòng)作。而且，特征為，在存在比上述第二灰度等級更高的灰度等級的情況下，在對上述第二灰度等級的刷新動(dòng)作結(jié)束后，進(jìn)ー步在繼續(xù)保持施加上述升壓電壓的狀態(tài)下，反復(fù)執(zhí)行以灰度等級進(jìn)一歩高一個(gè)等級的灰度等級為上述對象灰度等級，使施加在上述第一控制線上的上述刷新基準(zhǔn)電壓變化，之后使施加在上述數(shù)據(jù)信號線上的上述刷新輸入電壓變化的動(dòng)作。另外，在上述方法中，特別是，在上述第四晶體管元件的控制端子與共用的第三控制線連接的構(gòu)成的情況下，也可以對上述第二控制線施加上述升壓電壓，此外還對上述第三控制線施加使上述第四晶體管元件成為導(dǎo)通狀態(tài)的規(guī)定電壓。此時(shí)，在將上述對象灰度等級變更為第二灰度等級時(shí)，也繼續(xù)對上述第二控制線施加上述升壓電壓，且對上述第三控制線施加使上述第四晶體管元件成為導(dǎo)通狀態(tài)的規(guī)定電壓。在存在比上述第二灰度等級更高的灰度等級的情況下，在對上述第二灰度等級的刷新動(dòng)作結(jié)束后，在繼續(xù)保持施加上述升壓電壓和使上述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定電壓的狀態(tài)下，反復(fù)執(zhí)行以灰度等級進(jìn)一歩高ー個(gè)等級的灰度等級為上述對象灰度等級，使施加在上述第一控制線上的上述刷新基準(zhǔn)電壓變化，之后使施加在上述數(shù)據(jù)信號線上的上述刷新輸入電壓變化的動(dòng)作。通過用上述方法進(jìn)行自刷新動(dòng)作，能夠邊抑制升壓電壓的波動(dòng)次數(shù)邊執(zhí)行不同灰度等級的刷新動(dòng)作，能夠進(jìn)一歩消減電カ消耗。另外，本發(fā)明的顯示裝置的另ー特征為，配置于奇數(shù)行或奇數(shù)列的上述像素電路中，與上述第一電容元件的上述另一端連接的上述第二控制線彼此相互電連接，配置于偶數(shù)行或偶數(shù)列的上述像素電路中，與上述第一電容元件的上述另一端連接的上述第二控制線彼此相互電連接，配置于奇數(shù)行或奇數(shù)列的上述像素電路的與上述第一電容元件的上述另一端連接的上述第二控制線、和配置于偶數(shù)行或偶數(shù)列的上述像素電路的與上述第一電容元件的上述另一端連接的上述第二控制線未電連接，構(gòu)成為能夠由上述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)。另外，本發(fā)明的顯示裝置的另ー特征為，配置于奇數(shù)行或奇數(shù)列的上述像素電路中，與上述第一電容元件的上述另一端連接的上述第二控制線彼此和與上述第四晶體管元件的控制端子連接的上述第三控制線彼此相互電連接，配置于偶數(shù)行或偶數(shù)列的上述像素電路中，與上述第一電容元件的上述另一端連接的上述第二控制線彼此和與上述第四晶體管元件的控制端子連接的上述第三控制線彼此相互電連接，配置于奇數(shù)行或奇數(shù)列的上述像素電路中，與上述第一電容元件的上述另一端連接的上述第二控制線、和配置于偶數(shù)行或偶數(shù)列的上述像素電路的與上述第一電容元件的上述另一端連接的上述第二控制線未電連接，構(gòu)成為能夠由上述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)。配置于奇數(shù)行或奇數(shù)列的上述像素電路的與上述第四晶體管元件的控制端子連接的上述第三控制線、和配置于偶數(shù)行或偶數(shù)列的上述像素電路的與上述第四晶體管元件的控制端子連接的上述第三控制線未電連接，構(gòu)成為能夠由上述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)。本發(fā)明的顯示裝置除上述特征以外，還具有另ー特征，在上述單位顯示元件的端子中，與上述內(nèi)部節(jié)點(diǎn)連接的端子的相反側(cè)的端子與共用電極連接，在對上述像素電路寫入上述像素?cái)?shù)據(jù)的寫入動(dòng)作吋，按照以上述共用電極的電位為基準(zhǔn)時(shí)的上述內(nèi)部節(jié)點(diǎn)的電位的極性在配置于奇數(shù)行或奇數(shù)列的上述像素電路和配置于偶數(shù)行或偶數(shù)列的上述像素電路中不同的方式進(jìn)行寫入。
本發(fā)明的顯示裝置除上述特征以外，還具有另ー特征，構(gòu)成為能夠?qū)ι鲜龉灿秒姌O施加高低ニ值的電壓，在進(jìn)行對配置于奇數(shù)行或奇數(shù)列的上述像素電路的寫入動(dòng)作的期間和進(jìn)行對配置于偶數(shù)行或偶數(shù)列的上述像素電路的寫入動(dòng)作的期間中，將施加于上述共用電極的電壓在上述高低ニ值之間進(jìn)行切換。本發(fā)明的顯示裝置除上述特征以外，還具有如下特征，在對上述共用電極施加有上述高低ニ值中的任一個(gè)電壓的狀態(tài)下，并且在將上述第三晶體管元件設(shè)為非導(dǎo)通且對上述數(shù)據(jù)信號線施加有上述刷新輸入電壓、對上述第一控制線施加有上述刷新基準(zhǔn)電壓的狀態(tài)下，對與奇數(shù)行或奇數(shù)列連接的上述第二控制線施加上述升壓電壓，由此執(zhí)行對配置于奇數(shù)行或奇數(shù)列的上述像素電路的刷新動(dòng)作，在將向上述共用電極施加的施加電壓在上述高低ニ值之間切換后，在對上述數(shù)據(jù)信號線施加有上述刷新輸入電壓、對上述第一控制線施加有上述刷新基準(zhǔn)電壓的狀態(tài)下， 對與偶數(shù)行或偶數(shù)列連接的上述第二控制線施加上述升壓電壓，由此執(zhí)行對配置于偶數(shù)行或偶數(shù)列的上述像素電路的刷新動(dòng)作。發(fā)明的效果根據(jù)本發(fā)明的結(jié)構(gòu)，除了執(zhí)行通常的寫入動(dòng)作外，能夠執(zhí)行無需進(jìn)行寫入動(dòng)作就使顯示元件部兩端間的電壓的絕對值復(fù)原(回歸)為前ー個(gè)寫入動(dòng)作時(shí)的值的動(dòng)作(自刷新動(dòng)作)。特別是，根據(jù)本發(fā)明，通過施加一次脈沖電壓，能夠從多個(gè)像素電路中僅使具有應(yīng)復(fù)原成作為對象的灰度等級的電壓狀態(tài)的內(nèi)部節(jié)點(diǎn)的像素電路自動(dòng)刷新，能夠在內(nèi)部節(jié)點(diǎn)保持有多值電平的電壓狀態(tài)的狀態(tài)下進(jìn)行自刷新動(dòng)作。在排列有多個(gè)像素電路的情況下，一般按每一行執(zhí)行通常的寫入動(dòng)作。因此，最大需要驅(qū)動(dòng)所排列的像素電路的行的數(shù)量的量的驅(qū)動(dòng)電路。根據(jù)本發(fā)明的像素電路，通過進(jìn)行自刷新動(dòng)作，對于配置的多個(gè)像素，能夠按所保持的電壓狀態(tài)統(tǒng)ー執(zhí)行刷新動(dòng)作。因此，能夠大幅減少從刷新動(dòng)作的開始到結(jié)束所必需的驅(qū)動(dòng)電路的驅(qū)動(dòng)次數(shù)，能夠?qū)崿F(xiàn)低消耗功率(低耗電量)。此外，像素電路內(nèi)不需要另外具有SRAM等存儲器部，因此不會像現(xiàn)有技術(shù)那樣大幅降低開ロ率。


圖1是表示本發(fā)明的顯示裝置的概要結(jié)構(gòu)的一例的框圖。圖2是液晶顯示裝置的局部截面概要結(jié)構(gòu)圖。圖3是表示本發(fā)明的顯示裝置的概要結(jié)構(gòu)的一例的框圖。圖4是表示本發(fā)明的像素電路的基本電路結(jié)構(gòu)的電路圖。圖5是表示本發(fā)明的像素電路的其它基本電路結(jié)構(gòu)的電路圖。圖6是表示本發(fā)明的像素電路的其它基本電路結(jié)構(gòu)的電路圖。圖7是表示本發(fā)明的像素電路中第一類型的電路結(jié)構(gòu)例的電路圖。圖8是表示本發(fā)明的像素電路中第一類型的其它電路結(jié)構(gòu)例的電路圖。圖9是表示本發(fā)明的像素電路中第二類型的電路結(jié)構(gòu)例的電路圖。圖10是表示本發(fā)明的像素電路中第二類型的電路結(jié)構(gòu)例的電路圖。
18
圖11是表示本發(fā)明的像素電路中第二類型的電路結(jié)構(gòu)例的電路圖。圖12是表示本發(fā)明的像素電路中第二類型的電路結(jié)構(gòu)例的電路圖。圖13是表示本發(fā)明的像素電路中第二類型的電路結(jié)構(gòu)例的電路圖。圖14是表示本發(fā)明的像素電路中第二類型的電路結(jié)構(gòu)例的電路圖。圖15是表示本發(fā)明的像素電路中第二類型的電路結(jié)構(gòu)例的電路圖。圖16是表示本發(fā)明的像素電路中第三類型的電路結(jié)構(gòu)例的電路圖。圖17是表示本發(fā)明的像素電路中第三類型的電路結(jié)構(gòu)例的電路圖。圖18是第一、第三類型的像素電路的第二實(shí)施方式的自刷新動(dòng)作的時(shí)序圖。圖19是第一、第三類型的像素電路的第二實(shí)施方式的自刷新動(dòng)作的另外的時(shí)序圖。圖20是第一、第三類型的像素電路的第二實(shí)施方式的自刷新動(dòng)作的另外的時(shí)序圖。圖21是第二類型的像素電路的第二實(shí)施方式的自刷新動(dòng)作的時(shí)序圖。圖22是第二類型的像素電路的第二實(shí)施方式的自刷新動(dòng)作的另外的時(shí)序圖。圖23是第一類型的像素電路的第三實(shí)施方式的自刷新動(dòng)作的時(shí)序圖。圖M是第二類型的像素電路的第三實(shí)施方式的自刷新動(dòng)作的時(shí)序圖。圖25是第二類型的像素電路的第三實(shí)施方式的自刷新動(dòng)作的另外的時(shí)序圖。圖沈是第一類型的像素電路的持續(xù)顯示模式時(shí)的寫入動(dòng)作的時(shí)序圖。圖27是第二類型的像素電路的持續(xù)顯示模式時(shí)的寫入動(dòng)作的時(shí)序圖。圖觀是第二類型的像素電路的持續(xù)顯示模式時(shí)的寫入動(dòng)作的時(shí)序圖。圖四是第三類型的像素電路的持續(xù)顯示模式時(shí)的寫入動(dòng)作的時(shí)序圖。圖30是表示持續(xù)顯示模式下寫入動(dòng)作與刷新動(dòng)作的執(zhí)行流程的時(shí)序圖。圖31是表示第一類型的像素電路的通常顯示模式時(shí)的寫入動(dòng)作的時(shí)序圖的一例。圖32是表示第二類型的像素電路的通常顯示模式時(shí)的寫入動(dòng)作的時(shí)序圖的一例。圖33是用于對持續(xù)顯示模式的寫入動(dòng)作假設(shè)的問題點(diǎn)進(jìn)行說明的概念圖；圖34是第七實(shí)施方式的持續(xù)顯示模式的寫入動(dòng)作的時(shí)序圖的一個(gè)例子；圖35是表示進(jìn)行了第七實(shí)施方式的寫入動(dòng)作時(shí)的極性變化的概念圖；圖36是第七實(shí)施方式的自刷新動(dòng)作的時(shí)序圖；圖37是表示本發(fā)明像素電路的再另一基本電路結(jié)構(gòu)的電路圖；圖38是表示本發(fā)明像素電路的再另一基本電路構(gòu)結(jié)構(gòu)的電路圖；圖39是一般的有源矩陣型液晶顯示裝置的像素電路的等效電路圖；圖40是表示mXn像素的有源矩陣型液晶顯示裝置的電路配置例的方框具體實(shí)施例方式以下參照附圖對本發(fā)明的像素電路和顯示裝置的各實(shí)施方式進(jìn)行說明。其中，對于與圖35和36相同的結(jié)構(gòu)要素，標(biāo)注相同的符號。[第一實(shí)施方式]
第一實(shí)施方式中，對本發(fā)明的顯示裝置(以下僅稱“顯示裝置”)和本發(fā)明的像素電路(以下僅稱“像素電路”)的結(jié)構(gòu)進(jìn)行說明。顯示裝置圖1表示顯示裝置1的概要結(jié)構(gòu)。顯示裝置1包括有源矩陣基板10、對置電極80、 顯示控制電路11、對置電極驅(qū)動(dòng)電路12、源極驅(qū)動(dòng)器13、柵極驅(qū)動(dòng)器14和后述的各種信號線。在有源矩陣基板10上，在行和列方向上分別配置有多個(gè)像素電路2，形成像素電路陣列。另外，在圖1中，為了避免附圖變得復(fù)雜，將像素電路2模塊化表示。此外，為了明確表示在有源矩陣基板10上形成有各種信號線，為方便起見，將有源矩陣基板圖示在對置電極80的上側(cè)。本實(shí)施方式中，表示裝置1形成為能夠使用相同的像素電路2，在通常顯示模式和持續(xù)顯示模式這兩個(gè)顯示模式下進(jìn)行畫面顯示的結(jié)構(gòu)。通常顯示模式是以全彩顯示來顯示動(dòng)態(tài)圖像或靜態(tài)圖像的顯示模式，其利用的是使用背光源的透射型液晶顯示。而另一方面，本實(shí)施方式的持續(xù)顯示模式，以像素電路為單位顯示3個(gè)灰度等級以上的多個(gè)灰度等級，將三個(gè)相鄰的像素電路2分配給3原色(R、G、B)的各個(gè)顏色。例如，在灰度等級數(shù)為3 個(gè)灰度等級時(shí)顯示27色，在4個(gè)灰度等級時(shí)顯示64色。不過，假定的灰度等級數(shù)少于通常顯示模式時(shí)的灰度等級數(shù)。此外，在持續(xù)顯示模式中，通過將相鄰的三個(gè)像素電路進(jìn)一步組合多個(gè)組，能夠利用面積灰度等級來增多顯示色的數(shù)量。并且，本實(shí)施方式的持續(xù)顯示模式，是透射型液晶顯示和反射型液晶顯示均能利用的技木。在以下說明中，為方便起見，將與ー個(gè)像素電路2對應(yīng)的最小顯示單位稱作“像素”，寫入各像素電路的“像素?cái)?shù)據(jù)”，在基于3原色(R、G、B)進(jìn)行彩色顯示的情況下為各顏色的灰度等級數(shù)據(jù)。在除了 3原色之外還包含多個(gè)灰度等級的亮度數(shù)據(jù)進(jìn)行彩色顯示的情況下，該亮度數(shù)據(jù)也包含在像素?cái)?shù)據(jù)中。圖2是表示有源矩陣基板10和對置電極80的關(guān)系的概要截面結(jié)構(gòu)圖，表示了作為像素電路2的結(jié)構(gòu)要素的顯示元件部21 (參照圖4)的結(jié)構(gòu)。有源矩陣基板10是光透射性的透明基板，例如由玻璃或塑料構(gòu)成。如圖1所示，在有源矩陣基板10上形成包含各信號線的像素電路2。圖2中，圖示了像素電極20代表像素電路2的結(jié)構(gòu)要素。像素電極20由光透射性的透明導(dǎo)電材料，例如ITO (銅錫氧化物)構(gòu)成。以與有源矩陣基板10相対的方式，配置有光透射性的對置基板81，在這兩個(gè)基板的間隙中，保持液晶層75。在兩個(gè)基板的外表面粘貼有偏光板(未圖示)。液晶層75在兩個(gè)基板的周邊部分由密封部件74密封。在對置基板81，以與像素電路20相対的方式形成有由ITO等光透射性的透明導(dǎo)電材料構(gòu)成的對置電極80。該對置電極80，以在對置基板81上大致擴(kuò)張到整個(gè)面的方式，形成為單ー的膜。此處，由挾持在一個(gè)像素電極20和對置電極80之間的液晶層75，形成単位液晶顯示元件Clc (參照圖4)。另外，背光源裝置(未圖示)配置在有源矩陣基板10的背面?zhèn)龋軌蛟趶挠性淳仃嚮?0朝向?qū)χ没?1的方向上發(fā)射光。如圖1所示，在有源矩陣基板10上，多個(gè)信號線在縱橫方向上形成。并且，在沿縱向方向(列方向)延伸的m根源極線(SL1、SL2、……、SLm)和沿橫向方向(行方向)延伸的η根柵極線(GL1、GL2、……、GLn)所交叉的部位，矩陣狀地形成有多個(gè)像素電路2。m、 η均為2以上的自然數(shù)。另外，各源極線以“源極線SL”為代表，各柵極線以“柵極線GL”為代表。此處，源極線SL對應(yīng)于“數(shù)據(jù)信號線”，柵極線GL對應(yīng)于“掃描信號線”。另外，源極驅(qū)動(dòng)器13對應(yīng)于“數(shù)據(jù)信號線驅(qū)動(dòng)電路”，柵極驅(qū)動(dòng)器14對應(yīng)于“掃描信號線驅(qū)動(dòng)電路”， 對置電極驅(qū)動(dòng)電路12對應(yīng)干“對置電極電壓供給電路”，顯示控制電路11的一部分對應(yīng)于 “控制線驅(qū)動(dòng)電路”。另タト，圖1中表示了顯示控制電路11、對置電極驅(qū)動(dòng)電路12分別獨(dú)立于源極驅(qū)動(dòng)器13、柵極驅(qū)動(dòng)器14存在的情況，但也可以是在這些驅(qū)動(dòng)器內(nèi)包含顯示控制電路11、對置電極驅(qū)動(dòng)電路12的結(jié)構(gòu)。本實(shí)施方式中，作為驅(qū)動(dòng)像素電路2的信號線，除了上述源極線SL和柵極線GL以外，還具有基準(zhǔn)線REF、輔助電容線CSL和升壓線BST。此外，作為另外的結(jié)構(gòu)例，還可以具有選擇線SEL。這種情況下的顯示裝置的結(jié)構(gòu)如圖3所示?；鶞?zhǔn)線REF、升壓線BST、選擇線SEL，分別對應(yīng)干“第一控制線”、“第二控制線”、 “第三控制線”、“電壓供給線”，由顯示控制電路11驅(qū)動(dòng)。此外，輔助電容線CSL對應(yīng)干“第四控制線”或“固定電壓線”，作為一例，由顯示控制電路11驅(qū)動(dòng)。圖1和圖3中，基準(zhǔn)線REF、升壓線BST和輔助電容線CSL，均以在行方向上延伸的方式設(shè)置于各行，在像素電路陣列的周邊部，各行的配線彼此連接而成為一體，但也可以是各行的配線被單獨(dú)驅(qū)動(dòng)，能夠根據(jù)動(dòng)作模式施加共用的電壓的結(jié)構(gòu)，或者也可以以在列方向上延伸的方式設(shè)置?；旧?，基準(zhǔn)線REF、升壓線BST和輔助電容線CSL，各自為被多個(gè)像素電路2共用的結(jié)構(gòu)。另外，在還具有選擇線SEL的情況下，可以與升壓線BST同樣地設(shè)置。顯示控制電路11，是對后述通常顯示模式和持續(xù)顯示模式下的各寫入動(dòng)作，和持續(xù)寫入模式下的自刷新動(dòng)作進(jìn)行控制的電路。在寫入動(dòng)作中，顯示控制電路11從外部的信號源接收表示要顯示的圖像的數(shù)據(jù)信號Dv和定時(shí)信號Ct，基于該信號Dv、Ct，作為用于在像素電路陣列的顯示元件部21 (參照圖4)上顯示圖像的信號，生成對源極驅(qū)動(dòng)器13供給的數(shù)字圖像信號DA和數(shù)據(jù)側(cè)定時(shí)控制信號Mc，對柵極驅(qū)動(dòng)器14供給的掃描側(cè)定時(shí)控制信號Gtc，對對置電極驅(qū)動(dòng)電路12供給的對置電壓控制信號kc，和分別對基準(zhǔn)線REF、升壓線BST、輔助電容線CSL以及選擇線 SEL——存在的情況下——施加的各信號電壓。此外，在自刷新動(dòng)作中，源極驅(qū)動(dòng)器13，根據(jù)來自顯示控制電路11的控制，對與作為對象的像素電路2連接的所有源極線SL，在同一定時(shí)施加相同的電壓(詳細(xì)內(nèi)容后述)。柵極驅(qū)動(dòng)器14，是根據(jù)來自顯示控制電路11的控制，在寫入動(dòng)作和自刷新動(dòng)作中，在規(guī)定的定時(shí)對各柵極線GL施加規(guī)定的電壓振幅的柵極信號的電路。另外，該柵極驅(qū)動(dòng)器14也可以與像素電路2同樣地形成在有源矩陣基板10上。在寫入動(dòng)作中，柵極驅(qū)動(dòng)器14為了基于掃描側(cè)定時(shí)控制信號Gtc對各像素電路2 寫入源極信號な1、Sc2,……、km，在數(shù)字圖像信號DA的各幀期間，大致按每一水平期間依次選擇柵極線GL1、GL2、……,GLn0此外，在自刷新動(dòng)作中，柵極驅(qū)動(dòng)器14，根據(jù)來自顯示控制電路11的控制，對與作為對象的像素電路2連接的所有柵極線GL，在同一定時(shí)施加相同的電壓(詳細(xì)內(nèi)容后述)。對置電極驅(qū)動(dòng)電路12，經(jīng)由對置電極配線CML對對置電極80施加對置電壓Vcom。 本實(shí)施方式中，對置電極驅(qū)動(dòng)電路12在通常顯示模式和持續(xù)顯示模式下，將對置電壓Vcom 在規(guī)定的高電平(5V)和規(guī)定的低電平(OV)之間交替地切換輸出。像這種將對置電壓Vcom 在高電平和低電平之間切換并同時(shí)驅(qū)動(dòng)對置電極80，稱作“對置AC驅(qū)動(dòng)”。通常顯示模式下的“對置AC驅(qū)動(dòng)”，按每一水平期間和每1幀期間，將對置電壓 Vcom在高電平和低電平之間切換。S卩，在某1幀期間內(nèi)，前后的兩個(gè)水平期間中，對置電極 80與像素電極20間的電壓極性發(fā)生變化。另外，在相同水平期間內(nèi)，前后的兩個(gè)幀期間中， 對置電極80與像素電極20間的電壓極性也發(fā)生變化。另ー方面，在持續(xù)顯示模式下，在1幀期間中，維持相同的電壓水平，但前后兩個(gè)寫入動(dòng)作中，對置電極80與像素電極20間的電壓極性發(fā)生變化。當(dāng)在對置電極80與像素電極20間持續(xù)施加同一極性的電壓吋，會發(fā)生顯示畫面的殘影(面殘影)，因此需要極性反轉(zhuǎn)動(dòng)作，通過采用“對置AC動(dòng)作”，能夠降低極性反轉(zhuǎn)動(dòng)作中對像素電極20施加的電壓振幅。像素電路接著，參照附圖4 17對像素電路2的結(jié)構(gòu)進(jìn)行說明。圖4 圖6表示本發(fā)明的像素電路2的基本電路結(jié)構(gòu)。所有的像素電路2的電路結(jié)構(gòu)共用，具有包含単位液晶顯示元件Clc的顯示元件部21、第一開關(guān)電路22、第二開關(guān)電路23、控制電路M和輔助電容元件Cs。輔助電容元件Cs對應(yīng)干“第二電容元件”。另外，圖4、圖5、圖6中所示的基本電路結(jié)構(gòu)，分別表示包含屬于后述第一 第三類型的基本電路結(jié)構(gòu)的共通的電路結(jié)構(gòu)。単位液晶顯示元件Clc與已參照圖2說明的相同， 因此省略說明。像素電極20與第一開關(guān)電路22、第二開關(guān)電路23和控制電路M的各一端連接， 形成內(nèi)部節(jié)點(diǎn)m。內(nèi)部節(jié)點(diǎn)m保持寫入動(dòng)作中從源極線SL供給的像素?cái)?shù)據(jù)的電壓。輔助電容元件Cs的一端與內(nèi)部節(jié)點(diǎn)m連接，另一端與輔助電容線CSL連接。該輔助電容元件Cs是為了使內(nèi)部節(jié)點(diǎn)m能夠穩(wěn)定地保持像素?cái)?shù)據(jù)的電壓而追加設(shè)置的。第一開關(guān)電路22的不構(gòu)成內(nèi)部節(jié)點(diǎn)m的ー側(cè)的一端與源極線SL連接。第一開關(guān)電路22具有作為開關(guān)元件作用的晶體管T3。晶體管T3指的是控制端子與柵極線連接的晶體管，對應(yīng)干“第三晶體管元件”。至少在晶體管T3關(guān)斷吋，第一開關(guān)電路22成為非導(dǎo)通狀態(tài)，源極線SL與內(nèi)部節(jié)點(diǎn)m間的導(dǎo)通被斷路。第二開關(guān)電路23的不構(gòu)成內(nèi)部節(jié)點(diǎn)附的ー側(cè)的一端與源極線SL連接。第二開關(guān)電路23由晶體管Tl和ニ極管Dl的串聯(lián)電路構(gòu)成。其中，晶體管Tl指的是控制端子與控制電路M的輸出節(jié)點(diǎn)N2連接的晶體管，對應(yīng)干“第一晶體管元件”。另外，ニ極管Dl在從源極線SL朝向內(nèi)部節(jié)點(diǎn)m的方向上具有整流作用，對應(yīng)于“ニ極管元件”。本實(shí)施方式中，該ニ極管Dl由PN結(jié)形成，但也可以由肖特基結(jié)(Schottky junction)、MOSFET的ニ極管連接(漏極或源極與柵極連接的M0SFET)形成。如圖4所示，第二開關(guān)電路23由晶體管Tl和ニ極管Dl的串聯(lián)電路構(gòu)成，是不包含后述晶體管T4的結(jié)構(gòu)，以下將其稱為第一類型。與該第一類型不同，如圖5和圖6所示，第二開關(guān)電路23可以由除了晶體管Tl、ニ極管Dl外還包含晶體管T4的串聯(lián)電路構(gòu)成。此時(shí)，根據(jù)晶體管T4的控制端子所連接的信號線，分為圖5和圖6兩種類型。圖5所示的像素電路的類型(第二類型)中，除升壓線 BST之外還具有選擇線SEL，該選擇線SEL與晶體管T4的控制端子連接。另ー方面，圖6所示的像素電路的類型(第三類型)中，升壓線BST與晶體管T4的控制端子連接。另外，第一類型中當(dāng)然不存在選擇線SEL。該晶體管T4對應(yīng)干“第四晶體管元件”。第一類型的情況下，在晶體管Tl導(dǎo)通吋，當(dāng)ニ極管Dl的兩端間產(chǎn)生導(dǎo)通電壓 (turn-on voltage)以上的電位差吋，在從源極線SL朝向內(nèi)部節(jié)點(diǎn)附的方向上，第二開關(guān)電路23導(dǎo)通。另ー方面，在第二和第三類型的情況下，在晶體管Tl和T3的雙方導(dǎo)通(ON) 吋，當(dāng)ニ極管Dl的兩端間產(chǎn)生導(dǎo)通電壓以上的電位差吋，在從源極線SL朝向內(nèi)部節(jié)點(diǎn)m 的方向上，第二開關(guān)電路23導(dǎo)通?？刂齐娐穼τ删w管T2和升壓電容元件Cbst的串聯(lián)電路構(gòu)成。晶體管T2的第一端子與內(nèi)部節(jié)點(diǎn)m連接，控制端子與基準(zhǔn)線REF連接。另外，晶體管T2的第二端子與升壓電容元件Cbst的第一端子和晶體管Tl的控制端子連接，形成輸出節(jié)點(diǎn)N2。升壓電容元件Cbst的第二端子與升壓線BST連接。晶體管T2對應(yīng)干“第二晶體管元件”。另外，內(nèi)部節(jié)點(diǎn)m與輔助電容元件Cs的一端以及液晶電容元件Clc的一端連接。 為了避免標(biāo)記變得復(fù)雜，將輔助電容元件的靜電電容(稱作“輔助電客”)表示為Cs，將液晶電容元件的靜電電容(稱作“液晶電客”)表示為Cic。此時(shí)，寄生于內(nèi)部節(jié)點(diǎn)m的全部電容，即要寫入并保持像素?cái)?shù)據(jù)的像素電容Cp，大致由液晶電容Clc和輔助電容Cs的和表示(Cp ^ Clc+Cs)。此時(shí)，升壓電容元件Cbst被設(shè)定成，若將該元件的靜電電容(稱作“升壓電客”) 記載為Cbst，則Cbst << Cp成立。輸出節(jié)點(diǎn)N2，在晶體管T2導(dǎo)通吋，保持與內(nèi)部節(jié)點(diǎn)m的電壓水平相應(yīng)的電壓，在晶體管T2關(guān)斷時(shí)，即使內(nèi)部節(jié)點(diǎn)m的電壓水平發(fā)生變化，也維持當(dāng)初的保持電壓。通過該輸出節(jié)點(diǎn)N2的保持電壓，對第二開關(guān)電路23的晶體管Tl的開、關(guān)進(jìn)行控制。上述4種的晶體管Tl T4，均為形成在有源矩陣基板10上的多晶硅TFT或非晶硅TFT等薄膜晶體管，第一和第二端子中的ー個(gè)相當(dāng)于漏極電極，另ー個(gè)相當(dāng)于源極電極， 控制端子相當(dāng)于柵極電極。另外，各晶體管Tl T4可以分別由單個(gè)的晶體管元件構(gòu)成，但在非常需要抑制關(guān)斷時(shí)的漏電流的情況下，也可以將多個(gè)晶體管串聯(lián)連接并共用控制端子而構(gòu)成。以下像素電路2的動(dòng)作說明中，晶體管Tl T4均為N溝道型的多晶硅TFT，并假定閾值電壓為2V左右。此外，ニ極管Dl也與上述晶體管Tl T4同樣地形成在有源矩陣基板10上。本實(shí)施方式中，該ニ極管Dl由多晶硅的PN結(jié)實(shí)現(xiàn)。[第一類型]首先，對第二開關(guān)電路23由僅有晶體管Tl和ニ極管Dl的串聯(lián)電路構(gòu)成的屬于第一類型的像素電路進(jìn)行說明。此時(shí)，如上所述，根據(jù)第一開關(guān)電路22的結(jié)構(gòu)，假定圖7 圖8所示的像素電路 2A。圖7所示的第一類型的像素電路2A中，第一開關(guān)電路22僅由晶體管T3構(gòu)成。此處，圖7中第二開關(guān)電路23由ニ極管Dl和晶體管Tl的串聯(lián)電路構(gòu)成，作為ー例，表示了晶體管Tl的第一端子與內(nèi)部節(jié)點(diǎn)m連接，晶體管Tl的第二端子與ニ極管DI的陰極端子連接，ニ極管Dl的陽極端子與源極線SL連接的結(jié)構(gòu)例。不過，也可以如圖8所示將該串聯(lián)電路的晶體管Tl和ニ極管Dl的配置調(diào)換。另外，也可以采用在使晶體管Tl位于兩個(gè)ニ極管Dl之間的電路結(jié)構(gòu)。[第二類型]接著，對第二開關(guān)電路23由晶體管Tl、ニ極管Dl和晶體管T4的串聯(lián)電路構(gòu)成，并且晶體管T4的控制端子與選擇線SEL連接的屬于第二類型的像素電路進(jìn)行說明。第二類型中，根據(jù)第一開關(guān)電路22的結(jié)構(gòu)，假定圖9 圖11所示的像素電路2B， 和圖12 圖15所示的像素電路2C。圖9所示的像素電路2B中，第一開關(guān)電路22僅由晶體管T3構(gòu)成。另外，與第一類型同樣地，在第二開關(guān)電路23的結(jié)構(gòu)中，能夠?qū)崿F(xiàn)與ニ極管Dl的配置相應(yīng)的變形電路(例如參照圖10、圖11)。此外，在這些電路中，也能夠?qū)⒕w管Tl和T4的配置調(diào)換。圖12所示的像素電路2C中，第一開關(guān)電路22由晶體管T3和晶體管T4的串聯(lián)電路構(gòu)成。通過改變晶體管T4的配置部位來實(shí)現(xiàn)圖13所示的變形電路。另外，通過配置多個(gè)晶體管T4也能夠?qū)崿F(xiàn)圖14所示的變形電路。另外，如圖15所示，也能夠?qū)崿F(xiàn)代替第一開關(guān)電路22內(nèi)的晶體管T4，具備控制端子與該晶體管料的控制端子彼此連接的晶體管T5。[第三類型]接著，對第二開關(guān)電路23由晶體管Tl、ニ極管Dl和晶體管T4的串聯(lián)電路構(gòu)成，并且晶體管T4的控制端子與升壓線BST連接的屬于第三類型的像素電路進(jìn)行說明。第三類型的各像素電路，是對于第二類型的各像素電路，使晶體管T4的控制端子的連接目標(biāo)為升壓線BST，并使其不具備選擇線SEL而形成的。因而，能夠?qū)崿F(xiàn)與圖9 圖 11所示的像素電路2B，和圖12 圖15所示的像素電路2C分別對應(yīng)的像素電路。作為ー 例，在圖16中表示與圖9的像素電路2B對應(yīng)的像素電路2D，在圖17中表示與圖12的像素電路2C對應(yīng)的像素電路2E。另外，上述各類型的像素電路中，也能夠?qū)⑼粋€(gè)晶體管元件或ニ極管元件分別串聯(lián)連接多個(gè)而實(shí)現(xiàn)。[第二實(shí)施方式]第二實(shí)施方式中，參照

上述第一 第三類型的各像素電路的自刷新動(dòng)作。自刷新動(dòng)作指的是，在持續(xù)顯示模式的動(dòng)作中，對于多個(gè)像素電路2，使第一開關(guān)電路22、第二開關(guān)電路23和控制電路M以規(guī)定的時(shí)序動(dòng)作，并使像素電路20的電位(也是內(nèi)部節(jié)點(diǎn)W的電位)復(fù)原為在前一個(gè)寫入動(dòng)作中寫入的灰度等級的電位的動(dòng)作，以所有灰度等級的像素電路為對象，按各灰度等級同時(shí)地、統(tǒng)一地復(fù)原。自刷新動(dòng)作是使用了上述像素電路2A 2E的本發(fā)明的特有的動(dòng)作，與現(xiàn)有技術(shù)中進(jìn)行通常的寫入動(dòng)作而使像素電極20的電位復(fù)原的“外部刷新動(dòng)作”相比，能夠大幅降低消耗功率(耗電量)。另外，上述 “同時(shí)地、統(tǒng)一地”中的“同吋”，指的是一系列自刷新動(dòng)作的具有時(shí)間寬度的“同吋”。另ー方面，在現(xiàn)有技術(shù)中進(jìn)行的是，進(jìn)行寫入動(dòng)作，在維持施加在像素電極20和對置電極80間的液晶電壓Vcl的絕對值的同時(shí)僅使極性反轉(zhuǎn)的動(dòng)作(外部極性反轉(zhuǎn))。當(dāng)進(jìn)行該外部極性反轉(zhuǎn)時(shí)，極性發(fā)生反轉(zhuǎn)，并且液晶電壓Vcl的絕對值也被更新為前一次寫入時(shí)的狀態(tài)。即，同時(shí)進(jìn)行了極性反轉(zhuǎn)和刷新。因此，雖然通常情況下不會以不使極性反轉(zhuǎn)、僅更新液晶電壓Vcl的絕對值為目的地通過寫入動(dòng)作執(zhí)行刷新動(dòng)作，但以下為了說明上的方便，從與自刷新動(dòng)作進(jìn)行比較的觀點(diǎn)出發(fā)，將這樣的刷新動(dòng)作稱作“外部刷新動(dòng)作”。另外，即使在利用外部極性反轉(zhuǎn)動(dòng)作執(zhí)行刷新動(dòng)作的情況下，寫入動(dòng)作也是要進(jìn)行的。即，在與該現(xiàn)有技術(shù)進(jìn)行比較的情況下，利用本實(shí)施方式的自刷新動(dòng)作，能夠大幅降低消耗功率。如后文所述，本實(shí)施方式的自刷新動(dòng)作中，對所有的像素電路設(shè)定為相同的電壓施加狀態(tài)，但實(shí)際上，在該電壓狀態(tài)下，內(nèi)部節(jié)點(diǎn)W僅表現(xiàn)特定的一灰度等級的電壓狀態(tài)的像素電路被自動(dòng)選擇，內(nèi)部節(jié)點(diǎn)W的電位被復(fù)原(刷新)。即，雖然對所有的像素電路進(jìn)行電壓施加，但實(shí)際上，在該電壓施加的時(shí)刻，存在內(nèi)部節(jié)點(diǎn)m的電位被刷新的像素電路和沒有被刷新的像素電路。因此，為了避免表述上出現(xiàn)混淆，以下將“自刷新(動(dòng)作)”這一措詞和“刷新(動(dòng)作)”這一措詞刻意區(qū)別記載。前者用于表示廣義上的概念，指的是用于使各像素電路的內(nèi)部節(jié)點(diǎn)W的電位復(fù)原的一系列動(dòng)作。而另一方面，后者用于表示狹義上的概念，指的實(shí)際上使像素電極的電位(內(nèi)部節(jié)點(diǎn)的電位)復(fù)原的動(dòng)作。即，本實(shí)施方式的“自刷新動(dòng)作”，是對所有的像素電路，通過設(shè)定為相同的電壓狀態(tài)而僅表現(xiàn)特定的一灰度等級的電壓狀態(tài)的內(nèi)部節(jié)點(diǎn)被自動(dòng)選擇進(jìn)行“刷新”的動(dòng)作。并且，通過改變要變更作為“刷新”對象的灰度等級的電壓的值而同樣地進(jìn)行電壓施加，從而對所有的灰度等級實(shí)施“刷新”。像這樣，本實(shí)施方式中的“自刷新動(dòng)作”，是按每一灰度等級進(jìn)行“刷新動(dòng)作”的結(jié)構(gòu)。對于與作為自刷新動(dòng)作的對象的像素電路2連接的所有的柵極線GL、源極線SL、基準(zhǔn)線REF、輔助電容線CSL、升壓線BST和對置電極80，全部在相同定時(shí)進(jìn)行電壓施加。在具備選擇線SEL的第二類型的像素電路的情況下，對于該選擇線SEL也同樣地進(jìn)行電壓施加。這樣，在相同定時(shí)下，對所有的柵極線GL施加了相同電壓，對所有的基準(zhǔn)線REF施加了相同的電壓，對所有的輔助電容線CSL施加了相同的電壓，對所有的升壓線BST施加了相同的電壓。這些電壓施加的定時(shí)控制，由圖1所示的顯示控制電路11進(jìn)行，各個(gè)電壓施加，由顯示控制電路11、對置電極驅(qū)動(dòng)電路12、源極驅(qū)動(dòng)器13和柵極驅(qū)動(dòng)器14進(jìn)行。在本實(shí)施方式的持續(xù)顯示模式下，也如第一實(shí)施方式中所述，以像素電路為單位，保持3個(gè)灰度等級(3值)的像素?cái)?shù)據(jù)。此時(shí)，保持在內(nèi)部節(jié)點(diǎn)m的電位VNl(也是像素電路20的電位)，表示第一 第三電壓狀態(tài)這三個(gè)電壓狀態(tài)。本實(shí)施方式中，作為一例，令第一電壓狀態(tài)(高電壓狀態(tài))為5V，第二電壓狀態(tài)(中電壓狀態(tài))為3V，第三電壓狀態(tài)(低電壓狀態(tài))為0V。能夠設(shè)想到在自刷新動(dòng)作即將執(zhí)行前的狀態(tài)下，分別同時(shí)存在像素電極20被寫入成第一電壓狀態(tài)的像素、被寫入成第二電壓狀態(tài)的像素和被寫入成第三電壓狀態(tài)的像素的情況。不過，根據(jù)本實(shí)施方式的自刷新動(dòng)作，無論像素電極20被寫入成怎樣的電壓狀態(tài)，通過進(jìn)行基于相同的時(shí)序的電壓施加處理，能夠?qū)λ械南袼仉娐愤M(jìn)行刷新動(dòng)作。針對該內(nèi)容，參照時(shí)序圖和電路圖進(jìn)行說明。另外，以下說明中，將在前一個(gè)寫入動(dòng)作中寫入了第一電壓狀態(tài)的電壓(高電平電壓)，使該高電平電壓復(fù)原的情況稱為“實(shí)例H”，將在前一個(gè)寫入動(dòng)作中寫入了第二電壓狀態(tài)的電壓(中電平電壓)，使該高電平電壓復(fù)原的情況稱為“實(shí)例M”，將在前一個(gè)寫入動(dòng)作中寫入了第三電壓狀態(tài)的電壓(低電平電壓)，使該高電平電壓復(fù)原的情況稱為“實(shí)例L”。另外，在第一實(shí)施方式中，如上所述，令各晶體管的閾值電壓為2V。并且令二極管Dl的導(dǎo)通電壓為0. 6V。<第一類型>首先，對第二開關(guān)電路23由僅有晶體管Tl和二極管Dl的串聯(lián)電路構(gòu)成的第一類型的像素電路2A的自刷新動(dòng)作進(jìn)行說明。此處假定是圖7所示的像素電路2A。圖18表示第一類型的自刷新動(dòng)作的時(shí)序圖。如圖18所示，自刷新動(dòng)作被分解為兩個(gè)步驟Sl和S2，其中步驟Sl還具有兩個(gè)階段Pl和P2。圖18中，圖示了與作為自刷新動(dòng)作的對象的像素電路2A連接的所有的柵極線GL、源極線SL、升壓線BST、基準(zhǔn)線REF、輔助電容線CSL、升壓線BST的各電壓波形和對置電壓Vcom的電壓波形。其中，本實(shí)施方式中，像素電路陣列的所有像素電路為自刷新動(dòng)作的對象。另外，圖18中還圖示了表示各實(shí)例H、M、L中內(nèi)部節(jié)點(diǎn)附的電位(像素電壓)VNl和輸出節(jié)點(diǎn)N2的電位VN2的變化的波形，以及晶體管Tl T3的各步驟和各階段中的開關(guān)狀態(tài)。另外，圖18中在括號中明確記載了對應(yīng)于哪個(gè)實(shí)例。例如，VNl (H)是表示實(shí)例H中電位VNl的變化的波形。另外，令在開始自刷新動(dòng)作的時(shí)刻(tl)之前的時(shí)間點(diǎn)，實(shí)例H中寫入了高電平，實(shí)例M中寫入了中電平，實(shí)例L中寫入了低電平。在寫入動(dòng)作執(zhí)行后，隨著時(shí)間的經(jīng)過，像素電路內(nèi)各晶體管中產(chǎn)生漏電流，隨之導(dǎo)致內(nèi)部節(jié)點(diǎn)W的電位VNl發(fā)生變動(dòng)。在實(shí)例H的情況下，在剛進(jìn)行寫入動(dòng)作后VNl為5V，但隨著時(shí)間的經(jīng)過，該值會表現(xiàn)為比最初低的值。同樣地，在實(shí)例M的情況下，在剛進(jìn)行寫入動(dòng)作后VNl為3V，但隨著時(shí)間的經(jīng)過，該值也會表現(xiàn)為比最初低的值。在該實(shí)例H、M的情況下，內(nèi)部節(jié)點(diǎn)W的電位隨時(shí)間而緩緩降低，主要原因是漏電流經(jīng)由關(guān)斷狀態(tài)的晶體管而流向低電位(例如接地線)。另外，在實(shí)例L的情況下，在剛進(jìn)行寫入動(dòng)作后，電位Ml為0V，但會隨時(shí)間經(jīng)過而少許提升。這是因?yàn)?，在例如對其它像素電路進(jìn)行寫入動(dòng)作時(shí)對源極線SL施加寫入電壓，即使是非選擇的像素電路，也會經(jīng)由非導(dǎo)通的晶體管而從源極線SL向內(nèi)部節(jié)點(diǎn)m流動(dòng)漏電流。圖18中，在時(shí)刻tl，VNl(H)表示為比5V稍低，VW (M)表示為比3V稍低，VW (L)表示為比OV稍高。這些都是考慮到了上述的電位變動(dòng)。本實(shí)施方式的自刷新動(dòng)作，大致分為兩個(gè)步驟Sl和S2。步驟Sl對應(yīng)于“自刷新步驟”，步驟S2對應(yīng)于“待機(jī)步驟”。步驟Sl中，通過施加脈沖電壓，而直接對實(shí)例H和實(shí)例M執(zhí)行刷新動(dòng)作。另一方面，在步驟S2中，通過施加比步驟Sl更長的時(shí)間(例如10倍以上的時(shí)間)的一定的電壓，而間接對實(shí)施L執(zhí)行刷新動(dòng)作。其中，“直接執(zhí)行”表示的是，使內(nèi)部節(jié)點(diǎn)m與源極線SL經(jīng)由第二開關(guān)電路23導(dǎo)通，而對內(nèi)部節(jié)點(diǎn)m供給施加在源極線SL上的電壓，將內(nèi)部節(jié)點(diǎn)的電位VNl設(shè)定為目標(biāo)值。而“間接執(zhí)行”表示的是，雖然內(nèi)部節(jié)點(diǎn)m與源極線SL不經(jīng)由第二開關(guān)電路23導(dǎo)通，但利用經(jīng)由非導(dǎo)通的第一開關(guān)電路22在內(nèi)部節(jié)點(diǎn)附與源極線SL間流動(dòng)的微小的漏電流，而使內(nèi)部節(jié)點(diǎn)m的電位vm接近目標(biāo)值。另外，在步驟Sl中，各步驟Sl具有兩個(gè)階段Pl和P2。各階段的不同點(diǎn)在于刷新的是實(shí)例H和實(shí)例M中的哪一個(gè)。圖18中，階段Pl中僅刷新實(shí)例H(寫入高電壓)的內(nèi)部節(jié)點(diǎn)Ni，階段P2中僅刷新實(shí)例M(寫入中電壓)的內(nèi)部節(jié)點(diǎn)m。以下對該動(dòng)作進(jìn)行詳細(xì)說明。步驟Si/階段Pl從時(shí)刻tl開始的階段Pl中，對柵極線GL施加使晶體管T3完全成為關(guān)斷狀態(tài)的電壓。此處令其為-5V。此外，在自刷新動(dòng)作執(zhí)行中晶體管T3是始終關(guān)斷的，所以對柵極線GL的施加電壓在自刷新動(dòng)作執(zhí)行中可以保持不變。施加于對置電極80的對置電壓Vcom和施加于輔助電容線CSL的電壓設(shè)為OV。這不局限于0V，可以原封不動(dòng)地維持時(shí)刻tl更靠前的時(shí)點(diǎn)的電壓值。另外，關(guān)于這些電壓，也可以在自刷新動(dòng)作執(zhí)行中設(shè)為不變。在時(shí)刻tl時(shí)，對源極線SL施加要通過刷新動(dòng)作來恢復(fù)的內(nèi)部節(jié)點(diǎn)m的目標(biāo)電壓加上二極管Dl的導(dǎo)通電壓Vdn所得的電壓。在階段Pl時(shí)，由于刷新對象為實(shí)例H，因此內(nèi)部節(jié)點(diǎn)W的目標(biāo)電壓為5V。因此，當(dāng)將二極管Dl的導(dǎo)通電壓Vdn設(shè)為0.6V時(shí)，對源極線SL 施加 5. 6V。另外，該內(nèi)部節(jié)點(diǎn)附的目標(biāo)電壓對應(yīng)于“刷新目標(biāo)電壓”，二極管Dl的導(dǎo)通電壓Vdn對應(yīng)于“第一調(diào)整電壓”，在刷新步驟Sl中，實(shí)際施加于源極線SL的電壓對應(yīng)于“刷新輸入電壓”。當(dāng)使用該詞語時(shí)，規(guī)定為〈刷新輸入電壓=刷新目標(biāo)電壓+第一調(diào)整電壓〉。在階段Pl，刷新輸入電壓為5. 6V。在時(shí)刻tl時(shí)，在內(nèi)部節(jié)點(diǎn)m呈現(xiàn)成為刷新對象的電壓狀態(tài)(灰度等級)及比其高的電壓狀態(tài)(高灰度等級)的情況下，對基準(zhǔn)線REF施加使晶體管T2成為非導(dǎo)通那樣的電壓；在呈現(xiàn)比成為刷新對象的電壓狀態(tài)(灰度等級)低的電壓狀態(tài)(低灰度等級)的情況下，對基準(zhǔn)線REF施加使晶體管T2成為導(dǎo)通那樣的電壓。在階段Pl的情況下，由于刷新對象為實(shí)例H(第一電壓狀態(tài))，且不是更高電壓的電壓狀態(tài)，因此僅在內(nèi)部節(jié)點(diǎn)m為第一電壓狀態(tài)(實(shí)例H)的情況下，對基準(zhǔn)線REF施加晶體管T2成為非導(dǎo)通狀態(tài)那樣的電壓；在第二電壓狀態(tài)(實(shí)例M)及第三電壓狀態(tài)(實(shí)例L)的情況下，對基準(zhǔn)線REF施加晶體管T2成為導(dǎo)通狀態(tài)那樣的電壓。更具體而言，晶體管T2的閾值電壓Vt2為2V，因此通過將高于5V( = 3+2)的電壓施加于基準(zhǔn)線REF，能夠?qū)?shí)例M的晶體管T2設(shè)為導(dǎo)通狀態(tài)。另一方面，當(dāng)將高于7V(=5+2)的電壓施加于基準(zhǔn)線REF時(shí)，導(dǎo)致階段Pl的對象即實(shí)例H的晶體管T2也導(dǎo)通。因此，只要對基準(zhǔn)線REF施加5V和7V之間的電壓即可。另外，假定內(nèi)部節(jié)點(diǎn)m的電位，由于上述漏電流的產(chǎn)生等，在即將執(zhí)行自刷新動(dòng)作前的時(shí)間點(diǎn)，從由前一個(gè)寫入動(dòng)作寫入的電壓狀態(tài)起降低一定電平。即，與實(shí)例M對應(yīng)的內(nèi)部節(jié)點(diǎn)m的電位VN1，在自刷新動(dòng)作執(zhí)行前的時(shí)間點(diǎn)可能降低至2. 5V左右。此時(shí)，即使對基準(zhǔn)線REF施加了 5. IV左右的電壓的情況下，由于內(nèi)部節(jié)點(diǎn)m的電位降低的程度的不同，在實(shí)例M的情況下也可能會出現(xiàn)晶體管T2變?yōu)榉菍?dǎo)通，因此，留有一定程度的富余，令對基準(zhǔn)線施加的電壓為6. 5V。
在對基準(zhǔn)線REF施加了 6. 5V的情況下，在內(nèi)部節(jié)點(diǎn)附的電位VNl為4. 5V以上的像素電路中，晶體管T2為非導(dǎo)通，另一方面，在VNl小于4. 5V的像素電路中，晶體管T2導(dǎo)通。對于在前一個(gè)寫入動(dòng)作中寫入了 5V的實(shí)例H的內(nèi)部節(jié)點(diǎn)Ni，通過在沒有因漏電流的產(chǎn)生而降低0. 5V以上的時(shí)間之內(nèi)執(zhí)行該自刷新動(dòng)作，VNl實(shí)現(xiàn)了 4. 5V以上，晶體管T2成為非導(dǎo)通。另一方面，對于由前一個(gè)寫入動(dòng)作寫入了 3V的實(shí)例M的內(nèi)部節(jié)點(diǎn)Ni、寫入了 OV的實(shí)例L的內(nèi)部節(jié)點(diǎn)Ni，即使隨著時(shí)間的經(jīng)過也不會成為4. 5V以上，對于它們來說，晶體管T2均導(dǎo)通。根據(jù)以上內(nèi)容，從對基準(zhǔn)線REF施加的電壓Vref減去晶體管T2的閾值電壓Vt2后的值，需要位于該階段中作為刷新對象的實(shí)例H的內(nèi)部節(jié)點(diǎn)電位VNl和電壓狀態(tài)比其低一等級的實(shí)例M的內(nèi)部節(jié)點(diǎn)電位Vm之間。換而言之，該階段Pl中，對基準(zhǔn)線REF施加的電壓Vref，需要為滿足條件3V < (Vref-Vt2) < 5V的值。Vref_Vt2的電壓對應(yīng)于“刷新分離電壓”，Vt2對應(yīng)于“第二調(diào)整電壓”，Vref對應(yīng)于“刷新基準(zhǔn)電壓”。若使用這些措詞記載上述條件，則階段Pl中對基準(zhǔn)線REF施加的“刷新基準(zhǔn)電壓”對應(yīng)于，由作為刷新動(dòng)作的對象的電壓狀態(tài)(灰度等級)與比其低一等級的電壓狀態(tài)(灰度等級)之間的中間電壓規(guī)定的“刷新分離電壓”加上相當(dāng)于晶體管T2的閾值電壓的“第二調(diào)整電壓”而得的電壓值。對于升壓線BST施加的電壓是，在如上所述晶體管T2為非導(dǎo)通的實(shí)例H中使晶體管Tl為導(dǎo)通狀態(tài)，在晶體管T2導(dǎo)通的實(shí)例M和L中使晶體管Tl為非導(dǎo)通狀態(tài)的范圍內(nèi)的電壓。升壓線BST與升壓電容元件Cbst的一端連接。因此，當(dāng)對升壓線BST施加了高電平電壓時(shí)，升壓電容元件Cbst的另一端的電位，即輸出節(jié)點(diǎn)N2的電位VN2被提升。像這樣通過使施加在升壓線BST上的電壓提升而將輸出節(jié)點(diǎn)N2的電壓提升，以下稱為“升壓提升”。如上所述，在實(shí)例H的情況下，階段Pl中晶體管T2為非導(dǎo)通。因此，升壓提升導(dǎo)致的節(jié)點(diǎn)N2的電位變動(dòng)量，由升壓電容Cbst與寄生于節(jié)點(diǎn)N2的全部電容的比例決定。作為一例，令該比例為0. 7，則當(dāng)升壓電容元件的一個(gè)電極提升AVbst時(shí)，另一個(gè)電極即節(jié)點(diǎn)N2提升大致0. 7 Δ Vbst。在實(shí)例H的情況下，時(shí)刻tl時(shí)內(nèi)部節(jié)點(diǎn)m的電位VNl (H)表現(xiàn)為大致5V。若對晶體管Tl的柵極即輸出節(jié)點(diǎn)N2提供比VNl (H)高閾值電壓2V以上的電位，則晶體管Tl導(dǎo)通。本實(shí)施方式中，令時(shí)刻tl時(shí)對升壓線BST施加的電壓為10V。該情況下，輸出節(jié)點(diǎn)N2的電位提升7V。如后面在第四實(shí)施方式中所述的那樣，在寫入動(dòng)作中晶體管T2是導(dǎo)通的，因此在時(shí)刻tl前的時(shí)間點(diǎn)，節(jié)點(diǎn)N2表現(xiàn)為與節(jié)點(diǎn)m大致同電位(5V)。由此，由于升壓提升，該節(jié)點(diǎn)N2的電位表現(xiàn)為12V左右。因而，晶體管Tl中柵極與節(jié)點(diǎn)m間產(chǎn)生閾值以上的電位差，該晶體管Tl導(dǎo)通。另一方面，在階段Pl中，在晶體管T2為非導(dǎo)通狀態(tài)的實(shí)例M和實(shí)例L的情況下，與實(shí)例H不同，輸出節(jié)點(diǎn)N2與內(nèi)部節(jié)點(diǎn)m電連接。該情況下，因升壓提升導(dǎo)致的輸出節(jié)點(diǎn)N2的電位變動(dòng)量，除了升壓電容Cbst和節(jié)點(diǎn)N2的全部寄生電容外，還受內(nèi)部節(jié)點(diǎn)m的全部寄生電容的影響。內(nèi)部節(jié)點(diǎn)m與輔助電容元件Cs的一端以及液晶電容元件Clc的一端連接，寄生于該內(nèi)部節(jié)點(diǎn)W的全部電容Cp，如上所述大致由液晶電容Clc和輔助電容Cs的和表示。
28并且，升壓電容Cbst是遠(yuǎn)小于液晶電容Cp的值。因而，升壓電容與這些電容的總電容的比例極小，例如為0.01以下左右的值。該情況下，當(dāng)升壓電容元件的一個(gè)電極提升Δ Vbst時(shí)，另一個(gè)電極即輸出節(jié)點(diǎn)Ν2最多只提升0. OlAVbst左右。S卩，在實(shí)例M和實(shí)例L的情況下，即使AVbst = 10V，輸出節(jié)點(diǎn)Ν2的電位VN2(M)、VN2(L)幾乎不提升。在實(shí)例M的情況下，電位VN2 (M)在時(shí)刻tl前表現(xiàn)為大致3V。另外，在實(shí)例L的情況下，VN2(L)在時(shí)刻tl前表現(xiàn)為大致0V。因而，這兩個(gè)實(shí)例中，即使在時(shí)刻tl進(jìn)行升壓提升，對于晶體管Tl的柵極也不能提供使該晶體管導(dǎo)通的足夠的電位。即，與實(shí)例H不同，晶體管Tl依然表現(xiàn)為非導(dǎo)通狀態(tài)。另外，實(shí)例M、L的情況下，時(shí)刻tl前的輸出節(jié)點(diǎn)N2的電位并不必須分別為3V、0V，只要是在即使考慮到對升壓線BST施加的脈沖電壓而隨之產(chǎn)生的電位變動(dòng)的情況下，也仍然使晶體管Tl不導(dǎo)通的電位即可。同樣地，在實(shí)例Η的情況下，時(shí)刻ti前的輸出節(jié)點(diǎn)m的電位并不必須為5V，只要是在考慮到晶體管T2非導(dǎo)通狀態(tài)下因升壓提升而產(chǎn)生的電位變動(dòng)的情況下使晶體管Tl導(dǎo)通的電位即可。在實(shí)例H的情況下，通過進(jìn)行升壓提升，晶體管Tl導(dǎo)通。另外，由于對源極線SL施加有5. 6V，因此如果內(nèi)部節(jié)點(diǎn)m的電位VNl (H)稍從5V下降，則在源極線SL和內(nèi)部節(jié)點(diǎn)Nl之間就產(chǎn)生二極管Dl的導(dǎo)通電壓Vdn以上的電位差。因而，二極管Dl在從源極線SL向內(nèi)部節(jié)點(diǎn)m的方向上導(dǎo)通，電流從源極線SL向內(nèi)部節(jié)點(diǎn)m流動(dòng)。由此，內(nèi)部節(jié)點(diǎn)m的電位VNl (H)提升。另外，該電位提升一直發(fā)生到源極線SL和內(nèi)部節(jié)點(diǎn)m的電位差等于二極管Dl的導(dǎo)通電壓Vdn，在上述電位差等于Vdn的時(shí)點(diǎn)停止。在此，源極線SL的施加電壓為5. 6V，二極管Dl的導(dǎo)通電壓VdnSO. 6V，因此內(nèi)部節(jié)點(diǎn)附的電位VNl (H)在提升到5V的時(shí)點(diǎn)停止。即，執(zhí)行實(shí)例H的刷新動(dòng)作。而且，如上所述，在實(shí)例M、L中，晶體管Tl都為非導(dǎo)通，因此源極線SL和內(nèi)部節(jié)點(diǎn)Nl不導(dǎo)通。因而，向源極線SL的施加電壓不會影響到內(nèi)部節(jié)點(diǎn)m的電位VNl (M)、VNl (L)的電位。綜上所述，對于內(nèi)部節(jié)點(diǎn)m的電位為刷新分離電壓以上、刷新目標(biāo)電壓以下的像素電路，執(zhí)行刷新動(dòng)作。在階段Pl中，由于刷新分離電壓為4. 5V( = 6. 5-2V)，刷新目標(biāo)電壓為5V，因此僅對內(nèi)部節(jié)點(diǎn)附的電位VNl為4. 5V以上5V以下的像素電路，即僅對實(shí)例H進(jìn)行將電位VNl刷新為5V的動(dòng)作。另外，在階段Pl結(jié)束后，暫時(shí)停止對源極線SL、升壓線BST、基準(zhǔn)線REF各線的電壓施加。之后，自時(shí)刻t2起轉(zhuǎn)移至下一階段P2。步驟Si/階段P2在自時(shí)刻t2開始的階段P2中，以實(shí)例M(寫入中電壓的節(jié)點(diǎn))為刷新對象。具體而言，作為刷新輸入電壓，對源極線SL施加3. 6V。該3. 6V是階段P2中內(nèi)部節(jié)點(diǎn)W的刷新目標(biāo)電壓(3V)加上二極管Dl的導(dǎo)通電壓Vdn而得的值而且，對于基準(zhǔn)線REF施加的電壓是，在內(nèi)部節(jié)點(diǎn)m表現(xiàn)為作為刷新對象的電壓狀態(tài)(實(shí)例M)和比其高的電壓狀態(tài)(實(shí)例H)的情況下，使晶體管T2非導(dǎo)通，在內(nèi)部節(jié)點(diǎn)m表現(xiàn)為比作為刷新對象的電壓狀態(tài)(實(shí)例M)低的電壓狀態(tài)(實(shí)例L)的情況下，使晶體管T2導(dǎo)通的電壓值。與階段Pl的情況同樣地考慮，通過對基準(zhǔn)線REF施加高于2V的電壓，能夠使實(shí)例L的晶體管T2為導(dǎo)通狀態(tài)。另一方面，當(dāng)對基準(zhǔn)線REF施加高于5V的電壓時(shí)，實(shí)例M的晶體管T2也會導(dǎo)通。因而，對于基準(zhǔn)線REF，形式上只要施加2V與5V之間的電壓即可。不過，與階段Pl同樣地，需要使施加的電壓留有一定程度的富余，因此，此處作為一例施加4. 5V。該4. 5V相當(dāng)于階段P2中的刷新基準(zhǔn)電壓，其減去晶體管T2的閾值電壓量后的值，即2. 5V相當(dāng)于刷新分離電壓。此時(shí)，若內(nèi)部節(jié)點(diǎn)附的電位VNl為作為刷新分離電壓的2. 5V以上，則晶體管T2非導(dǎo)通。另一方面，在Vm低于2. 5V的像素電路中，晶體管T2導(dǎo)通。S卩，在由前一個(gè)寫入動(dòng)作寫入了 5V的實(shí)例H和寫入了 3V的實(shí)例M中，由于VNl均為2. 5V以上，因此晶體管T2非導(dǎo)通。另一方面，在由前一個(gè)寫入動(dòng)作寫入了 OV的實(shí)例L中，由于VNl低于2. 5V，因此晶體管T2導(dǎo)通。對于升壓線BST施加的電壓是，在晶體管T2為非導(dǎo)通的實(shí)例H、M中使晶體管Tl為導(dǎo)通狀態(tài)，在晶體管T2導(dǎo)通的實(shí)例L中使晶體管Tl為非導(dǎo)通狀態(tài)的范圍內(nèi)的電壓。此處，與階段Pl兩樣地設(shè)為IOV0實(shí)例H、M中，由于升壓提升，輸出節(jié)點(diǎn)N2的電位被提升，因此晶體管Tl導(dǎo)通，而另一方面，在實(shí)例L中，即使進(jìn)行升壓提升，輸出節(jié)點(diǎn)N2的電位VN2 (L)也幾乎不變化，因此晶體管Tl不導(dǎo)通。其原理與階段Pl相同，故省略詳細(xì)說明。在實(shí)例H的情況下，通過進(jìn)行升壓提升，晶體管Tl導(dǎo)通。但是，對源極線SL施加3.6V。即使內(nèi)部節(jié)點(diǎn)m的電位VNl (H)設(shè)為稍從5V下降，其下降程度也不足IV。于是，在從源極線SL向內(nèi)部節(jié)點(diǎn)m時(shí)成為反向偏壓狀態(tài)，通過二極管Dl的整流作用，源極線SL和內(nèi)部節(jié)點(diǎn)m不導(dǎo)通。即，內(nèi)部節(jié)點(diǎn)m的電位VNI(H)不會受源極線SL的施加電壓的影響。在實(shí)例M的情況下，也通過進(jìn)行升壓提升，晶體管Tl導(dǎo)通。對源極線SL施加3. 6V,因此如果內(nèi)部節(jié)點(diǎn)m的電位VNl (M)稍從3V下降，則在源極線SL和內(nèi)部節(jié)點(diǎn)m之間就產(chǎn)生二極管Dl的導(dǎo)通電壓Vdn以上的電位差。因而，二極管Dl在從源極線SL向內(nèi)部節(jié)點(diǎn)附的方向上導(dǎo)通，電流從源極線SL向內(nèi)部節(jié)點(diǎn)m流動(dòng)。由此，內(nèi)部節(jié)點(diǎn)m的電位VNI (M)會提升到源極線SL和內(nèi)部節(jié)點(diǎn)m的電位差等于導(dǎo)通電壓Vdn ( = 0. 6V)。即，在VNl (M)提升到3V以后，維持其電位。由此，執(zhí)行實(shí)例H的刷新動(dòng)作。而且，如上所述，在實(shí)例L中，晶體管Tl為非導(dǎo)通，因此源極線SL和內(nèi)部節(jié)點(diǎn)M不導(dǎo)通。因而，向源極線SL的施加電壓不會影響到內(nèi)部節(jié)點(diǎn)m的VNl (L)的電位?？偠灾?，在階段P2，將刷新分離電壓設(shè)為2. 5V( = 4. 5_2V)，將刷新目標(biāo)電壓設(shè)為3V，因此僅對內(nèi)部節(jié)點(diǎn)m的電位VNl為2. 5V以上3V以下的像素電路即僅對實(shí)例M進(jìn)行將電位VNl刷新為3V的動(dòng)作。另外，在階段P2結(jié)束以后，停止向源極線SL、升壓線BST、基準(zhǔn)線REF這三條線的電壓施加，移至待機(jī)步驟S2?！恫襟ES2》在從時(shí)刻t3開始的步驟S2中，對基準(zhǔn)線REF施加不管內(nèi)部節(jié)點(diǎn)m的電位VNl如何晶體管T2都常導(dǎo)通那樣的電壓。在此，設(shè)為IOV0其他信號線持續(xù)與階段P2結(jié)束的時(shí)點(diǎn)相同的電壓狀態(tài)。在這樣的電壓狀態(tài)下，在所有的實(shí)例H、M、L中，晶體管T2導(dǎo)通，晶體管Tl非導(dǎo)通。另外，由于對柵極線GL保持施加低電平電壓的狀態(tài)，因此晶體管T3仍然非導(dǎo)通。由此，內(nèi)部節(jié)點(diǎn)W的電位VN1，維持刷新步驟Sl剛結(jié)束后的狀態(tài)。另外，由于輸出節(jié)點(diǎn)N2與內(nèi)部節(jié)點(diǎn)m導(dǎo)通，因此VN2等于VNl。
之后，在時(shí)刻t4，將對基準(zhǔn)線REF施加的電壓轉(zhuǎn)移為低電平(OV)。由此，晶體管T2成為非導(dǎo)通。該步驟S2中，在比步驟Sl足夠長的時(shí)間內(nèi)維持同一電壓狀態(tài)。該期間中，由于對源極線SL施加的是0V，因此經(jīng)由非導(dǎo)通的晶體管T3，在從內(nèi)部節(jié)點(diǎn)m朝向源極線SL的方向上產(chǎn)生漏電流。如上所述，即使在時(shí)刻tl的時(shí)間點(diǎn)上VNl (L)為比OV稍高的值，在該待機(jī)步驟S2的期間中，VNl (L)也會逐漸接近0V。由此，“間接”地進(jìn)行實(shí)例L的刷新動(dòng)作。不過，該漏電流的產(chǎn)生，并不限定于實(shí)例L的情況，在實(shí)例H和實(shí)例M的情況下也會發(fā)生。因此，在實(shí)例H和實(shí)例M的情況下，雖然在緊接步驟Sl后的時(shí)間點(diǎn)上分別被刷新為5V、3V，但在步驟S2中，VNl會稍微降低。因而，優(yōu)選在待機(jī)步驟S2的電壓狀態(tài)經(jīng)過一定期間后的時(shí)間點(diǎn)，通過再次執(zhí)行刷新步驟Si，而再次對各實(shí)例H、M執(zhí)行刷新動(dòng)作。如上所述，通過反復(fù)進(jìn)行該刷新步驟Sl和待機(jī)步驟S2，對于實(shí)例H、M、L，能夠使內(nèi)部節(jié)點(diǎn)W的電位VNl復(fù)原為之前的寫入狀態(tài)。像現(xiàn)有技術(shù)那樣，在通過經(jīng)由源極線SL的所謂“寫入動(dòng)作”來對各像素電路進(jìn)行刷新動(dòng)作的情況下，需要在垂直方向上一根根地掃描柵極線GL。因而，需要對柵極線GL施加?xùn)艠O線數(shù)量(η)的高電平電壓。另外，由于需要對各源極線SL施加與前一個(gè)寫入動(dòng)作中寫入的電位等級相同的電位等級，因此對各源極線SL分別最多需要η次充放電動(dòng)作。而相對的，本實(shí)施方式中，僅在刷新步驟Sl中分2次進(jìn)行脈沖電壓的施加，并在之后的待機(jī)步驟中維持一定的電壓狀態(tài)，由此，無論內(nèi)部節(jié)點(diǎn)W的電壓狀態(tài)如何，能夠?qū)λ械南袼仉娐肥箖?nèi)部節(jié)點(diǎn)W的電位即像素電極20的電壓復(fù)原為寫入動(dòng)作時(shí)的電位狀態(tài)。即，在1幀期間內(nèi)，能夠大幅減少為了使各像素的像素電極20的電位復(fù)原而使對各線施加的施加電壓變化的次數(shù)，并且其控制內(nèi)容也能夠簡化。因此，柵極驅(qū)動(dòng)器14和源極驅(qū)動(dòng)器13的消耗功率能夠大幅減少。另外，參照圖18說明的上述自刷新動(dòng)作，假定了圖7的像素電路2A，但應(yīng)當(dāng)明確，即使是圖8所示的變形的像素電路，也能夠使用完全相同的方法執(zhí)行自刷新動(dòng)作。另外，在第二開關(guān)電路23內(nèi)具有多個(gè)二極管Dl的情況下，在第二開關(guān)電路23內(nèi)，從源極線SL向著內(nèi)部節(jié)點(diǎn)Ni，必須具有導(dǎo)通電壓Vdn的二極管Dl的個(gè)數(shù)倍以上的電位差，源極線SL與內(nèi)部節(jié)點(diǎn)m才導(dǎo)通。因而，若例如第二開關(guān)電路23內(nèi)具有兩個(gè)二極管Dl的情況下，作為對源極線SL施加的刷新輸入電壓，需要施加各實(shí)例的刷新目標(biāo)電壓加上作為第一調(diào)整電壓的乘以2倍后的導(dǎo)通電壓Vdn的值。關(guān)于其它的方面，能夠以與圖18相同的方法進(jìn)行自刷新動(dòng)作。另外，代替圖18所示的電壓施加方法，能夠使用以下方法。(1)圖18中，在階段Pl對實(shí)例H執(zhí)行刷新動(dòng)作，并在之后對實(shí)例M執(zhí)行刷新動(dòng)作。但該順序也可以倒轉(zhuǎn)。另外，關(guān)于步驟Sl和步驟S2的順序，考慮到步驟Sl和步驟S2是反復(fù)進(jìn)行的，因此討論這一點(diǎn)并沒有太大的意味。(2)對于升壓線BST，在階段PI、P2雙方都施加了 10V。不過，終究只需在階段Pl中使實(shí)例H的晶體管Tl導(dǎo)通，在階段P2中使實(shí)例M的晶體管Tl導(dǎo)通即可。在階段P2中，對源極線SL施加的電壓為3. 6V，晶體管T3的閾值電壓為2V，若不考慮二極管Dl的導(dǎo)通電壓Vdn，則至少施加5.6V以上的電壓即可。即，在階段P2中，在實(shí)例M的晶體管Tl導(dǎo)通的范圍內(nèi)，能夠使升壓線BST的施加電壓小于階段Pl。(3)在待機(jī)步驟S2中，從時(shí)刻t3 t4，對基準(zhǔn)線REF施加高電平電壓(IOV)。該電壓施加終究只是為了使輸出節(jié)點(diǎn)N2的電位VN2與內(nèi)部節(jié)點(diǎn)m的電位VNl相等而進(jìn)行的。因而，只要在步驟S2的期間內(nèi)，無論在哪個(gè)定時(shí)都可以對基準(zhǔn)線REF施加高電平電壓。(4)圖18中，在刷新步驟Sl中，階段Pl的刷新動(dòng)作后，暫時(shí)使源極線SL以及基準(zhǔn)線REF降低至低電平(OV)，然后再進(jìn)行階段P2的刷新動(dòng)作。不過，對這些線的施加電壓，并不必須降低至低電平。例如，也可以如圖19所示，在階段Pl與P2之間，即升壓線BST的電平降低至低電平(OV)的期間中，將電壓供給VSL和基準(zhǔn)線REF設(shè)定為階段P2中要施加的值。這樣，與圖18的情況相比，能夠減小對源極線SL和基準(zhǔn)線REF施加的電壓的變動(dòng)幅度。(5)在上述實(shí)施方式中，作為一系列的自刷新動(dòng)作，假定反復(fù)進(jìn)行以下動(dòng)作，即在刷新步驟Sl中對實(shí)例H和實(shí)例M進(jìn)行刷新動(dòng)作，然后進(jìn)行待機(jī)步驟S2這樣的動(dòng)作。而相對的，也可以采用以下結(jié)構(gòu)，即在某時(shí)刻的刷新步驟Sl內(nèi)對規(guī)定灰度等級進(jìn)行刷新動(dòng)作，然后進(jìn)行待機(jī)步驟S2，之后，在下一個(gè)期間的刷新步驟Sl中對別的灰度等級進(jìn)行刷新動(dòng)作(參照圖20)。圖20中，期間Tl的刷新步驟Sl中對實(shí)例H的節(jié)點(diǎn)m進(jìn)行刷新動(dòng)作(Pl)，經(jīng)過待機(jī)步驟S2后，在下一個(gè)期間T2的刷新步驟Sl中對實(shí)例M的節(jié)點(diǎn)m進(jìn)行刷新動(dòng)作(P2)。像這樣，可以按各期間變更進(jìn)行刷新動(dòng)作的對象的灰度等級。[第二類型]接著，對第二開關(guān)電路23由晶體管Tl、二極管Dl和晶體管T4的串聯(lián)電路構(gòu)成，并且晶體管T4的控制端子與選擇線SEL連接的屬于第二類型的像素電路進(jìn)行說明。首先，對于執(zhí)行圖9所示的第二類型的像素電路2B的自刷新動(dòng)作的情況進(jìn)行說明。與圖7所示的像素電路2A相比，不同點(diǎn)在于，除了晶體管Tl和二極管Dl外還通過晶體管T4而控制第二開關(guān)電路23的導(dǎo)通狀態(tài)。此處，如第一類型中所述的那樣，只在刷新步驟Sl的期間中，經(jīng)由第二開關(guān)電路23使源極線SL與內(nèi)部節(jié)點(diǎn)附導(dǎo)通。并且，各刷新步驟Sl中，通過二極管Dl和晶體管Tl進(jìn)行控制，使得僅作為刷新動(dòng)作的對象的實(shí)例導(dǎo)通，其它的實(shí)例中，通過使二極管Dl為反向偏壓或使晶體管Tl為非導(dǎo)通，而使第二開關(guān)電路23非導(dǎo)通。這一點(diǎn)在第二類型中也沒
有變化。第二類型的情況下雖然具有晶體管T4，但除升壓線BST外還具有用于控制該晶體管T4的導(dǎo)通狀態(tài)的選擇線SEL。因而，只要在刷新步驟Sl的整個(gè)期間中，對選擇線SEL進(jìn)行電壓施加以使得晶體管T4始終為導(dǎo)通狀態(tài)，就能夠?qū)崿F(xiàn)與第一類型完全相同的電壓狀態(tài)。該情況下的時(shí)序圖如圖21所示。另外，此處對選擇線SEL施加的電壓設(shè)為IOV0當(dāng)然，也可以在與對升壓線BST施加升壓電壓的定時(shí)相同的定時(shí)對選擇線SEL施加脈沖狀的電壓。該情況下的時(shí)序圖如圖22所示。上述說明當(dāng)然也能夠適用于圖10 圖11所示的像素電路2B、圖12 圖15所示的像素電路2C，其說明不再贅述。[第三類型]接著，對第二開關(guān)電路23由晶體管Tl、二極管Dl和晶體管T4的串聯(lián)電路構(gòu)成，并且晶體管T4的控制端子與升壓線BST連接的屬于第三類型的像素電路進(jìn)行說明。
屬于第三類型的各像素電路，是對屬于第二類型的各像素電路，將晶體管T4的控制端子的連接目標(biāo)變更為升壓線BST，由此不再具備選擇線SEL的結(jié)構(gòu)。因而，與第二類型的像素電路不同，晶體管T4的導(dǎo)通控制，受升壓線BST影響。不過，如圖22所示，在第二類型中，即使在與升壓線BST相同的定時(shí)對選擇線SEL施加脈沖電壓，也能夠?qū)崿F(xiàn)與第一類型的各像素電路完全相同的電壓狀態(tài)。于是，這意味著即使將晶體管T4的控制端子連接到升壓線BST上，也能夠?qū)崿F(xiàn)完全相同的電壓狀態(tài)。因而，通過實(shí)現(xiàn)與圖18相同的電壓狀態(tài)，對圖16的像素電路2D也能夠執(zhí)行自刷新動(dòng)作。并且，這也能夠適用于圖17的像素電路2E。詳細(xì)的說明不再贅述。[第三實(shí)施方式]第三實(shí)施方式中，對于通過與第二實(shí)施方式不同的電壓施加方法執(zhí)行自刷新動(dòng)作的情況，參照附圖進(jìn)行說明。其中，本實(shí)施方式的自刷新動(dòng)作，與第二實(shí)施方式同樣地，分為刷新步驟Sl和待機(jī)步驟S2。第二實(shí)施方式中，是在階段Pl僅刷新實(shí)例H (寫入高電壓)的內(nèi)部節(jié)點(diǎn)m，在階段P2僅刷新實(shí)例M(寫入中電壓)的內(nèi)部節(jié)點(diǎn)m的動(dòng)作。并且，步驟Sl中，在該階段Pl和階段P2，需要分別對升壓線BST進(jìn)行脈沖電壓施加。而相對的，本實(shí)施方式中，如后文所述，在階段Pl中僅刷新實(shí)例M(寫入中電壓)的內(nèi)部節(jié)點(diǎn)Ni，在階段P2中僅刷新實(shí)例H(寫入高電壓)的內(nèi)部節(jié)點(diǎn)m。并且，步驟Sl中，從階段Pl至P2，對升壓線BST供給高電平電壓。由此，減少了步驟Sl中對升壓線BST施加的電壓的變化次數(shù)，能夠減少自刷新動(dòng)作時(shí)的消耗功率。以下對該動(dòng)作進(jìn)行詳細(xì)說明。[第一類型]對于第一類型的像素電路2A，參照圖23的時(shí)序圖，針對進(jìn)行本實(shí)施方式的自刷新動(dòng)作的情況進(jìn)行說明。作為像素電路2A，與第二實(shí)施方式的情況同樣地，假定圖7所示的像素電路2A。步驟Si/階段Pl階段Pl中，以實(shí)例M(中電壓狀態(tài))的寫入節(jié)點(diǎn)附⑶為刷新對象。從時(shí)刻tl開始的步驟Sl中，對柵極線GL施加使晶體管T3完全成為關(guān)斷狀態(tài)的電壓。此處令為-5V。此外，在自刷新動(dòng)作執(zhí)行中晶體管T3是始終關(guān)斷的，所以對柵極線GL的施加電壓在自刷新動(dòng)作執(zhí)行中可以保持不變。令對對置電極80施加的對置電壓Vcom和對輔助電容線CSL施加的電壓為0V。這并不意味著限定于0V，也可以將時(shí)刻tl前的時(shí)間點(diǎn)的電壓值原樣維持。另外，對于這些電壓，可以在刷新動(dòng)作執(zhí)行中保持不變。對于基準(zhǔn)線REF，在時(shí)刻tl施加的電壓是，在內(nèi)部節(jié)點(diǎn)m表現(xiàn)為作為刷新對象的電壓狀態(tài)(灰度等級)和比其高的電壓狀態(tài)(高灰度等級)的情況下，使晶體管T2非導(dǎo)通，在內(nèi)部節(jié)點(diǎn)m表現(xiàn)為比作為刷新對象的電壓狀態(tài)(灰度等級)低的電壓狀態(tài)(高灰度等級)的情況下，使晶體管T2導(dǎo)通的電壓。在階段Pl的情況下，刷新對象為第二電壓狀態(tài)(實(shí)例M)，對基準(zhǔn)線REF施加在內(nèi)部節(jié)點(diǎn)m為第二電壓狀態(tài)(實(shí)例M)和第一電壓狀態(tài)(實(shí)例H)的情況下使晶體管T2為非導(dǎo)通狀態(tài)，在第三電壓(實(shí)例L)的情況下使晶體管T2為導(dǎo)通狀態(tài)的電壓。更具體而言，由于晶體管T2的閾值電壓Vt2為2V，因此通過對基準(zhǔn)線REF施加高于2V的電壓，能夠使實(shí)例L中的晶體管T2為導(dǎo)通狀態(tài)。另一方面，當(dāng)對基準(zhǔn)線REF施加高于5V的電壓時(shí)，階段Pl中作為對象的實(shí)例M中的晶體管T2也會導(dǎo)通。因而，對基準(zhǔn)線REF施加2V與5V之間的電壓即可。圖23的例子中對基準(zhǔn)線REF施加4. 5V。在對基準(zhǔn)線REF施加了 4. 5V的情況下，在內(nèi)部節(jié)點(diǎn)附的電位VNl為2. 5V以上的像素電路中，晶體管T2為非導(dǎo)通。另一方面，在VNl小于2. 5V的像素電路中，晶體管T2導(dǎo)
ο對于在前一個(gè)寫入動(dòng)作中寫入了 3V的實(shí)例M的內(nèi)部節(jié)點(diǎn)Ni，通過在沒有因漏電流的產(chǎn)生而降低0. 5V以上的時(shí)間之內(nèi)執(zhí)行該自刷新動(dòng)作，VNl實(shí)現(xiàn)了 2. 5V以上，晶體管T2成為非導(dǎo)通。另一方面，對于由前一個(gè)寫入動(dòng)作寫入了 5V的實(shí)例H的內(nèi)部節(jié)點(diǎn)Ni，由于同樣的理由，VNl也實(shí)現(xiàn)了 2. 5V以上，因此晶體管T2為非導(dǎo)通。另一方面，對于由前一個(gè)寫入動(dòng)作寫入了 OV的實(shí)例L的內(nèi)部節(jié)點(diǎn)Ni，即使隨著時(shí)間的經(jīng)過也不會成為2. 5V以上，對于它來說，晶體管T2導(dǎo)通。對于源極線SL，施加想要通過刷新動(dòng)作來復(fù)原的內(nèi)部節(jié)點(diǎn)m的目標(biāo)電壓加上二極管Dl的導(dǎo)通電壓Vdn而得的電壓(時(shí)刻t2)。此處，本實(shí)施方式的階段Pl中，由于刷新對象是實(shí)例M，因此內(nèi)部節(jié)點(diǎn)m的目標(biāo)電壓為3V。因此，當(dāng)令二極管Dl的導(dǎo)通電壓Vdn為0. 6V時(shí)，對源極線SL施加3. 6V。另外，對基準(zhǔn)線REF施加4. 5V的時(shí)刻tl可以與對源極線SL施加3. 6V的時(shí)刻t2為同時(shí)刻。該內(nèi)部節(jié)點(diǎn)m的目標(biāo)電壓對應(yīng)于“刷新目標(biāo)電壓”，二極管Dl的導(dǎo)通電壓Vdn對應(yīng)于“第一調(diào)整電壓”，在刷新步驟Sl中實(shí)際上對源極線SL施加的電壓對應(yīng)于“刷新輸入電壓”。在階段Pl中，該刷新輸入電壓為3.6V。對于升壓線BST施加的電壓是，在如上所述晶體管T2為非導(dǎo)通的實(shí)例M和實(shí)例H中使晶體管Tl為導(dǎo)通狀態(tài)，在晶體管T2導(dǎo)通的實(shí)例L中使晶體管Tl為非導(dǎo)通狀態(tài)的范圍內(nèi)的電壓(時(shí)刻t3)。升壓線BST與升壓電容元件Cbst的一端連接。因此，當(dāng)對升壓線BST施加了高電平電壓時(shí)，升壓電容元件Cbst的另一端的電位，即輸出節(jié)點(diǎn)N2的電位被提升。如上所述，在實(shí)例M和實(shí)例H的情況下，階段Pl中晶體管T2為非導(dǎo)通。因此，升壓提升導(dǎo)致的節(jié)點(diǎn)N2的電位變動(dòng)量，由升壓電容Cbst與寄生于節(jié)點(diǎn)N2的全部電容的比例決定。作為一例，令該比例為0.7，則當(dāng)升壓電容元件的一個(gè)電極上升AVbst時(shí)，另一個(gè)電極即節(jié)點(diǎn)N2上升大致0.7 Δ Vbst0在實(shí)例M的情況下，時(shí)刻tl時(shí)內(nèi)部節(jié)點(diǎn)m的電位VNl (M)表現(xiàn)為大致3V。若對晶體管Tl的柵極即輸出節(jié)點(diǎn)N2提供比VNl (M)高閾值電壓2V以上的電位，則晶體管Tl導(dǎo)通。本實(shí)施方式中，令時(shí)刻tl時(shí)對升壓線BST施加的電壓為10V。該情況下，輸出節(jié)點(diǎn)N2上升7V。在寫入動(dòng)作中，由于晶體管T2是導(dǎo)通的，因此在時(shí)刻tl前的時(shí)間點(diǎn)，節(jié)點(diǎn)N2表現(xiàn)為與節(jié)點(diǎn)W大致同電位(約3V)。由此，由于升壓提升，該節(jié)點(diǎn)N2表現(xiàn)為IOV左右。因而，晶體管Tl中柵極與節(jié)點(diǎn)m間產(chǎn)生閾值以上的電位差，該晶體管Tl導(dǎo)通。在實(shí)例H的情況下，同樣地由于升壓提升，該節(jié)點(diǎn)N2表現(xiàn)為12V左右，晶體管Tl導(dǎo)通。另一方面，在階段Pl中，在晶體管T2導(dǎo)通的實(shí)例L的情況下，與實(shí)例M和實(shí)例H不同，輸出節(jié)點(diǎn)N2與內(nèi)部節(jié)點(diǎn)m電連接。該情況下，因升壓提升導(dǎo)致的輸出節(jié)點(diǎn)N2的電位變動(dòng)量，除了升壓電容Cbst和節(jié)點(diǎn)N2的全部寄生電容外，還受內(nèi)部節(jié)點(diǎn)m的全部寄生電容的影響。內(nèi)部節(jié)點(diǎn)附與輔助電容元件Cs的一端以及液晶電容元件Clc的一端連接，寄生于該內(nèi)部節(jié)點(diǎn)W的全部電容Cp，大致由液晶電容Clc和輔助電容Cs的和表示。并且，升壓電容Cbst是遠(yuǎn)小于液晶電容Cp的值。因而，升壓電容與這些電容的總電容的比例極小，例如為0.01以下左右的值。該情況下，當(dāng)升壓電容元件的一個(gè)電極上升AVbst時(shí)，另一個(gè)電極即輸出節(jié)點(diǎn)N2最多只上升0.01 AVbst左右。即，在實(shí)例L的情況下，即使AVbst =10V，輸出節(jié)點(diǎn)N2的電位VN2(L)幾乎不上升。在實(shí)例L的情況下，電位VN2 (L)在時(shí)刻tl前表現(xiàn)為大致0V。因而，即使在時(shí)刻tl進(jìn)行升壓提升，對于晶體管Tl的柵極也不能提供使該晶體管導(dǎo)通的足夠的電位。即，與實(shí)例M不同，晶體管Tl依然表現(xiàn)為非導(dǎo)通狀態(tài)。在實(shí)例M的情況下，由于升壓提升，晶體管Tl導(dǎo)通。另外，由于對源極線SL施加了 3. 6V，因此若內(nèi)部節(jié)點(diǎn)m的電位VNl (M)自3V起稍微降低，則源極線SL與內(nèi)部節(jié)點(diǎn)附之間就產(chǎn)生二極管Dl的導(dǎo)通電壓Vdn以上的電位差。因而，二極管Dl在從源極線SL朝向內(nèi)部節(jié)點(diǎn)m的方向上導(dǎo)通，從源極線SL向內(nèi)部節(jié)點(diǎn)m流通電流。由此，內(nèi)部節(jié)點(diǎn)m的電位VNl (M)上升。另外，該電位上升，在源極線SL與內(nèi)部節(jié)點(diǎn)m的電位差等于二極管Dl的導(dǎo)通電壓Vdn之前會一直發(fā)生，在上述電位差等于Vdn的時(shí)間點(diǎn)停止。此處，由于對源極線SL施加的電壓為3. 6V，二極管Dl的導(dǎo)通電壓6V，因此，內(nèi)部節(jié)點(diǎn)附的電位VNl (M)在上升到3V的時(shí)間點(diǎn)停止上升。即，執(zhí)行了實(shí)例M中的刷新動(dòng)作。在實(shí)例H的情況下，由于被升壓提升，晶體管Tl也導(dǎo)通。不過，對源極線SL施加的是3.6V。即使內(nèi)部節(jié)點(diǎn)m的電位VNl (H)自5V起稍微降低，其降低量也不足IV。這樣，從源極線SL向著內(nèi)部節(jié)點(diǎn)m成為反向偏壓狀態(tài)，在二極管Dl的整流作用下，源極線SL與內(nèi)部節(jié)點(diǎn)m不導(dǎo)通。即，內(nèi)部節(jié)點(diǎn)m的電位VNI (H)不受源極線SL的施加電壓的影響。在實(shí)例L中，由于晶體管Tl為非導(dǎo)通，所以源極線SL與內(nèi)部節(jié)點(diǎn)附不導(dǎo)通。因而，對源極線SL施加的電壓，不對內(nèi)部節(jié)點(diǎn)m的電位VNl (L)產(chǎn)生影響。綜上所述，在階段Pl中，對于內(nèi)部節(jié)點(diǎn)m的電位為刷新分離電壓以上、刷新目標(biāo)電壓以下的像素電路，執(zhí)行刷新動(dòng)作。在階段Pl中，由于刷新分離電壓為2. 5V( = 4. 5-2V)，刷新目標(biāo)電壓為3V，因此僅對內(nèi)部節(jié)點(diǎn)m的電位VNl為2. 5V以上3V以下的像素電路，即僅對實(shí)例M進(jìn)行將電位VNl刷新為3V的動(dòng)作。步驟Si/階段P2階段P2中，以實(shí)例H(高電壓狀態(tài))的寫入節(jié)點(diǎn)W (H)為刷新對象。對升壓線BST施加的電壓從階段Pl起持續(xù)為10V。對于基準(zhǔn)線REF，在時(shí)刻t4時(shí)，施加在內(nèi)部節(jié)點(diǎn)m表現(xiàn)為作為刷新對象的電壓狀態(tài)(實(shí)例H)的情況下使晶體管T2維持非導(dǎo)通，在內(nèi)部節(jié)點(diǎn)m表現(xiàn)為比作為刷新對象的電壓狀態(tài)(實(shí)例H)低的電壓狀態(tài)(實(shí)例M, L)的情況下使晶體管T2導(dǎo)通的電壓。更具體而言，由于晶體管T2的閾值電壓Vt2為2V，實(shí)例M的內(nèi)部節(jié)點(diǎn)m的電壓VNl (M)為3V，因此通過對基準(zhǔn)線REF施加高于5V( = 2+3)的電壓，能夠使實(shí)例M中的晶體管T2為導(dǎo)通狀態(tài)。此時(shí)當(dāng)時(shí)實(shí)例L中的晶體管T2也為導(dǎo)通狀態(tài)。另一方面，當(dāng)對基準(zhǔn)線REF施加高于7V的電壓時(shí)，實(shí)例H中的晶體管T2也會導(dǎo)通。因而，對于基準(zhǔn)線REF，形式上只要施加5V與7V之間的電壓即可。不過，與階段Pl同樣地，需要使施加的電壓留有一定程度的富余，因此，此處作為一例施加6. 5V。該6. 5V相當(dāng)于階段P2中的刷新基準(zhǔn)電壓，其減去晶體管T2的閾值電壓量后的值，即4. 5V相當(dāng)于刷新分離電壓。此時(shí)，若內(nèi)部節(jié)點(diǎn)附的電位VNl為作為刷新分離電壓的4. 5V以上，則晶體管T2非導(dǎo)通。另一方面，在Vm低于4. 5V的像素電路中，晶體管T2導(dǎo)通。S卩，在由前一個(gè)寫入動(dòng)作寫入了 5V的實(shí)例H中，由于VNl為4. 5V以上，因此晶體管T2非導(dǎo)通。另一方面，在由前一個(gè)寫入動(dòng)作寫入了 OV的實(shí)例L，和寫入了 3V的實(shí)例M中，由于VNl低于4. 5V，因此晶體管T2導(dǎo)通。對于源極線SL，施加想要通過刷新動(dòng)作來復(fù)原的內(nèi)部節(jié)點(diǎn)W的目標(biāo)電壓加上二極管Dl的導(dǎo)通電壓Vdn而得的電壓(時(shí)刻t5)。此處，本實(shí)施方式的階段P2中，由于刷新對象是實(shí)例H，因此內(nèi)部節(jié)點(diǎn)m的目標(biāo)電壓為5V。因此，當(dāng)令二極管Dl的導(dǎo)通電壓Vdn為0. 6V時(shí)，對源極線SL施加5. 6V。另外，如后文所述，本階段P2中，對源極線SL施加5. 6V的時(shí)刻t5需要在對基準(zhǔn)線REF施加6. 5V的時(shí)刻t4之后。在實(shí)例H的情況下，晶體管T2自階段Pl起繼續(xù)維持非導(dǎo)通狀態(tài)，內(nèi)部節(jié)點(diǎn)N2的電位保持階段Pl的狀態(tài)，由此晶體管Tl導(dǎo)通。該狀態(tài)下，通過對源極線SL施加5. 6V，若內(nèi)部節(jié)點(diǎn)W的電位VNl (H)自5V起稍微降低，則源極線SL與內(nèi)部節(jié)點(diǎn)m之間產(chǎn)生二極管Dl的導(dǎo)通電壓Vdn以上的電位差。由此，二極管Dl在從源極線SL朝向內(nèi)部節(jié)點(diǎn)m的方向上導(dǎo)通，從源極線SL向內(nèi)部節(jié)點(diǎn)m流通電流。由此，內(nèi)部節(jié)點(diǎn)m的電位VNI(H)，在源極線SL與內(nèi)部節(jié)點(diǎn)m的電位差等于導(dǎo)通電壓Vdn ( = 0.6V)之前會一直上升。S卩，VNl (H)在上升至5V后維持其電位。由此，執(zhí)行了實(shí)例H中的刷新動(dòng)作。對實(shí)例M的情況進(jìn)行詳細(xì)說明。在即將對基準(zhǔn)線REF施加6. 5V的時(shí)刻t4前的階段，節(jié)點(diǎn)N2的電位VN2(M)為約12V，VNl (M)為3V。當(dāng)該狀態(tài)下在時(shí)刻t4時(shí)對基準(zhǔn)線REF施加6. 5V，則晶體管T2在從節(jié)點(diǎn)N2朝向m的方向上導(dǎo)通，在該方向上產(chǎn)生電流。不過，如上所述，由于節(jié)點(diǎn)W的寄生電容遠(yuǎn)大于節(jié)點(diǎn)N2的寄生電容，因此該電容的產(chǎn)生雖導(dǎo)致節(jié)點(diǎn)N2的電位降低，但節(jié)點(diǎn)m的電位不變。在節(jié)點(diǎn)N2的電位降低至與節(jié)點(diǎn)m(即3V)同電位后，電位停止降低。另外，由于該時(shí)間點(diǎn)上實(shí)例M已經(jīng)在階段Pl中進(jìn)行了刷新動(dòng)作，因此節(jié)點(diǎn)N2的電位VN2 (M)也與刷新動(dòng)作后的VNl (M)同電位。當(dāng)節(jié)點(diǎn)N2的電位小于節(jié)點(diǎn)W的電位加上晶體管Tl的閾值電壓m后的電壓(即5V)時(shí)，晶體管Tl成為非導(dǎo)通。這樣，由于如上所述節(jié)點(diǎn)N2成為與節(jié)點(diǎn)m同電位后，電位停止變化，因此之后晶體管Tl繼續(xù)為非導(dǎo)通。因而，在該狀態(tài)下，即使對源極線SL施加5. 6V，該電壓也不會經(jīng)由晶體管Tl供給到節(jié)點(diǎn)m (M)。即，階段P2中對源極線SL施加的電壓(5.6V)，不對內(nèi)部節(jié)點(diǎn)m的電位VNl (M)的電位產(chǎn)生影響。反過來說，在時(shí)刻t5時(shí)對源極線SL施加5. 6V的情況下，為了使該電壓不會被供給到實(shí)例M的內(nèi)部節(jié)點(diǎn)Ni，其條件為在時(shí)刻t5的時(shí)間點(diǎn)上晶體管Tl為非導(dǎo)通。對基準(zhǔn)線REF施加6. 5V之前的階段中，實(shí)例M的晶體管Tl導(dǎo)通，為了使其非導(dǎo)通，其條件為，在對基準(zhǔn)線REF施加6. 5V后，使節(jié)點(diǎn)N2的電位VN2至少低于5V。因此，在時(shí)刻t4時(shí)對基準(zhǔn)線REF施加6. 5V后，需要在經(jīng)過使節(jié)點(diǎn)N2的電位VN2至少低于5V的時(shí)間后，再將源極線SL的施加電壓變更為5. 6V。因而，對源極線SL施加5. 6V的時(shí)刻t5，至少需要為對基準(zhǔn)線REF施加6. 5V的時(shí)刻t4后的時(shí)刻。在圖23中，晶體管Tl (M)從導(dǎo)通轉(zhuǎn)移至關(guān)斷的定時(shí)比時(shí)刻t4稍有延遲，正是表示了這樣的情況。實(shí)例L中，由于晶體管Tl從階段Pl接著繼續(xù)為非導(dǎo)通，因此源極線SL與內(nèi)部節(jié)點(diǎn)m不導(dǎo)通。由此，對源極線SL施加的電壓，不對內(nèi)部節(jié)點(diǎn)m的電位VNi(L)的電位產(chǎn)生影響。綜上所述，在階段P2中，對于內(nèi)部節(jié)點(diǎn)m的電位為刷新分離電壓以上、刷新目標(biāo)電壓以下的像素電路，執(zhí)行刷新動(dòng)作。此處，由于刷新分離電壓為4. 5V( = 6. 5-2V)，刷新目標(biāo)電壓為5V，因此僅對內(nèi)部節(jié)點(diǎn)m的電位VNl為4. 5V以上5V以下的像素電路，即僅對實(shí)例H進(jìn)行將電位VNl刷新為5V的動(dòng)作。在實(shí)例H的刷新動(dòng)作后，停止對升壓線BST的電壓施加(時(shí)刻t6)，并對基準(zhǔn)線REF施加高電壓(此處為10V)而在各實(shí)例H、M、L中使晶體管T2導(dǎo)通(時(shí)刻t7)。此外，停止對源極線SL的電壓施加(時(shí)刻t8)。另外，時(shí)刻t6 偽的順序并不限定于該順序，也能夠同時(shí)執(zhí)行。步驟S2在時(shí)刻偽以后，保持電壓狀態(tài)轉(zhuǎn)移到待機(jī)的步驟S2(時(shí)刻偽 t9)。此時(shí)，由于對基準(zhǔn)線REF施加高電壓，因此各實(shí)例H、M、L中，節(jié)點(diǎn)m與N2的電位均表現(xiàn)為同電位。待機(jī)步驟S2需要確保比刷新步驟Sl足夠長的時(shí)間，這一點(diǎn)與第二實(shí)施方式相同。如以上所說明的那樣，根據(jù)圖23所示的本實(shí)施方式的自刷新動(dòng)作，與圖18所示的第二實(shí)施方式的情況相比，能夠抑制對升壓線BST施加的電壓的變動(dòng)次數(shù)，能夠進(jìn)一步減少消耗功率。另外，除了圖7的像素電路2A之外，上述說明當(dāng)然也能夠同樣適用于圖8所示的變形的像素電路。另外，第二實(shí)施方式的情況下，實(shí)例H與實(shí)例M的刷新動(dòng)作的順序能夠調(diào)換，但在對升壓線BST施加的電壓的變動(dòng)次數(shù)為1次的本實(shí)施方式中，需要在進(jìn)行了實(shí)例M的刷新動(dòng)作后進(jìn)行實(shí)例H的刷新動(dòng)作，不能按反過來的順序進(jìn)行。其原因在于，若先為了執(zhí)行實(shí)例H的刷新動(dòng)作而對升壓線BST施加10V，則實(shí)例M的節(jié)點(diǎn)N2的電位不被提升，為了執(zhí)行實(shí)例M的刷新動(dòng)作，需要再次使升壓線BST產(chǎn)生電壓變動(dòng)。另外，本實(shí)施方式中，在時(shí)刻tl之前以及待機(jī)步驟S2中，對基準(zhǔn)線REF施加IOV(無論實(shí)例H、M、L，晶體管T2均導(dǎo)通的電壓)，但也可以如第二實(shí)施方式那樣，對基準(zhǔn)線REF施加OV而使晶體管T2關(guān)斷。不過，通過施加本實(shí)施方式這樣的電壓，能夠抑制對基準(zhǔn)線REF施加的電壓的變動(dòng)。[第二類型]在圖9所示的第二類型的像素電路2B的情況下，雖然具有晶體管T4，但除升壓線BST外還具有用于控制該晶體管T4的導(dǎo)通狀態(tài)的選擇線SEL。因而，只要在刷新步驟Sl的整個(gè)期間中，對選擇線SEL進(jìn)行電壓施加以使得晶體管T4始終為導(dǎo)通狀態(tài)，就能夠?qū)崿F(xiàn)與第一類型完全相同的電壓狀態(tài)。該情況下的時(shí)序圖如圖M所示。另外，此處對選擇線SEL施加的電壓設(shè)為10V。另外，也可以在與對升壓線BST施加升壓電壓的定時(shí)相同的定時(shí)對選擇線SEL施加脈沖狀的電壓。該情況下的時(shí)序圖如圖25所示。除了圖9的像素電路2B夕卜，上述說明當(dāng)然也能夠適用于圖10 圖11所示的像素電路2B、圖12 圖15所示的像素電路2C，其詳細(xì)說明不再贅述。
37
[第三類型]屬于第三類型的各像素電路2D、2E，是對屬于第二類型的各像素電路，將晶體管T4的控制端子的連接目標(biāo)變更為升壓線BST，由此不再具備選擇線SEL的結(jié)構(gòu)。因而，與第二類型的像素電路不同，晶體管T4的導(dǎo)通控制，受升壓線BST影響。不過，如圖25所示，在第二類型中，即使在與升壓線BST相同的定時(shí)對選擇線SEL施加脈沖電壓，也能夠?qū)崿F(xiàn)與第一類型的各像素電路完全相同的電壓狀態(tài)。于是，這意味著即使將晶體管T4的控制端子連接到升壓線BST上，也能夠?qū)崿F(xiàn)完全相同的電壓狀態(tài)。因而，通過實(shí)現(xiàn)與圖25相同的電壓狀態(tài)，對圖16的像素電路2D也能夠執(zhí)行自刷新動(dòng)作。并且，這也能夠適用于圖17的像素電路2E。詳細(xì)的說明不再贅述。[第四實(shí)施方式]第四實(shí)施方式中，參照附圖對持續(xù)顯示模式中的寫入動(dòng)作進(jìn)行說明。持續(xù)顯示模式的寫入動(dòng)作中，將一幀的量的像素?cái)?shù)據(jù)按每一水平方向(行方向)的顯示線(顯示行)分割，在每一個(gè)水平期間，對各列的源極線SL施加與一個(gè)顯示線的量的各像素?cái)?shù)據(jù)對應(yīng)的電壓。此處也與第二實(shí)施方式同樣地假定像素?cái)?shù)據(jù)是3個(gè)灰度等級的數(shù)據(jù)。即，對源極線SL施加高電平電壓(5V)、中電平電壓(3V)或低電平電壓(0V)。并且，對選中的顯示線(選擇行)的柵極線GL施加選擇行電壓8V，使該選擇行的所有像素電路2的第一開關(guān)電路22為導(dǎo)通狀態(tài)，將各列的源極線SL的電壓傳輸?shù)竭x擇行的各像素電路2的內(nèi)部節(jié)點(diǎn)Ni。對于選中的顯示線以外(非選擇行)的柵極線GL，由于該選擇行的所有的像素電路2的第一開關(guān)電路22為非導(dǎo)通狀態(tài)，因此施加非選擇行電壓-5V。另外，以下說明的寫入動(dòng)作中各信號線的電壓施加的時(shí)序控制由顯示控制電路11進(jìn)行，各個(gè)電壓的施加由顯示控制電路11、對置電極驅(qū)動(dòng)電路12、源極驅(qū)動(dòng)器13和柵極驅(qū)動(dòng)器14進(jìn)行。[第一類型]首先，對第二開關(guān)電路23由僅有晶體管Tl和二極管Dl的串聯(lián)電路構(gòu)成的屬于第一類型的像素電路進(jìn)行說明。圖沈表示使用了第一類型的像素電路2A(圖7)的寫入動(dòng)作的時(shí)序圖。在圖26中，表示了 1幀期間中2根柵極線GL1、GL2，2根源極線SL1、SL2，基準(zhǔn)線REF，輔助電容線CSL，升壓線BST的各電壓波長，和對置電壓Vcom的電壓波形。此外，圖沈中還一同表示了 4個(gè)像素電路2A的內(nèi)部節(jié)點(diǎn)附的電位VNl的波形。這4個(gè)像素電路2A分別是由柵極線GLl和源極線SLl選擇的像素電路2A (a)，由柵極線GLl和源極線SL2選擇的像素電路2A(b)，由柵極線GL2和源極線SLl選擇的像素電路2A(c)，和由柵極線GL2和源極線SL2選擇的像素電路2A(d)。圖中，在內(nèi)部節(jié)點(diǎn)電位VNl之后，分別標(biāo)注(a) (b)以進(jìn)行區(qū)別。1幀期間被分割成柵極線GL的根數(shù)的量的水平期間，各水平期間被依次分配給被選擇的柵極線GLl GLn。圖沈中，表示了最初的2個(gè)水平期間中2根柵極線GL1、GL2的電壓變化。第一水平期間中，對柵極線GL施加選擇行電壓8V，對柵極線GL2施加非選擇行電壓-5V ；第二水平期間中，對柵極線GL2施加選擇行電壓8V，對柵極線GLl施加非選擇行電壓-5V ；在之后的水平期間中，對2個(gè)柵極線GLl和GL2均施加非選擇行電壓-5V。對各列的源極線SL，施加與對應(yīng)于每個(gè)水平期間的顯示線的像素?cái)?shù)據(jù)對應(yīng)的電壓(5V、3V、0V)。圖沈中圖示了 2根源極線SL1、SL2來代表各源極線SL。另外，圖沈中，為了說明內(nèi)部節(jié)點(diǎn)W的電位VNl的變化，將最初的2個(gè)水平期間的2根源極線SL1、SL2的電壓分為5V、3V、0V進(jìn)行圖示。之后，施加與像素?cái)?shù)據(jù)對應(yīng)的3值的電壓。圖沈中，為了表示是依賴于數(shù)據(jù)的電壓值，表示為“D”。圖沈中，作為一例，表示了在第一水平期間hi中對像素電路2A(a)寫入高電平電壓，對像素電路2A(b)寫入低電平電壓，并在第二水平期間h2中對像素電壓2A(c)和2A(d)寫入中電平電壓的情況。以下，作為一例，令即將進(jìn)行寫入動(dòng)作前的時(shí)間點(diǎn)上，各像素電路2A(a) (d)中2A(a)已被寫入大致OV (低電壓狀態(tài))，2A(b)和2A(c)已被寫入大致3V (中電壓狀態(tài))，2A(d)已被寫入大致5V(高電壓狀態(tài))。其中，此處所稱的“大致”，是考慮到了如第二實(shí)施方式中所述，因漏電流導(dǎo)致的電位的經(jīng)時(shí)變化。S卩，通過本實(shí)施方式的寫入動(dòng)作，像素電路2A(a)被從OV寫入為5V，2A(b)被從3V寫入為0V，2A(c)繼續(xù)被寫入3V，2A(d)被從5V寫入為3V。在寫入動(dòng)作的期間中(1幀期間中)，對基準(zhǔn)線REF施加無論內(nèi)部節(jié)點(diǎn)W的電壓狀態(tài)如何均始終使晶體管T2為導(dǎo)通狀態(tài)的電壓。此處設(shè)為8V。該電壓只要是比寫入為高電壓狀態(tài)的內(nèi)部節(jié)點(diǎn)W的電位VNl (5V)加上晶體管T2的閾值電壓m后的值大的值即可。由此，輸出節(jié)點(diǎn)N2與內(nèi)部節(jié)點(diǎn)m電連接，能夠?qū)⑴c內(nèi)部節(jié)點(diǎn)m連接的輔助電容元件Cs，用于穩(wěn)定內(nèi)部節(jié)點(diǎn)電位VNl。在寫入動(dòng)作期間中，由于不進(jìn)行升壓提升動(dòng)作，因此對升壓線BST施加低電平電壓(此處設(shè)為0V)。另外，輔助電容線CSL固定于規(guī)定的固定電壓(例如0V)。關(guān)于對置電壓Vcom，由于實(shí)施了上述對置AC驅(qū)動(dòng)，因此在1幀期間中固定于高電平電壓(5V)或低電平電壓(OV)中的一方。圖沈中對置電壓Vcom固定于0V。在第一水平期間hi中，對柵極線GLl施加選擇行電壓，對各源極線SL施加與像素?cái)?shù)據(jù)相應(yīng)的電壓。晶體管T3的控制端子與柵極線GLl連接的像素電路中，為了對像素電路2A (a)寫入5V，對像素電路2A (b)寫入0V，而對源極線SL施加5V，對源極線SL2施加0V。對于其它的源極線，也同樣地施加與像素?cái)?shù)據(jù)相應(yīng)的電壓。在第一水平期間hi中，由于像素電路2A(a)和2A(b)中晶體管T3均導(dǎo)通，因此對源極線SL施加的電壓經(jīng)由晶體管T3寫入內(nèi)部節(jié)點(diǎn)m。另一方面，在第一水平期間hi中，對于晶體管T3的控制端子與柵極線GLl以外的柵極線GL連接的像素電路，由于晶體管T3非導(dǎo)通，因此對源極線SL施加的電壓不會經(jīng)由第一開關(guān)電路22供給到內(nèi)部節(jié)點(diǎn)m。此處，著眼于由柵極線GL2和源極線SLl選擇的像素電路2A(c)。由于像素電路2A(c)的晶體管T3的控制端子與柵極線GL2連接，因此如上所述晶體管T3非導(dǎo)通，對源極線SLl施加的電壓(5V)不會經(jīng)由第一開關(guān)電路22被寫入內(nèi)部節(jié)點(diǎn)W。而且，在寫入之前時(shí)，內(nèi)部節(jié)點(diǎn)附的電位VNl (c)大致呈現(xiàn)3V，內(nèi)部節(jié)點(diǎn)附和輸出節(jié)點(diǎn)N2呈現(xiàn)同電位，因此晶體管Tl的柵極電位也大致呈現(xiàn)3V。由于對源極線SLl施加有5V，因此晶體管Tl成為非導(dǎo)通。因此，向源極線SLl的施加電壓也不會經(jīng)由第二開關(guān)電路23被寫入內(nèi)部節(jié)點(diǎn)附。因而，在第一水平期間hi中，VNl (C)仍保持寫入動(dòng)作前的電位。
接著，著眼于由柵極線GL2和源極線SL2選擇的像素電路2A(d)。由于像素電路2A(d)的晶體管T3的控制端子也與柵極線GL2連接，因此與像素電路2A(c)同樣地，晶體管T3非導(dǎo)通。因而，對源極線SL2施加的電壓(OV)不會經(jīng)由第一開關(guān)電路22被寫入內(nèi)部節(jié)點(diǎn)附。而且，在寫入之前時(shí)，內(nèi)部節(jié)點(diǎn)附的電位VNl (d)大致呈現(xiàn)5V。由于對源極線SL2施加有0V，因此對二極管Dl施加反向偏壓的電壓。因此，向源極線SL2的施加電壓(OV)不會經(jīng)由第二開關(guān)電路23賦予內(nèi)部節(jié)點(diǎn)m。因而，在第一水平期間hl，VNl (d)也依然保持寫入動(dòng)作之前時(shí)的電位。另一方面，在第二水平期間h2，為了分別向像素電路2A(c)及2A(d)寫入3V，對柵極線GL2施加選擇行電壓，對其以外的柵極線GL施加非選擇行電壓，對源極線SLl及SL2分別施加3V，對其他源極線SL也施加由柵極線GL2選擇的各像素電路的像素?cái)?shù)據(jù)相應(yīng)的電壓。像素電路2A(c)及2A(d)的向源極線SL的施加電壓經(jīng)由第一開關(guān)電路22被賦予內(nèi)部節(jié)點(diǎn)W。而且，像素電路2A(a)及2A(b)的第一開關(guān)電路22為非導(dǎo)通，另外，在第二開關(guān)電路23中，也通過二極管Dl成為反向偏壓狀態(tài)或晶體管Tl成為非導(dǎo)通狀態(tài)而非導(dǎo)通，因此向源極線SL的施加電壓不會賦予內(nèi)部節(jié)點(diǎn)m。通過進(jìn)行這種電壓施加，僅對所選擇的像素電路并對內(nèi)部節(jié)點(diǎn)Ni，從源極線SL經(jīng)由第一開關(guān)電路22賦予像素?cái)?shù)據(jù)相應(yīng)的電壓。另外，在上述的實(shí)施方式中，假設(shè)各像素電路為圖7所示的像素電路2A的情況并進(jìn)行了說明，但即使是圖8所示的像素電路2A也同樣能夠?qū)崿F(xiàn)寫入動(dòng)作是自不待言的。[第二類型]接著，對第二開關(guān)電路23由晶體管Tl、二極管Dl和晶體管T4的串聯(lián)電路構(gòu)成，并且晶體管T4的控制端子與選擇線SEL連接的屬于第二類型的像素電路進(jìn)行說明。第二類型中，如上所述能夠假定第一開關(guān)電路22僅由晶體管T3構(gòu)成的像素電路2B (圖9 圖11)和由晶體管T3與T4 (或T5)的串聯(lián)電路構(gòu)成的像素電路2C (圖12 圖15)。如第一類型中所示，在寫入動(dòng)作時(shí)使第二開關(guān)電路23非導(dǎo)通，經(jīng)由第一開關(guān)電路22從源極線SL對內(nèi)部節(jié)點(diǎn)附施加電壓。像素電路2B中，通過使晶體管T4始終非導(dǎo)通，能夠可靠地在寫入動(dòng)作時(shí)使第二開關(guān)電路23非導(dǎo)通。另外，其它的方面能夠通過與第一類型相同的方法實(shí)現(xiàn)寫入動(dòng)作。圖27表示使用了第二類型的像素電路2B(圖9)的寫入動(dòng)作的時(shí)序圖。另外，圖27中，為了在寫入動(dòng)作期間中使晶體管T4非導(dǎo)通，對選擇線SEL施加-5V。另一方面，如圖12 圖15所示，在第一開關(guān)電路22由晶體管T3與T4(或T5)的串聯(lián)電路構(gòu)成的情況下，在寫入動(dòng)作時(shí)，為了使第一開關(guān)電路22導(dǎo)通，除了晶體管T3外，還需要使T4(或T5)導(dǎo)通。另外，圖15所示的像素電路2C中，第一開關(guān)電路22具備晶體管Τ5，但該晶體管Τ5與晶體管Τ4的控制端子彼此連接，因此與其它的像素電路2C同樣地，通過進(jìn)行晶體管"Γ4的導(dǎo)通控制來進(jìn)行第一開關(guān)電路22的導(dǎo)通控制。根據(jù)以上說明，像素電路2C中，并不像像素電路2Β那樣對所有的選擇線SEL統(tǒng)一控制，而是與柵極線GL同樣地，需要按行為單位單獨(dú)地進(jìn)行控制。即，選擇線SEL按每一行一根，設(shè)置與柵極線GLl GLn相同數(shù)量根，與柵極線GLl GLn同樣地依次選擇。
圖觀表示使用了第二類型的像素電路2C(圖12)的寫入動(dòng)作的時(shí)序圖。圖觀中圖示了最初的2個(gè)水平期間中2根選擇線SEL1、SEL2的電壓變化。第一水平期間中，對選擇線SELl施加選擇用電壓8V，對選擇線SEL2施加非選擇用電壓_5V，第二水平期間中，對選擇線SEL2施加選擇用電壓8V，對選擇線SELl施加非選擇用電壓-5V。在此后的水平期間中，對兩選擇線SEL1、SEL2施加非選擇用電壓-5V。關(guān)于其它的方面，與圖沈所示的第一類型的像素電路2A的寫入動(dòng)作的時(shí)序圖相同。由此能夠?qū)崿F(xiàn)與圖沈所示的第一類型的像素電路2A相同的電壓狀態(tài)。詳細(xì)說明不再贅述。[第三類型]接著，對第二開關(guān)電路23由晶體管Tl、二極管Dl和晶體管T4的串聯(lián)電路構(gòu)成，并且晶體管T4的控制端子與升壓線BST連接的屬于第三類型的像素電路進(jìn)行說明。第三類型的各像素電路與第二類型相比，不同點(diǎn)在于不具備選擇線SEL，晶體管T4的控制端子與升壓線BST連接。因而，只要按照第二類型中對選擇線SEL施加電壓的同樣的方式，對升壓線BST施加電壓即可。圖四表示使用了第三類型的像素電路2D(圖16)的寫入動(dòng)作的時(shí)序圖。另外，此時(shí)對基準(zhǔn)線REF施加了 8V,晶體管T2始終導(dǎo)通，因此即使升壓線BST的施加電壓上升，輸出節(jié)點(diǎn)N2的電位VN2也幾乎不上升，晶體管Tl不會導(dǎo)通。[第五實(shí)施方式]第五實(shí)施方式中，對持續(xù)顯示模式下的自刷新動(dòng)作和寫入動(dòng)作的關(guān)系進(jìn)行說明。在持續(xù)顯示模式下，對一幀的量的圖像數(shù)據(jù)執(zhí)行寫入動(dòng)作后，一定期間內(nèi)不進(jìn)行寫入動(dòng)作，而是維持由之前進(jìn)行的寫入動(dòng)作獲得的顯示內(nèi)容。通過寫入動(dòng)作，經(jīng)由源極線SL對各像素內(nèi)的內(nèi)部節(jié)點(diǎn)Nl (像素電極20)供給電壓。之后，柵極線GL成為低電平，晶體管T3成為非導(dǎo)通狀態(tài)。不過，由于通過前一個(gè)寫入動(dòng)作而在像素電路20中蓄積的電荷的存在，內(nèi)部節(jié)點(diǎn)m的電位VNl被保持。S卩，像素電極20與對置電極80間維持電壓Vic。由此，即使在寫入動(dòng)作結(jié)束后，對于液晶電容Clc的兩端，施加了圖像數(shù)據(jù)的顯示所需要的電壓的狀態(tài)繼續(xù)維持。在對置電極80的電位固定的情況下，液晶電壓Vlc依賴于像素電路20的電位。該電位隨著像素電路2內(nèi)的晶體管的漏電流的產(chǎn)生而與時(shí)間的經(jīng)過一同變動(dòng)。例如在源極線SL的電位低于內(nèi)部節(jié)點(diǎn)m的電位的情況下，產(chǎn)生從內(nèi)部節(jié)點(diǎn)m朝向源極線SL的漏電流，內(nèi)部節(jié)點(diǎn)m的電位VNi隨時(shí)間減小。反之，在源極線SL的電位高于內(nèi)部節(jié)點(diǎn)m的電位的情況下(特別是寫入了低電壓狀態(tài)的情況下)，產(chǎn)生從源極線SL朝向內(nèi)部節(jié)點(diǎn)m的漏電流，VNl隨時(shí)間增大。即，在隨著時(shí)間的經(jīng)過且不進(jìn)行來自外部的寫入動(dòng)作時(shí)，液晶電壓Vlc逐漸變化，其結(jié)果為，顯示圖像也發(fā)生變化。在通常顯示模式的情況下，即使是靜態(tài)圖像，也按每一幀對所有的像素電路2執(zhí)行寫入動(dòng)作。因而，像素電極20上蓄積的電荷量只要能夠維持1幀期間即可。在不過1幀期間內(nèi)，像素電極20的電位變動(dòng)量極其微小，因此該期間的電位變動(dòng)量對于顯示的圖像數(shù)據(jù)不會造成視覺上能夠視認(rèn)的程度的影響。因此在通常顯示模式下像素電極20的電位變動(dòng)并不成問題。而相對的，持續(xù)顯示模式并非是按每一幀執(zhí)行寫入動(dòng)作的結(jié)構(gòu)。因而，在對置電極80的電位固定的期間，有時(shí)需要將像素電極20的電位保持?jǐn)?shù)幀。不過，若長達(dá)數(shù)幀期間不進(jìn)行寫入動(dòng)作，只是放任不理，則由于上述漏電流的產(chǎn)生，像素電極20的電位會間續(xù)地變動(dòng)。其結(jié)果為，所顯示的圖像數(shù)據(jù)可能會發(fā)生視覺上能夠視認(rèn)的程度的變化。為了避免產(chǎn)生這樣的現(xiàn)象，在持續(xù)顯示模式下，按照圖30的流程圖所示的要點(diǎn)，將自刷新動(dòng)作與寫入動(dòng)作組合執(zhí)行，由此在抑制像素電極的電位變動(dòng)的同時(shí)實(shí)現(xiàn)消耗功率的大幅降低。首先，按第四實(shí)施方式中所述的要點(diǎn)，執(zhí)行持續(xù)顯示模式中一幀的量的像素?cái)?shù)據(jù)的寫入動(dòng)作(步驟#1)。在步驟#1的寫入動(dòng)作后，按第二實(shí)施方式所述的要點(diǎn)執(zhí)行自刷新動(dòng)作(步驟#2)。如上所述，自刷新動(dòng)作由刷新步驟Sl和待機(jī)步驟S2構(gòu)成。此處，在待機(jī)步驟S2的期間中，當(dāng)接收到新的像素?cái)?shù)據(jù)的寫入動(dòng)作(數(shù)據(jù)改寫)、外部刷新動(dòng)作或外部極性反轉(zhuǎn)動(dòng)作的請求時(shí)(步驟#3中的是)，返回步驟#1，執(zhí)行新的像素?cái)?shù)據(jù)或以前的像素?cái)?shù)據(jù)的寫入動(dòng)作。在待機(jī)步驟S2的期間中，在沒有接收到該請求的情況下(步驟#3中的否)，返回步驟#2再次執(zhí)行自刷新動(dòng)作。由此，能夠抑制因漏電流的影響而導(dǎo)致的顯示圖像的變化。當(dāng)不進(jìn)行自刷新動(dòng)作而是通過寫入動(dòng)作進(jìn)行刷新動(dòng)作時(shí)，就會成為用上述的公式1所示的關(guān)系式表示的電力消耗，但在以相同的刷新速率重復(fù)進(jìn)行自刷新動(dòng)作的情況下，如果各像素電路保持三值的像素?cái)?shù)據(jù)，則如第四實(shí)施方式那樣，全部的源極線電壓的驅(qū)動(dòng)次數(shù)就為兩次，因此公式1中的變量η成為2，當(dāng)作為顯示清晰度(像素?cái)?shù))而假設(shè)VGA時(shí)，m=1920, η = 480，因此期待240分之一程度的電力消耗的降低。本實(shí)施方式中，之所以同時(shí)使用自刷新動(dòng)作、外部刷新動(dòng)作或外部極性反轉(zhuǎn)動(dòng)作，其目的在于應(yīng)對一部分像素電路2中產(chǎn)生以下的狀態(tài)，S卩，即使是在最初時(shí)正常動(dòng)作的像素電極2，也會因經(jīng)年變化而導(dǎo)致第二開關(guān)電路23或控制電路M中產(chǎn)生問題，雖然寫入動(dòng)作能夠沒有障礙地實(shí)施，但自刷新動(dòng)作不能夠正常執(zhí)行的狀態(tài)。即，若僅依賴于自刷新動(dòng)作，則該一部分的像素電路2出現(xiàn)劣化，并且該劣化會固定化，但通過同時(shí)執(zhí)行部分極性反轉(zhuǎn)動(dòng)作，能夠防止該顯示缺陷固定化。[第六實(shí)施方式]第六實(shí)施方式中，對通常顯示模式下的寫入動(dòng)作，參照附圖按每個(gè)類型進(jìn)行說明。通常顯示模式下的寫入動(dòng)作中，將一幀的量的像素?cái)?shù)據(jù)按每一水平方向(行方向)的顯示線(顯示行)分割，在每一個(gè)水平期間，對各列的源極線SL施加與一個(gè)顯示線的量的各像素?cái)?shù)據(jù)對應(yīng)的多灰度等級的模擬電壓，并且對選中的顯示線(選擇行)的柵極線GL施加選擇行電壓8V,使該選擇行的所有像素電路2的第一開關(guān)電路22為導(dǎo)通狀態(tài)，將各列的源極線SL的電壓傳輸?shù)竭x擇行的各像素電路2的內(nèi)部節(jié)點(diǎn)m。對于選中的顯示線以外(非選擇行)的柵極線GL，由于該選擇行的所有的像素電路2的第一開關(guān)電路22為非導(dǎo)通狀態(tài)，因此施加非選擇行電壓-5V。另外，與持續(xù)顯示模式不同，通常顯示模式的寫入動(dòng)作中，對置電壓Vcom按每一水平期間變化(對置AC驅(qū)動(dòng))，因此對輔助電容線CSL進(jìn)行使之與對置電壓Vcom同電壓的驅(qū)動(dòng)。其原因在于，像素電極20經(jīng)由液晶層與對置電極80電容耦合，并且經(jīng)由輔助電容元件Cs與輔助電容線CSL也電容耦合，因此如果將輔助電容元件Cs的電壓固定，則公式2中僅Vcom發(fā)生變動(dòng)，由此會導(dǎo)致非選擇行的像素電路2的液晶電壓Vlc的變動(dòng)。因此，通過將所有的輔助電容線CSL驅(qū)動(dòng)為與對置電壓Vcom同電壓，使對置電極80和像素電極20的電壓在相同電壓方向上變化，抵消對置AC驅(qū)動(dòng)的影響。 除了在進(jìn)行對置AC驅(qū)動(dòng)和從源極線SL施加比持續(xù)顯示模式時(shí)多灰度等級的模擬電壓這些方面外，通常顯示模式與持續(xù)顯示模式的寫入動(dòng)作原理上為相同的動(dòng)作，因此詳細(xì)的說明不再贅述。圖31表示對第一類型的像素電路2A(圖7)進(jìn)行持續(xù)顯示模式時(shí)的寫入動(dòng)作的時(shí)序圖。其中，圖31中由于對源極線SL施加與模擬顯示線的像素?cái)?shù)據(jù)對應(yīng)的多灰度等級的模擬電壓，因此施加電壓并不在最小值VL與最大值VH之間唯一確定，故而通過填涂斜線來表示。同樣地，圖32表示使用了第二類型的像素電路2C(圖12)的寫入動(dòng)作的時(shí)序圖。本實(shí)施方式中，在通常顯示模式的寫入動(dòng)作中，采用了按每一水平期間使各顯示線的極性反轉(zhuǎn)的方法，其目的在于消除以一幀為單位進(jìn)行極性反轉(zhuǎn)的情況下發(fā)生和以下問題。另外，作為消除這樣的問題的方法，還存在按每一列進(jìn)行極性反轉(zhuǎn)驅(qū)動(dòng)的方法，和在行與列方向上同時(shí)以像素為單位進(jìn)行極性反轉(zhuǎn)驅(qū)動(dòng)的方法。假定在某一幀F(xiàn)l中在所有的像素施加正極性的液晶電壓Vlc，并在下一幀F(xiàn)2中在所述的像素施加負(fù)極性的液晶電壓Vlc的情況。即使對液晶層75施加的是同一絕對值的電壓，但有時(shí)正極性和負(fù)極性會導(dǎo)致光的透射率產(chǎn)生微小的差異。在顯示高畫質(zhì)的靜態(tài)圖像的情況下，該微小差異的存在，可能會在幀F(xiàn)l和幀F(xiàn)2的顯示方式中產(chǎn)生微小的變化。另外，即使在動(dòng)畫顯示時(shí)，在幀之間應(yīng)當(dāng)為同一內(nèi)容的顯示內(nèi)容的顯示區(qū)域內(nèi)，其顯示方式可能會產(chǎn)生微小的變化。在顯示高畫質(zhì)的靜態(tài)圖像和動(dòng)態(tài)圖像時(shí)，假定即使是這樣微小的變化在視覺上也能夠視認(rèn)到。并且，通常顯示模式是顯示這樣的高畫質(zhì)的靜態(tài)圖像和動(dòng)態(tài)圖像的模式，因此上述微小的變化在視覺上可能會被視認(rèn)到。為了避免這樣的現(xiàn)象，本實(shí)施方式中在同一幀內(nèi)按每一顯示線使極性反轉(zhuǎn)。由此，由于即使在同一幀內(nèi)，在顯示線之間也施加不同極性的液晶電壓Vlc，所以能夠抑制因液晶電壓Vlc的極性引起的對顯示圖像數(shù)據(jù)的影響。[第七實(shí)施方式]在第七實(shí)施方式中，對與自刷新動(dòng)作以及持續(xù)顯示模式的寫入動(dòng)作有關(guān)且具備進(jìn)一步防止閃變的功能的動(dòng)作方法進(jìn)行說明?！秾懭雱?dòng)作》在上述第四實(shí)施方式中，在持續(xù)顯示模式的寫入動(dòng)作中，橫跨1幀期間都將對置電壓Vcom的值設(shè)為一定。例如，在圖沈中，在開始寫入動(dòng)作的時(shí)刻，將Vcom從5V(H電平)移至OV (L電平)，然后在橫跨1幀而維持該OV值的狀態(tài)下，切換要活化的柵極線GL，并對配置于各行的像素電路的內(nèi)部節(jié)點(diǎn)W寫入像素?cái)?shù)據(jù)。而且，在對配置于最終行的像素電路的寫入完成之后，使對置電壓Vcom從OV (L電平)移至5V(H電平)，然后在橫跨1幀期間而維持5V的狀態(tài)下，再次進(jìn)行寫入動(dòng)作。S卩，采用的構(gòu)成為，在1幀期間內(nèi)，Vcom的值都被保持在一定值，直到最終線的寫入完成之后，才使Vcom的值在H/L之間反轉(zhuǎn)，其后，橫跨1幀期間都保持該反轉(zhuǎn)后的Vcom的值。但是根據(jù)這種寫入方法，有時(shí)會看到閃變。下面，對該理由進(jìn)行說明。圖33是表示利用第四實(shí)施方式說明的方法進(jìn)行寫入動(dòng)作時(shí)的概念圖。在(a)中，假設(shè)全部像素電路的節(jié)點(diǎn)附的電位VNl相對于對置電壓Vcom都為負(fù)極性。即，Vcom的值呈現(xiàn)H電平值(根據(jù)圖沈的例子，5V)。在寫入動(dòng)作的開始前，Vcom的值進(jìn)行反轉(zhuǎn)(b)。在此，由于之前都是高電平值，因此移至低電平值(OV)。在此，當(dāng)參照圖7的像素電路2A時(shí)，在Vcom的值從5V下降到OV時(shí)，對置電極80的電位從5V下降到0V。而且，隨之而來的是，像素電極20的電位也下降。像素電極20的電位波動(dòng)量由液晶電容Cic和節(jié)點(diǎn)m的全部寄生電容的比率來決定，但至少不會變成與對置電極80的電位波動(dòng)量完全相同，會變成低于其值的波動(dòng)量。因此，與Vcom的(a)的時(shí)點(diǎn)相比，在(b)的時(shí)點(diǎn)，液晶電容元件Clc的兩端間電壓下降。該結(jié)果是，在(b)的時(shí)點(diǎn)，顯示裝置的亮度整體地下降。其后，從第一行起依次對像素電路進(jìn)行寫入。當(dāng)進(jìn)行寫入動(dòng)作時(shí)，在液晶電容元件Clc的兩端間，感應(yīng)對應(yīng)于像素?cái)?shù)據(jù)的電壓，顯示對應(yīng)于該像素?cái)?shù)據(jù)的亮度。但是，在這種構(gòu)成的情況下，在位于最終行的像素電路中，在(b)的時(shí)點(diǎn)，亮度下降一次，然后直到恢復(fù)到正的亮度，要花費(fèi)一幀程度的時(shí)間(例如，16. 7ms)。當(dāng)亮度下降的時(shí)間延長時(shí)，導(dǎo)致變成作為閃變而可視認(rèn)的狀態(tài)。為了消除這樣的問題，在本實(shí)施方式中，采用的是如下構(gòu)成在偶數(shù)行和奇數(shù)行上使寫入電壓的極性不同，然后在寫入時(shí)，每一水平期間都使Vcom反轉(zhuǎn)。圖34是本實(shí)施方式的寫入動(dòng)作的時(shí)序圖。另外，圖35是表示進(jìn)行本實(shí)施方式的寫入動(dòng)作時(shí)的各像素的極性變化的概念圖。在圖34中，僅在本實(shí)施方式中摘錄特征部分來表示。另外，關(guān)于像素al、bl、cl的節(jié)點(diǎn)Nl的電位變化，分別表示為VNl (al)、VNl (bl)、VNl (cl)。像素al、bl、cl分別設(shè)為由柵極線GL1、GL2、GL3選擇的一個(gè)像素。另外，為了便于說明，Vcom的值也與各像素的節(jié)點(diǎn)Nl的電位一同并列表示。另外，在圖34及圖35中，寫入動(dòng)作開始前的Vcom設(shè)為正極性而進(jìn)行說明，但即使是負(fù)極性也可實(shí)現(xiàn)同樣的說明。圖35(a)表示的是寫入動(dòng)作開始前的各像素的電壓極性。在圖35(a)中，表示的是，寫成“_”的像素按照節(jié)點(diǎn)W以對置電壓Vcom為基準(zhǔn)而成為負(fù)極性的方式被寫入，寫成“ + ”的像素按照節(jié)點(diǎn)W以對置電壓Vcom為基準(zhǔn)而成為正極性的方式被寫入。在圖35(a)中，“-”和“ + ”以每行都交替的方式來表示，這表示的是，在奇數(shù)行和偶數(shù)行上，節(jié)點(diǎn)m的極性以交替反轉(zhuǎn)的方式被寫入。另外，在圖35(a)中，通過對偶數(shù)行的像素實(shí)施涂黑，在偶數(shù)行的像素中，表示亮度下降的狀態(tài)。這表示了如下假設(shè)的內(nèi)容，即，在成為圖35(a)的狀態(tài)以前的時(shí)點(diǎn)，在對置電壓Vcom為“L”的定時(shí)進(jìn)行偶數(shù)行的寫入，且在對置電壓Vcom為“H”的定時(shí)進(jìn)行奇數(shù)行的寫入。如上所述，在使對置電壓Vcom從“H”移至“L”時(shí)，節(jié)點(diǎn)附的電位VNl也降低，但VNl的變化量比Vcom的變化量小，因此液晶電容元件Clc的兩端間電壓下降，由此，亮度下降?？墒?，其后，當(dāng)再次使對置電壓Vcom從“L”移至“H”時(shí)，節(jié)點(diǎn)附的電位VNl就恢復(fù)到之前對置電壓Vcom呈現(xiàn)“H”的時(shí)點(diǎn)的值。因此，液晶電容元件Clc的兩端間電壓也恢
44復(fù)到正值，因此亮度下降的狀態(tài)消失。在對置電壓Vcom為“L”電平的時(shí)點(diǎn)進(jìn)行對奇數(shù)行像素的寫入的情況下，當(dāng)Vcom移至“H”電平時(shí)，該奇數(shù)行像素的亮度就下降，但當(dāng)其后Vcom再次移至“L”電平時(shí)，亮度的下降就消失。同樣，在對置電壓Vcom為“H”電平的時(shí)點(diǎn)進(jìn)行對偶數(shù)行像素的寫入的情況下，當(dāng)Vcom移至“L”電平時(shí)，該偶數(shù)行像素的亮度就下降，但當(dāng)其后Vcom再次移至“H”電平時(shí)，亮度的下降就消失。以上述為理由，在圖35(a)所示的時(shí)點(diǎn)，對置電壓Vcom為“H”，因此關(guān)于奇數(shù)行的像素，呈現(xiàn)所希望的亮度，另一方面，關(guān)于偶數(shù)行的像素，導(dǎo)致亮度下降。另外，在本實(shí)施方式中，不僅每個(gè)水平期間都使對置電壓Vcom的電平反轉(zhuǎn)，而且每進(jìn)行寫入動(dòng)作的1幀期間，也都使各像素的相對于對置電壓Vcom的極性反轉(zhuǎn)。S卩，在圖35(a)所示的時(shí)點(diǎn)(圖34所示的寫入階段的開始之前的時(shí)點(diǎn))，以節(jié)點(diǎn)Nl相對于對置電壓Vcom的極性在奇數(shù)行成為負(fù)極性、在偶數(shù)行成為正極性的方式對各像素寫入電壓。在這種情況下，在圖34所示的寫入階段，以奇數(shù)行成為正極性、偶數(shù)行成為負(fù)極性的方式對各像素進(jìn)行寫入動(dòng)作(例如，參照后述的圖35(c))。在第一水平期間hl，首先，使對置電壓Vcom反轉(zhuǎn)為“L”電平。此時(shí)，如圖35(b)所示，關(guān)于奇數(shù)行的像素，導(dǎo)致亮度的下降，另一方面，關(guān)于偶數(shù)行的像素，亮度的下降消失，恢復(fù)到所希望的亮度。然后，使柵極線GLl活化，經(jīng)由源極線SL對配置于第一行的各像素電路寫入像素?cái)?shù)據(jù)相應(yīng)的電壓。在像素al中，也在該期間hi內(nèi)進(jìn)行寫入，該結(jié)果是，節(jié)點(diǎn)m(al)相對于Vcom的極性成為正極性(極性反轉(zhuǎn))。在圖35(c)中，也通過將第一行的各像素記載為“ + ”，來表示該點(diǎn)。另外，在圖35(c)的時(shí)點(diǎn)，第一行的像素實(shí)際上進(jìn)行寫入動(dòng)作，因此呈現(xiàn)所希望的亮度。在圖35(c)中，不對第一行的像素涂黑就是以此為理由的。在其次的第二水平期間h2，使對置電壓Vcom反轉(zhuǎn)為“H”電平。此時(shí)，如圖35(d)所示，關(guān)于第一行及偶數(shù)行的像素，導(dǎo)致亮度的下降，另一方面，關(guān)于第一行以外的奇數(shù)行的像素，亮度的下降消失，恢復(fù)到所希望的亮度。然后，使柵極線GL2活化，經(jīng)由源極線SL對配置于第二行的各像素電路寫入像素?cái)?shù)據(jù)相應(yīng)的電壓。在像素bi中，也在該期間h2內(nèi)進(jìn)行寫入，該結(jié)果是，節(jié)點(diǎn)m(bi)相對于Vcom的極性成為負(fù)極性(極性反轉(zhuǎn))。在圖35(e)中，也通過將第二行的各像素記載為“-”，來表示該點(diǎn)。在其次的第三水平期間h3，再次使對置電壓Vcom反轉(zhuǎn)為“L”電平。此時(shí)，如圖35 (f)所示，關(guān)于第二行及第一行以外的奇數(shù)行的像素，導(dǎo)致亮度的下降，另一方面，關(guān)于第一行及第二行以外的偶數(shù)行的像素，亮度的下降消失，恢復(fù)到所希望的亮度。然后，使柵極線GL3活化，經(jīng)由源極線SL對配置于第三行的各像素電路寫入像素?cái)?shù)據(jù)相應(yīng)的電壓。在像素Cl中，也在該期間h3內(nèi)進(jìn)行寫入，該結(jié)果是，節(jié)點(diǎn)m(cl)相對于Vcom的極性成為正極性(極性反轉(zhuǎn))。在圖35(f)中，也通過將第三行的各像素記載為“ + ”，來表示該點(diǎn)。通過以下同樣的處理，在一水平期間內(nèi)，邊使Vcom的電平位移，邊進(jìn)行每行的寫入動(dòng)作。
在本實(shí)施方式的寫入動(dòng)作的情況下，在整個(gè)寫入動(dòng)作期間，亮度下降的行在一水平期間(30 100 μ s)內(nèi)就恢復(fù)到所希望的亮度。另外，如果縮小Vcom反轉(zhuǎn)動(dòng)作和寫入動(dòng)作的時(shí)間間隔，則亮度下降的行不會多行連續(xù)地存在。即使存在亮度下降的行，在其相鄰行呈現(xiàn)所希望的亮度的情況下，在顯示區(qū)域內(nèi)，亮度也被平均化。由此，如圖33所示的閃變被視認(rèn)之類的問題點(diǎn)得到消除?！蹲运⑿聞?dòng)作》在上述第二及第三實(shí)施方式中，在自刷新動(dòng)作中，橫跨1幀期間都將對置電壓Vcom的值設(shè)為一定。而且，如第五實(shí)施方式所述，通過適當(dāng)并用外部刷新動(dòng)作或外部極性反轉(zhuǎn)動(dòng)作，使極性集中反轉(zhuǎn)。但是，在本實(shí)施方式的構(gòu)成的情況下，在奇數(shù)行和偶數(shù)行中，相對于Vcom的極性不同。即，例如，即使是進(jìn)行高電平寫入的像素電路，存在于奇數(shù)行的像素電路的節(jié)點(diǎn)m的電位VNl和存在于偶數(shù)行的像素電路的節(jié)點(diǎn)m的電位VNl也是不同的值。S卩，作為寫入像素節(jié)點(diǎn)m的電位，如果將相對于Vcom的極性為正極性的情況表示為“ +，，，且將負(fù)極性的情況表示為“_”，則作為刷新目標(biāo)電壓，成為VNl (+H)、VNl (+M)、VNl (L)、VNl (-M)、VNl (-H)這五種(VNl (+L)和 VNl (-L)設(shè)為相同)。而且，在 Vcom 為 “L，，電平的時(shí)點(diǎn)寫入VNl (+H)、VNl (+M)，在Vcom為“H”電平的時(shí)點(diǎn)寫入VNl (-H)、VNl (-M)。如上所述，通過使Vcom的值位移，液晶電容元件Clc的兩端間電壓下降，當(dāng)再次使Vcom的值復(fù)原時(shí)，液晶電容元件Clc的兩端間電壓就恢復(fù)到寫入時(shí)的值(不考慮漏電流存在的情況)。刷新動(dòng)作是在因漏電流等的存在而產(chǎn)生內(nèi)部節(jié)點(diǎn)m的電位背離寫入時(shí)的值的情況下，為消除該背離而進(jìn)行的動(dòng)作。據(jù)此，在執(zhí)行刷新動(dòng)作的時(shí)點(diǎn)，優(yōu)選使Vcom的電平與寫入時(shí)成為相同，且不考慮Vcom的波動(dòng)造成的內(nèi)部節(jié)點(diǎn)m的電位的偏離。在本實(shí)施方式中，關(guān)于奇數(shù)行，以在Vcom為“L”電平的時(shí)點(diǎn)成為正極性的方式進(jìn)行寫入，關(guān)于偶數(shù)行，以在Vcom為“H”電平的時(shí)點(diǎn)成為負(fù)極性的方式進(jìn)行寫入。因此，在進(jìn)行自刷新動(dòng)作的情況下，也優(yōu)選在Vcom為“L”電平的時(shí)點(diǎn)執(zhí)行對奇數(shù)行的刷新動(dòng)作，且在Vcom為“H”電平的時(shí)點(diǎn)執(zhí)行對偶數(shù)行的刷新動(dòng)作。據(jù)此，在本實(shí)施方式的自刷新動(dòng)作中，在自刷新動(dòng)作期間中使Vcom的電平變化以后，再分別對奇數(shù)行和偶數(shù)行執(zhí)行刷新動(dòng)作。因此，作為進(jìn)行本實(shí)施方式的自刷新動(dòng)作的前提，需要將升壓線BST分為與奇數(shù)行的像素電路連接的升壓線BSTo和與偶數(shù)行的像素電路連接的升壓線BSTe。另外，在第二類型的像素電路(圖5)中，關(guān)于選擇線SEL，也需要分為與奇數(shù)行的像素電路連接的選擇線SELo和與偶數(shù)行的像素電路連接的選擇線SELe。在下述中，設(shè)為假設(shè)圖8的第一類型的像素電路2A，且連接各像素電路的升壓線因偶數(shù)行和奇數(shù)行而不同的情況進(jìn)行說明。另外，作為基礎(chǔ)的刷新動(dòng)作方法假設(shè)第三實(shí)施方式所述的方法(圖2 進(jìn)行說明。另外，在利用第二實(shí)施方式所述的方法的情況下，在對第二、第三類型的像素電路進(jìn)行自刷新動(dòng)作時(shí)，也只要利用以下同樣的原理而偶奇有別地進(jìn)行自刷新動(dòng)作即可。圖36是本實(shí)施方式的自刷新動(dòng)作的時(shí)序圖。在圖36中，僅在本實(shí)施方式中摘錄特征部分進(jìn)行表示。另外，與圖34的情況同樣，VNl (al)表示存在于第一行的特定的一個(gè)像素al的內(nèi)部節(jié)點(diǎn)m的電位，VNl (bl)表示存在于第二行的特定的一個(gè)像素bl的內(nèi)部節(jié)點(diǎn)W的電位。與圖23的情況同樣，自刷新動(dòng)作分解為兩個(gè)步驟Sl (刷新步驟)、S2(待機(jī)步驟)。但是，在本實(shí)施方式的情況下，步驟Sl分為進(jìn)行對奇數(shù)行的刷新動(dòng)作的步驟Si+、進(jìn)行對偶數(shù)行的刷新動(dòng)作的步驟Si-。另外，在此，在圖36所示的最初的步驟Sl的開始之前的時(shí)點(diǎn)，在奇數(shù)行的像素電路的內(nèi)部節(jié)點(diǎn)W上寫有相對于對置電壓Vcom正極性的電壓，在偶數(shù)行的像素電路的內(nèi)部節(jié)點(diǎn)W上寫有相對于對置電壓Vcom負(fù)極性的電壓。另外，在該時(shí)點(diǎn)，對置電壓Vcom呈現(xiàn)“L”電平。當(dāng)開始自刷新動(dòng)作的周期時(shí)，與第三實(shí)施方式同樣，在對基準(zhǔn)線REF、源極線SL施加有規(guī)定電壓的狀態(tài)下，將奇數(shù)行的升壓線BSTo的電壓設(shè)為“H”電平，僅對配置于奇數(shù)行的像素電路進(jìn)行升壓提升。另外，關(guān)于偶數(shù)行的升壓線BSTe，原封不動(dòng)地持續(xù)0V。由此，對配置于奇數(shù)行的寫入規(guī)定電平的像素電路進(jìn)行刷新動(dòng)作。在仿照圖23對基準(zhǔn)線REF施加有4. 5V、對源極線SL施加有3. 6V、對升壓線BSTo施加有IOV的情況下，對配置于奇數(shù)行的實(shí)例M的像素電路進(jìn)行刷新動(dòng)作。其后，在繼續(xù)使升壓線BSTo的電壓成為“H”電平的狀態(tài)下，變更基準(zhǔn)線REF、源極線SL的施加電壓，使進(jìn)行刷新動(dòng)作的像素電路的對象變化。通過仿照圖23對基準(zhǔn)線REF施加6. 5V、對源極線SL施加5. 6V，對配置于奇數(shù)行的實(shí)例H的像素電路進(jìn)行刷新動(dòng)作。另外，在圖36中，以像素al的刷新如橫跨升壓線BSTo呈現(xiàn)“H”電平的整個(gè)期間進(jìn)行刷新的方式進(jìn)行記載，但這是可在該期間的某時(shí)段進(jìn)行刷新的意思。在利用圖23的刷新方法的情況下，如果在像素al上寫有“M”電平的電壓，則在升壓線BSTo被施加有“H”電平的電壓中的前半期間進(jìn)行刷新，如果寫有“H”電平的電壓，則在升壓線BSTo被施加有“H”電平的電壓中的后半期間進(jìn)行刷新。另外，由于采用的構(gòu)成為，假使像素al被寫入“L”電平的電壓，則在待機(jī)步驟S2中，間接地進(jìn)行刷新，因此不在步驟Sl+的期間內(nèi)進(jìn)行刷新動(dòng)作。當(dāng)對實(shí)例M和實(shí)例H的奇數(shù)行的刷新動(dòng)作完成時(shí)，就使奇數(shù)行的升壓線BSTo的施加電壓成為“L”電平，然后，使對置電壓Vcom移至“H”電平。由此，各像素的內(nèi)部節(jié)點(diǎn)m的電位VNl也提升。在對置電壓Vcom為“H”電平時(shí)，進(jìn)行了負(fù)極性寫入的偶數(shù)行的各像素電路通過對置電壓Vcom移至“H”電平，內(nèi)部節(jié)點(diǎn)附恢復(fù)到接近作為目標(biāo)的寫入電壓的值。但是，這始終只是消除依賴于對置電壓Vcom的極性反轉(zhuǎn)動(dòng)作的內(nèi)部節(jié)點(diǎn)m的波動(dòng)誤差，需要使因漏電流的存在而下降了的電位恢復(fù)，因此需要進(jìn)行刷新動(dòng)作。而且，在將基準(zhǔn)線REF、源極線SL設(shè)定為規(guī)定電壓的狀態(tài)下，將偶數(shù)行的升壓線BSTe的施加電壓移至“H”電平，僅對配置于偶數(shù)行的像素電路進(jìn)行升壓提升。另外，關(guān)于奇數(shù)行的升壓線BSTo，原封不動(dòng)地保持0V。由此，對配置于偶數(shù)行的寫入規(guī)定電平的像素電路進(jìn)行刷新動(dòng)作。其后，變更基準(zhǔn)線REF、源極線SL的施加電壓，關(guān)于寫入不同電平的偶數(shù)行的像素電路，也進(jìn)行刷新動(dòng)作。另外，在偶數(shù)行的情況下，以相對于Vcom成為負(fù)極性的方式進(jìn)行寫入。與奇數(shù)行同樣，在各像素電路都進(jìn)行三值寫入的情況下，在Vcom = 5V(H電平)的時(shí)點(diǎn)，實(shí)例H(高電平寫入)成為VNl(H) = 0V，實(shí)例M(中電平寫入)成為VNl(M) = 2V( = 5-3)，實(shí)例L(低電平寫入)成為VNl (L) =5V。即，如果僅著眼于內(nèi)部節(jié)點(diǎn)m的電位，則實(shí)例H的情況為最低的電位，電位按照實(shí)例M、實(shí)例L的順序而升高。因此，在步驟Sl-中，在源極線SL上施加有2. 6V、基準(zhǔn)線REF上施加有3. 5V、升壓線BSTo上施加有IOV的情況下，對配置于偶數(shù)行的實(shí)例M的像素電路進(jìn)行刷新動(dòng)作。在繼續(xù)使升壓線BSTe的電壓成為“H”電平的狀態(tài)下，通過對基準(zhǔn)線REF施加6. 5V、對源極線SL施加5. 6V，對配置于偶數(shù)行的實(shí)例L的像素電路進(jìn)行刷新動(dòng)作。然后，將升壓線BSTe的電壓移至“L”電平，對源極線SL施加0V。另外，對基準(zhǔn)線REF施加在全部像素電路中晶體管T2都成為導(dǎo)通(ON)那樣的電壓。由于Vcom為“H”電平，因此進(jìn)行了奇數(shù)行的“H”電平寫入的像素電路的VNl呈現(xiàn)約10V( = 5+5)。因而，例如，通過對REF施加15V，關(guān)于全部像素電路，都能夠使晶體管T2成為導(dǎo)通。使這種電壓狀態(tài)持續(xù)一定時(shí)間(步驟S2)。由此，關(guān)于進(jìn)行了偶數(shù)行的“H”電平寫入的像素電路，內(nèi)部節(jié)點(diǎn)附的電位VNl逐漸接近0V，間接地執(zhí)行刷新動(dòng)作。另外，關(guān)于進(jìn)行了奇數(shù)行的“L”電平寫入的像素電路，優(yōu)選在Vcom呈現(xiàn)“L”電平的時(shí)點(diǎn)，進(jìn)行間接的刷新動(dòng)作。在將步驟S2的電壓狀態(tài)持續(xù)一定時(shí)間以后，Vcom呈現(xiàn)“H”電平，因此在將基準(zhǔn)線REF、源極線SL的電壓設(shè)定為適當(dāng)?shù)碾妷褐狄院?，通過使升壓線BSTo提升，執(zhí)行偶數(shù)行的刷新動(dòng)作。其后，將Vcom的值移至“L”電平，然后在將基準(zhǔn)線REF、源極線SL的電壓設(shè)定為適當(dāng)?shù)碾妷褐狄院?，通過使升壓線BSTe提升，執(zhí)行偶數(shù)行的刷新動(dòng)作。其后，在Vcom呈現(xiàn)“L”電平的狀態(tài)下，對源極線SL賦予0V，然后對進(jìn)行了奇數(shù)行的“L”電平寫入的像素電路，間接地執(zhí)行刷新動(dòng)作。另外，在本實(shí)施方式中，設(shè)為在奇數(shù)行的像素電路上連接有升壓線BSTo、在偶數(shù)行的像素電路上連接有升壓線BSTe的情況進(jìn)行了說明，但在升壓線BST為沿列方向延伸的形態(tài)的情況下，只要使BSTo與奇數(shù)列的像素電路連接、使BSTe與偶數(shù)列的像素電路連接即可，是自不待言的。[其他實(shí)施方式]下面，對其他實(shí)施方式進(jìn)行說明。<1>在上述的實(shí)施方式中，對成為自刷新動(dòng)作的對象的持續(xù)顯示模式的顯示色數(shù)比通常顯示模式少的情況進(jìn)行了說明。但是，通過使灰度等級數(shù)增加而使顯示色數(shù)增至一定水平，也可以僅通過持續(xù)顯示模式來實(shí)現(xiàn)液晶顯示。在這種情況下，雖然不能實(shí)現(xiàn)如通常顯示模式那樣的全彩色顯示，但僅通過本發(fā)明的持續(xù)顯示模式，就能夠?qū)σ蟮目娠@示色數(shù)沒有那么多的形態(tài)的畫面進(jìn)行顯示處理。另外，當(dāng)灰度等級數(shù)增加時(shí)，在第二實(shí)施方式的自刷新動(dòng)作中，要施加的脈沖次數(shù)即刷新步驟Sl的階段數(shù)也增加。在第二實(shí)施方式中，在三值的情況下，由階段Pl及P2這兩個(gè)階段就能夠?qū)崿F(xiàn)，但如果增加到4級灰度，則理所當(dāng)然地需要三個(gè)階段，如果增加到5級灰度，則需要四個(gè)階段。另一方面，根據(jù)第三實(shí)施方式的方法，在向升壓線BST的施加電壓從階段Pl開始以后設(shè)為一定的狀態(tài)下，使向基準(zhǔn)線REF的施加電壓以及向源極線SL的施加電壓變化(灰度等級數(shù)-1)次。另外，在上述實(shí)施方式中，作為持續(xù)顯示模式的像素?cái)?shù)據(jù)的值，采用5V、3V、0V，但不局限于這些電壓值，是自不待言的。<2>關(guān)于第二類型的像素電路2B (圖9 圖11)，在通常顯示模式及持續(xù)顯示模式的寫入動(dòng)作時(shí)，也可以對基準(zhǔn)線REF賦予低電平電壓，將晶體管T2設(shè)為斷開狀態(tài)。這樣，內(nèi)部節(jié)點(diǎn)W和輸出節(jié)點(diǎn)N2電分離的結(jié)果是，像素電極20的電位不會受寫入動(dòng)作前的輸出節(jié)點(diǎn)N2的電壓的影響。由此，像素電極20的電壓能夠正確地反映源極線SL的施加電壓，能夠沒有誤差地顯示圖像數(shù)據(jù)。<3>在上述的實(shí)施方式中對于構(gòu)成在有源矩陣基板10上的全部的像素電路2而言，采用了具備第二開關(guān)電路23和控制電路M的構(gòu)成。與此相對，在采用有源矩陣基板10上具備進(jìn)行透射液晶顯示的透射像素部和進(jìn)行反射液晶顯示的反射像素部這兩種像素部的情況下，也可以采用僅在反射像素部的像素電路上具備第二開關(guān)電路23和控制電路24，且在透射顯示部的像素電路上不具備第二開關(guān)電路23和控制電路M的構(gòu)成。在這種情況下，在通常顯示模式時(shí)，通過透射像素部進(jìn)行圖像顯示，在持續(xù)顯示模式時(shí)，通過反射像素部進(jìn)行圖像顯示。通過如此構(gòu)成，能夠消減形成于有源矩陣基板10整體的元件數(shù)。<4>在上述實(shí)施方式中，各像素電路2為具備輔助電容元件Cs的構(gòu)成，但也可以為不具備輔助電容元件Cs的構(gòu)成。但是，為了使內(nèi)部節(jié)點(diǎn)m的電位更加穩(wěn)定化，且實(shí)現(xiàn)顯示圖像的可靠的穩(wěn)定化，優(yōu)選采用具備該輔助電容元件Cs的構(gòu)成。<5>在上述實(shí)施方式中，假設(shè)各像素電路2的顯示元件部21僅由單位液晶顯示元件Clc構(gòu)成的情況，但如圖37所示，也可以采用在內(nèi)部節(jié)點(diǎn)m和像素電極20之間具備模擬放大器Amp (電壓放大器)的構(gòu)成。在圖37中，作為一個(gè)例子，作為模擬放大器Amp的電源用線，采用輸入輔助電容線CSL和電源線Vcc的構(gòu)成。在這種情況下，賦予內(nèi)部節(jié)點(diǎn)m的電壓通過由模擬放大器Amp設(shè)定的放大率η來放大，放大后的電壓供給到像素電極20。因而，成為能夠?qū)?nèi)部節(jié)點(diǎn)m的微小的電壓變化反映在顯示圖像上的構(gòu)成。另外，在該構(gòu)成的情況下，在持續(xù)顯示模式的自極性反轉(zhuǎn)動(dòng)作中，內(nèi)部節(jié)點(diǎn)m的電壓通過放大率η來放大，且供給到像素電極20，因此通過對施加于源極線SL的第一及第二電壓狀態(tài)的電壓差進(jìn)行調(diào)節(jié)，能夠使供給到像素電極20的第一及第二電壓狀態(tài)的電壓與對置電壓Vcom的高電平及低電平的電壓一致。<6>在上述實(shí)施方式中，將像素電路2內(nèi)的晶體管Tl Τ4設(shè)為N溝道型的多晶硅TFT，但也可采用使用P溝道型的TFT的構(gòu)成及使用非晶硅TFT的構(gòu)成。在這種情況下，通過使各電壓的大小關(guān)系及二極管Dl的整流方向反轉(zhuǎn)等，能夠與上述各實(shí)施方式同樣地使像素電路2動(dòng)作，可得到同樣的效果。<7>在上述實(shí)施方式中以液晶顯示裝置為例進(jìn)行了說明，但本發(fā)明不局限于此，是具有用于保持像素?cái)?shù)據(jù)的對應(yīng)于像素電容Cp的電容且基于保持在該電容中的電壓而顯示圖像的顯示裝置就能夠應(yīng)用本發(fā)明。例如，在使相當(dāng)于像素?cái)?shù)據(jù)的電壓保持在相當(dāng)于像素電容的電容中而進(jìn)行圖像顯示的有機(jī)EUElectro-luminescenece)顯示裝置的情況下，特別是，關(guān)于自刷新動(dòng)作，能夠應(yīng)用本發(fā)明。圖38是表示這種有機(jī)EL顯示裝置的像素電路的一個(gè)例子的電路圖。在該像素電路中，作為像素?cái)?shù)據(jù)，保持在輔助電容Cs中的電壓被賦予由TFT構(gòu)成的驅(qū)動(dòng)用晶體管Tdv的柵極端子，其電壓相應(yīng)的電流經(jīng)由驅(qū)動(dòng)用晶體管Tdv流到發(fā)光元件0LED。因此，該輔助電容Cs相當(dāng)于上述各實(shí)施方式的像素電容Cp。另外，在圖38所示的像素電路中，與通過對電極間施加電壓來控制光的透射率而進(jìn)行圖像顯示這種液晶顯示裝置不同，通過在元件內(nèi)流動(dòng)的電流而元件自身發(fā)光來進(jìn)行圖像顯示。因此，因發(fā)光元件的整流性而不能使施加于該元件的兩端的電壓的極性反轉(zhuǎn)，另外，也沒有那種必要性。<8>在上述第二實(shí)施方式中，參照圖21和圖22的時(shí)序圖對第二類型的像素電路的自刷新動(dòng)作進(jìn)行了說明。第二類型的像素電路2B、2C(圖9 圖15)具備晶體管T4，并且除升壓線BST以外還具備與該T4的柵極連接的選擇線SEL。因而，在該類型的像素電路中，能夠有意識地使向升壓線BST的電壓施加定時(shí)和T4的導(dǎo)通定時(shí)不同。在利用該構(gòu)成進(jìn)行對第二類型的像素電路2B、2C的自刷新動(dòng)作的情況下，也可以使向選擇線SEL的電壓施加定時(shí)從對基準(zhǔn)線REF及升壓線BST施加電壓的定時(shí)起稍推遲。如上所述，對基準(zhǔn)線REF施加在比成為刷新對象的灰度等級低的灰度等級的像素中T2導(dǎo)通那樣的范圍內(nèi)的電壓。因而，即使在該狀態(tài)下對升壓線BST施加電壓，這種像素的節(jié)點(diǎn)N2也不發(fā)生電位提升，該結(jié)果是，晶體管Tl不會導(dǎo)通。但是，也假設(shè)如下情況，當(dāng)盡管晶體管T2受晶體管的能力及節(jié)點(diǎn)的寄生電容以外的要素的影響而導(dǎo)通但仍對升壓線BST施加電壓時(shí)，就發(fā)生節(jié)點(diǎn)N2的電位暫時(shí)提升的事態(tài)。在這種情況下，在其時(shí)點(diǎn)，導(dǎo)致晶體管Tl導(dǎo)通，該結(jié)果是，這種像素有可能因不同的灰度等級的電壓而重寫。與此相對，通過使晶體管T4的導(dǎo)通定時(shí)從向升壓線BST的電壓施加定時(shí)起稍推遲，假使節(jié)點(diǎn)N2的電位暫時(shí)提升而晶體管Tl在該期間導(dǎo)通，晶體管T4也成為非導(dǎo)通，因此通過該晶體管T4，能夠?qū)⒃礃O線SL和節(jié)點(diǎn)m之間的導(dǎo)通斷開。另外，即使節(jié)點(diǎn)N2的電位暫時(shí)提升，其后，N2的電位也因節(jié)點(diǎn)m的寄生電容吸收電荷而下降。此時(shí)，晶體管Tl成為非導(dǎo)通，因此即使讓節(jié)點(diǎn)T4導(dǎo)通，比刷新對象灰度等級低的灰度等級的像素電路的節(jié)點(diǎn)m也不會通過源極線SL的施加電壓而重寫。如上所述，特別是在第二類型的像素電路中，由于能夠?qū)ο蜻x擇線SEL的電壓施加定時(shí)與向升壓線BST的電壓施加定時(shí)進(jìn)行獨(dú)立地控制，因此通過從向升壓線BST的施加定時(shí)起稍推遲，能夠更可靠地防止寫入錯(cuò)誤的灰度等級這種誤動(dòng)作。該方法也可應(yīng)用于第三實(shí)施方式的圖25所示的時(shí)序圖。即，在圖25中，只要使向選擇線SEL的電壓施加定時(shí)從t3起稍推遲即可。另外，在第一類型及第三類型中，不能進(jìn)行這種方法的刷新動(dòng)作，但由于導(dǎo)致上述的誤寫入的可能性本來就低，因此即使是第二實(shí)施方式所述的方法的刷新動(dòng)作，也能夠正確地刷新到原來的灰度等級。符號說明1液晶顯示裝置2像素電路2A、2B、2C、2D、2E 像素電路10有源矩陣基板11顯示控制電路12對置電極驅(qū)動(dòng)電路13源極驅(qū)動(dòng)器14柵極驅(qū)動(dòng)器20像素電極
21顯示元件部22第一開關(guān)電路23第二開關(guān)電路24控制電路74密封件75液晶層80對置電極81對向基板Amp模擬放大器BST升壓線Cbst升壓電容元件Clc液晶顯示元件CML對置電極配線CSL輔助電容線Cs輔助電容元件Ct定時(shí)信號Dl 二極管元件DA數(shù)字圖像信號Dv數(shù)據(jù)信號GL(GL1、GL2、......、GLn)柵極線Gtc掃描側(cè)定時(shí)控制信號Nl內(nèi)部節(jié)點(diǎn)N2輸出節(jié)點(diǎn)OLED發(fā)光元件P1、P2 階段REF基準(zhǔn)線S1、S2 步驟ScU Sc2, ......、Scm 源極信號SEL選擇線SL(SL1、SL2、......、SLm)源極線Stc數(shù)據(jù)側(cè)定時(shí)控制信號T1、T2、T3、T4、T5 晶體管Tdv驅(qū)動(dòng)用晶體管Vcom對置電壓Vlc液晶電壓VNl內(nèi)部節(jié)點(diǎn)電位、像素電極電位VN2輸出節(jié)點(diǎn)電位
5權(quán)利要求
1.一種像素電路，其特征在干，包括 顯示元件部，其包含單位顯示元件；內(nèi)部節(jié)點(diǎn)，其構(gòu)成所述顯示元件部的一部分，并保持施加在所述顯示元件部上的像素?cái)?shù)據(jù)的電壓；第一開關(guān)電路，其至少經(jīng)由規(guī)定的開關(guān)元件，將從數(shù)據(jù)信號線供給的所述像素?cái)?shù)據(jù)的電壓傳輸?shù)剿鰞?nèi)部節(jié)點(diǎn)；第二開關(guān)電路，其將從所述數(shù)據(jù)信號線供給的電壓，不經(jīng)由所述規(guī)定的開關(guān)元件地傳輸?shù)剿鰞?nèi)部節(jié)點(diǎn)；和控制電路，其將與所述內(nèi)部節(jié)點(diǎn)所保持的所述像素?cái)?shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端，并控制所述第二開關(guān)電路的導(dǎo)通或非導(dǎo)通，所述第二開關(guān)電路包括第一晶體管元件和ニ極管元件的串聯(lián)電路，所述第一晶體管元件具有第一端子、第二端子和控制所述第一端子與第二端子間的導(dǎo)通的控制端子，所述控制電路包括第二晶體管元件和所述第一電容元件的串聯(lián)電路，所述第二晶體管元件具有第一端子、第二端子和控制所述第一端子與第二端子間的導(dǎo)通的控制端子， 所述第一開關(guān)電路和第二開關(guān)電路各自的一端與所述數(shù)據(jù)信號線連接， 所述第一開關(guān)電路和第二開關(guān)電路各自的另一端和所述第二晶體管元件的第一端子， 與所述內(nèi)部節(jié)點(diǎn)連接，所述ニ極管元件在從所述數(shù)據(jù)信號線朝向所述內(nèi)部節(jié)點(diǎn)的方向具有整流作用， 所述第一晶體管元件的控制端子、所述第二晶體管元件的第二端子和所述第一電容元件的一端彼此連接，形成所述控制電路的輸出節(jié)點(diǎn)，所述第二晶體管元件的控制端子與第一控制線連接， 所述第一電容元件的另一端與第二控制線連接。
2.如權(quán)利要求1所述的像素電路，其特征在干所述規(guī)定的開關(guān)元件包括第三晶體管元件，所述第三晶體管元件包括第一端子、第二端子和控制所述第一端子與第二端子間的導(dǎo)通的控制端子， 所述第三晶體管元件的控制端子與掃描信號線連接。
3.如權(quán)利要求1或2所述的像素電路，其特征在于所述第二開關(guān)電路包括所述第一晶體管元件、所述ニ極管元件和第四晶體管元件的串聯(lián)電路，所述第四晶體管元件包括第一端子、第二端子和控制所述第一端子與第二端子間的導(dǎo)通的控制端子，所述第四晶體管元件的控制端子與所述第二控制線或第三控制線連接。
4.如權(quán)利要求3所述的像素電路，其特征在干所述第一開關(guān)電路，包括所述第二開關(guān)電路內(nèi)的所述第四晶體管元件和所述規(guī)定的開關(guān)元件的串聯(lián)電路，或第五晶體管元件和所述規(guī)定規(guī)定的開關(guān)元件的串聯(lián)電路，所述第五晶體管元件的控制端子與所述第二開關(guān)電路內(nèi)的所述第四晶體管元件的控制端子連接。
5.如權(quán)利要求1或2所述的像素電路，其特征在于所述像素電路還包括第二電容元件，所述第二電容元件的一端與所述內(nèi)部節(jié)點(diǎn)連接， 所述第二電容元件的另一端與第四控制線或規(guī)定的固定電壓線連接。
6.一種顯示裝置，其特征在干在行方向和列方向上分別配置多個(gè)權(quán)利要求1所述的像素電路，構(gòu)成像素電路陣列，每一所述列各具有一根所述數(shù)據(jù)信號線，配置于同一列的所述像素電路中，所述第一開關(guān)電路的一端與共用的所述數(shù)據(jù)信號線連接，配置于同一行或同一列的所述像素電路中，所述第二晶體管元件的控制端子與共用的所述第一控制線連接，配置于同一行或同一列的所述像素電路中，所述第一電容元件的所述另一端與共用的所述第二控制線連接，所述顯示裝置包括分別驅(qū)動(dòng)所述數(shù)據(jù)信號線的數(shù)據(jù)信號線驅(qū)動(dòng)電路；和分別驅(qū)動(dòng)所述第一控制線、所述第二控制線的控制線驅(qū)動(dòng)電路。
7.如權(quán)利要求6所述的顯示裝置，其特征在于所述規(guī)定的開關(guān)元件是包括第一端子、第二端子和控制所述第一端子與第二端子間的導(dǎo)通的控制端子的第三晶體管元件，且控制端子與掃描信號線連接，每一所述行各具有一根所述掃描信號線，并且配置于同一行的所述像素電路與共用的所述掃描信號線連接，所述顯示裝置包括分別驅(qū)動(dòng)所述掃描信號線的掃描信號線驅(qū)動(dòng)電路。
8.如權(quán)利要求7所述的顯示裝置，其特征在于所述第二開關(guān)電路包括所述第一晶體管元件、所述ニ極管元件和第四晶體管元件的串聯(lián)電路，所述第四晶體管元件包括第一端子、第二端子和控制所述第一端子與第二端子間的導(dǎo)通的控制端子，配置于同一行或同一列的所述像素電路中，所述第四晶體管元件的控制端子與共用的所述第二控制線連接。
9.如權(quán)利要求7所述的顯示裝置，其特征在于所述第二開關(guān)電路包括所述第一晶體管元件、所述ニ極管元件和第四晶體管元件的串聯(lián)電路，所述第四晶體管元件包括第一端子、第二端子和控制所述第一端子與第二端子間的導(dǎo)通的控制端子，配置于同一行或同一列的所述像素電路中，所述第四晶體管元件的控制端子與共用的第三控制線連接。所述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)所述第一控制線 第三控制線。
10.如權(quán)利要求8所述的顯示裝置，其特征在干所述第一開關(guān)電路包括所述第二開關(guān)電路內(nèi)的所述第四晶體管元件和所述第三晶體管元件的串聯(lián)電路、或第五晶體管元件和所述第三晶體管元件的串聯(lián)電路，所述第五晶體管元件的控制端子與所述第二開關(guān)電路內(nèi)的所述第四晶體管元件的控制端子連接。
11.如權(quán)利要求9所述的顯示裝置，其特征在干所述第一開關(guān)電路包括所述第二開關(guān)電路內(nèi)的所述第四晶體管元件和所述第三晶體管元件的串聯(lián)電路、或第五晶體管元件和所述第三晶體管元件的串聯(lián)電路，所述第五晶體管元件的控制端子與所述第二開關(guān)電路內(nèi)的所述第四晶體管元件的控制端子連接。
12.如權(quán)利要求7所述的顯示裝置，其特征在于在對配置于ー個(gè)選擇行的所述像素電路分別寫入所述像素?cái)?shù)據(jù)的寫入動(dòng)作中，所述掃描信號線驅(qū)動(dòng)電路，對所述選擇行的所述掃描信號線施加規(guī)定的選擇行電壓， 使配置于所述選擇行的所述第三晶體管元件為導(dǎo)通狀態(tài)，并且對非選擇行的所述掃描信號線施加規(guī)定的非選擇行電壓，使配置于所述非選擇行的所述第三晶體管元件為非導(dǎo)通狀態(tài)，所述數(shù)據(jù)信號線驅(qū)動(dòng)電路，對各個(gè)所述數(shù)據(jù)信號線，分別施加與對所述選擇行的各列的所述像素電路寫入的像素?cái)?shù)據(jù)對應(yīng)的數(shù)據(jù)電壓。
13.如權(quán)利要求12所述的顯示裝置，其特征在干 在所述寫入動(dòng)作中，所述控制線驅(qū)動(dòng)電路，對所述第一控制線施加使所述第二晶體管元件為導(dǎo)通狀態(tài)的規(guī)定的電壓。
14.如權(quán)利要求10所述的顯示裝置，其特征在干在對配置于ー個(gè)選擇行的所述像素電路分別寫入所述像素?cái)?shù)據(jù)的寫入動(dòng)作中， 所述掃描信號線驅(qū)動(dòng)電路，對所述選擇行的所述掃描信號線施加規(guī)定的選擇行電壓， 使配置于所述選擇行的所述第三晶體管元件為導(dǎo)通狀態(tài)，并且對非選擇行的所述掃描信號線施加規(guī)定的非選擇行電壓，使配置于所述非選擇行的所述第三晶體管元件為非導(dǎo)通狀態(tài)，所述控制線驅(qū)動(dòng)電路，對所述選擇行的所述第二控制線施加使所述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定的選擇用電壓，并且對所述非選擇行的所述第二控制線施加使所述第四晶體管元件為非導(dǎo)通狀態(tài)的規(guī)定的非選擇用電壓，所述數(shù)據(jù)信號線驅(qū)動(dòng)電路，對各個(gè)所述數(shù)據(jù)信號線，分別施加與對所述選擇行的各列的所述像素電路寫入的像素?cái)?shù)據(jù)對應(yīng)的數(shù)據(jù)電壓。
15.如權(quán)利要求11所述的顯示裝置，其特征在干在對配置于ー個(gè)選擇行的所述像素電路分別寫入所述像素?cái)?shù)據(jù)的寫入動(dòng)作中， 所述掃描信號線驅(qū)動(dòng)電路，對所述選擇行的所述掃描信號線施加規(guī)定的選擇行電壓， 使配置于所述選擇行的所述第三晶體管元件為導(dǎo)通狀態(tài)，并且對非選擇行的所述掃描信號線施加規(guī)定的非選擇行電壓，使配置于所述非選擇行的所述第三晶體管元件為非導(dǎo)通狀態(tài)，所述控制線驅(qū)動(dòng)電路，對所述選擇行的所述第三控制線施加使所述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定的選擇用電壓，并且對所述非選擇行的所述第三控制線施加使所述第四晶體管元件為非導(dǎo)通狀態(tài)的規(guī)定的非選擇用電壓，所述數(shù)據(jù)信號線驅(qū)動(dòng)電路，對各個(gè)所述數(shù)據(jù)信號線，分別施加與對所述選擇行的各列的所述像素電路寫入的像素?cái)?shù)據(jù)對應(yīng)的數(shù)據(jù)電壓。
16.如權(quán)利要求7所述的顯示裝置，其特征在于所述像素電路陣列內(nèi)的各像素電路的內(nèi)部節(jié)點(diǎn)，能夠分別保持離散的多個(gè)電壓狀態(tài)中的ー個(gè)電壓狀態(tài)，通過不同的電壓狀態(tài)實(shí)現(xiàn)多個(gè)灰度等級，在對于多個(gè)所述像素電路使所述第二開關(guān)電路和所述控制電路動(dòng)作，同時(shí)補(bǔ)償所述內(nèi)部節(jié)點(diǎn)的電壓變動(dòng)的自刷新動(dòng)作中，所述掃描信號線驅(qū)動(dòng)電路，對與所述像素電路陣列內(nèi)的全部所述像素電路連接的所述掃描信號線施加規(guī)定的電壓，使所述第三晶體管元件為非導(dǎo)通狀態(tài)，所述數(shù)據(jù)信號線驅(qū)動(dòng)電路，在對所述數(shù)據(jù)信號線施加刷新輸入電壓，并且所述控制線驅(qū)動(dòng)電路，在對所述第一控制線施加刷新基準(zhǔn)電壓的狀態(tài)下，對所述第二控制線施加規(guī)定振幅的升壓電壓，利用基于所述第一電容元件的電容耦合，對所述輸出節(jié)點(diǎn)賦予電壓變化， 其中所述刷新輸入電壓，是與執(zhí)行刷新動(dòng)作的對象灰度等級的電壓狀態(tài)對應(yīng)的刷新目標(biāo)電壓，加上與所述第二開關(guān)電路內(nèi)的電壓下降量對應(yīng)的規(guī)定的第一調(diào)整電壓而得的；所述刷新基準(zhǔn)電壓，是由比所述對象灰度等級低ー個(gè)等級的灰度等級的電壓狀態(tài)和所述對象灰度等級的電壓狀態(tài)的中間電壓規(guī)定的刷新分離電壓，加上與所述第一控制線和所述內(nèi)部節(jié)點(diǎn)的電壓下降量對應(yīng)的規(guī)定的第二調(diào)整電壓而得的，由此，在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比所述刷新目標(biāo)電壓高的情況下，所述ニ極管元件從所述數(shù)據(jù)信號線向著所述內(nèi)部節(jié)點(diǎn)成為反向偏壓狀態(tài)，由此所述數(shù)據(jù)信號線與所述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比所述刷新分離電壓低的情況下，抑制因施加所述升壓電壓而引起的所述輸出節(jié)點(diǎn)的電位變動(dòng)，所述第一晶體管元件成為非導(dǎo)通，由此所述數(shù)據(jù)信號線與所述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)為所述刷新分離電壓以上、所述刷新目標(biāo)電壓以下的情況下，從所述數(shù)據(jù)信號線向著所述內(nèi)部節(jié)點(diǎn)，所述ニ極管元件成為正向偏壓狀態(tài)，并且不抑制所述輸出節(jié)點(diǎn)的電位變動(dòng)，所述第一晶體管元件成為導(dǎo)通狀態(tài)，由此所述刷新目標(biāo)電壓被供給到所述內(nèi)部節(jié)點(diǎn)，對具有表現(xiàn)出所述對象灰度等級的電壓狀態(tài)的所述內(nèi)部節(jié)點(diǎn)的所述像素電路執(zhí)行刷新動(dòng)作。
17.如權(quán)利要求8所述的顯示裝置，其特征在干所述像素電路陣列內(nèi)的各像素電路的內(nèi)部節(jié)點(diǎn)，能夠分別保持離散的多個(gè)電壓狀態(tài)中的ー個(gè)電壓狀態(tài)，通過不同的電壓狀態(tài)實(shí)現(xiàn)多個(gè)灰度等級，在對于多個(gè)所述像素電路使所述第二開關(guān)電路和所述控制電路動(dòng)作，同時(shí)補(bǔ)償所述內(nèi)部節(jié)點(diǎn)的電壓變動(dòng)的自刷新動(dòng)作中，所述掃描信號線驅(qū)動(dòng)電路，對與所述像素電路陣列內(nèi)的全部所述像素電路連接的所述掃描信號線施加規(guī)定的電壓，使所述第三晶體管元件為非導(dǎo)通狀態(tài)，所述數(shù)據(jù)信號線驅(qū)動(dòng)電路，在對所述數(shù)據(jù)信號線施加刷新輸入電壓，并且所述控制線驅(qū)動(dòng)電路，在對所述第一控制線施加刷新基準(zhǔn)電壓的狀態(tài)下，對所述第二控制線施加規(guī)定振幅的升壓電壓，利用基于所述第一電容元件的電容耦合，對所述輸出節(jié)點(diǎn)賦予電壓變化， 其中所述刷新輸入電壓，是與執(zhí)行刷新動(dòng)作的對象灰度等級的電壓狀態(tài)對應(yīng)的刷新目標(biāo)電壓，加上與所述第二開關(guān)電路內(nèi)的電壓下降量對應(yīng)的規(guī)定的第一調(diào)整電壓而得的；所述刷新基準(zhǔn)電壓，是由比所述對象灰度等級低ー個(gè)等級的灰度等級的電壓狀態(tài)和所述對象灰度等級的電壓狀態(tài)的中間電壓規(guī)定的刷新分離電壓，加上與所述第一控制線和所述內(nèi)部節(jié)點(diǎn)的電壓下降量對應(yīng)的規(guī)定的第二調(diào)整電壓而得的，由此，在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比所述刷新目標(biāo)電壓高的情況下，所述ニ極管元件從所述數(shù)據(jù)信號線向著所述內(nèi)部節(jié)點(diǎn)成為反向偏壓狀態(tài)，由此所述數(shù)據(jù)信號線與所述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比所述刷新分離電壓低的情況下，抑制因施加所述升壓電壓而引起的所述輸出節(jié)點(diǎn)的電位變動(dòng)，所述第一晶體管元件成為非導(dǎo)通，由此所述數(shù)據(jù)信號線與所述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)為所述刷新分離電壓以上、所述刷新目標(biāo)電壓以下的情況下，從所述數(shù)據(jù)信號線向著所述內(nèi)部節(jié)點(diǎn)，所述ニ極管元件成為正向偏壓狀態(tài)，并且不抑制所述輸出節(jié)點(diǎn)的電位變動(dòng)，所述第一晶體管元件成為導(dǎo)通狀態(tài)，由此所述刷新目標(biāo)電壓被供給到所述內(nèi)部節(jié)點(diǎn)，對具有表現(xiàn)出所述對象灰度等級的電壓狀態(tài)的所述內(nèi)部節(jié)點(diǎn)的所述像素電路執(zhí)行刷新動(dòng)作。
18.如權(quán)利要求9所述的顯示裝置，其特征在干所述像素電路陣列內(nèi)的各像素電路的內(nèi)部節(jié)點(diǎn)，能夠分別保持離散的多個(gè)電壓狀態(tài)中的ー個(gè)電壓狀態(tài)，通過不同的電壓狀態(tài)實(shí)現(xiàn)多個(gè)灰度等級，在對于多個(gè)所述像素電路使所述第二開關(guān)電路和所述控制電路動(dòng)作，同時(shí)補(bǔ)償所述內(nèi)部節(jié)點(diǎn)的電壓變動(dòng)的自刷新動(dòng)作中，所述掃描信號線驅(qū)動(dòng)電路，對與所述像素電路陣列內(nèi)的全部所述像素電路連接的所述掃描信號線施加規(guī)定的電壓，使所述第三晶體管元件為非導(dǎo)通狀態(tài)，所述數(shù)據(jù)信號線驅(qū)動(dòng)電路，在對所述數(shù)據(jù)信號線施加刷新輸入電壓，所述控制線驅(qū)動(dòng)電路，對所述第一控制線施加刷新基準(zhǔn)電壓，并對所述第三控制線施加使所述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定電壓的狀態(tài)下，對所述第二控制線施加規(guī)定振幅的升壓電壓，利用基于所述第一電容元件的電容耦合，對所述輸出節(jié)點(diǎn)賦予電壓變化，其中所述刷新輸入電壓，是與執(zhí)行刷新動(dòng)作的對象灰度等級的電壓狀態(tài)對應(yīng)的刷新目標(biāo)電壓，加上與所述第二開關(guān)電路內(nèi)的電壓下降量對應(yīng)的規(guī)定的第一調(diào)整電壓而得的；所述刷新基準(zhǔn)電壓，是由比所述對象灰度等級低ー個(gè)等級的灰度等級的電壓狀態(tài)和所述對象灰度等級的電壓狀態(tài)的中間電壓規(guī)定的刷新分離電壓，加上與所述第一控制線和所述內(nèi)部節(jié)點(diǎn)的電壓下降量對應(yīng)的規(guī)定的第二調(diào)整電壓而得的，由此，在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比所述刷新目標(biāo)電壓高的情況下，所述ニ極管元件從所述電壓供給線向著所述內(nèi)部節(jié)點(diǎn)成為反向偏壓狀態(tài)，由此所述電壓供給線與所述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比所述刷新分離電壓低的情況下，抑制因施加所述升壓電壓而引起的所述輸出節(jié)點(diǎn)的電位變動(dòng)，所述第一晶體管元件成為非導(dǎo)通，由此所述電壓供給線與所述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)為所述刷新分離電壓以上、所述刷新目標(biāo)電壓以下的情況下，從所述電壓供給線向著所述內(nèi)部節(jié)點(diǎn)，所述ニ極管元件成為正向偏壓狀態(tài)，并且不抑制所述輸出節(jié)點(diǎn)的電位變動(dòng)，所述第一晶體管元件成為導(dǎo)通狀態(tài)，由此所述刷新目標(biāo)電壓被供給到所述內(nèi)部節(jié)點(diǎn)，對具有表現(xiàn)出所述對象灰度等級的電壓狀態(tài)的所述內(nèi)部節(jié)點(diǎn)的所述像素電路執(zhí)行刷新動(dòng)作。
19.如權(quán)利要求16 18中的任一項(xiàng)所述的顯示裝置，其特征在于在使所述第三晶體管元件為非導(dǎo)通，并對所述數(shù)據(jù)信號線施加所述刷新輸入電壓，對所述第一控制線分別施加所述刷新基準(zhǔn)電壓的狀態(tài)下，多次執(zhí)行ー邊分別變更所述刷新輸入電壓和所述刷新分離電壓的值，ー邊對所述第二控制線施加所述升壓電壓的動(dòng)作，由此對具有表現(xiàn)出不同灰度等級的電壓狀態(tài)的所述內(nèi)部節(jié)點(diǎn)的所述像素電路，依次執(zhí)行刷新動(dòng)作。
20.如權(quán)利要求19所述的顯示裝置，其特征在干以作為所述像素電路陣列內(nèi)的各像素電路的內(nèi)部節(jié)點(diǎn)所能夠保持的電壓狀態(tài)的數(shù)量的灰度等級數(shù)減去1后的數(shù)值的次數(shù)ー邊變更所述刷新輸入電壓和所述刷新分離電壓的值ー邊施加所述升壓電壓。
21.如權(quán)利要求19所述的顯示裝置，其特征在干 在刷新步驟結(jié)束后進(jìn)行待機(jī)步驟，其中，所述刷新步驟包括在使所述第三晶體管元件為非導(dǎo)通，井分別對所述數(shù)據(jù)信號線施加所述刷新輸入電壓，對所述第一控制線施加所述刷新基準(zhǔn)電壓的狀態(tài)下，多次執(zhí)行ー邊分別變更所述刷新輸入電壓和所述刷新分離電壓的值，ー邊對所述第二控制線施加所述升壓電壓的動(dòng)作，所述待機(jī)步驟中，所述數(shù)據(jù)信號線驅(qū)動(dòng)電路，對所述數(shù)據(jù)信號線施加相當(dāng)于所述內(nèi)部節(jié)點(diǎn)所能夠保持的電壓狀態(tài)的最小值的電壓，所述控制線驅(qū)動(dòng)電路，不對所述第二控制線施加所述升壓電壓，與所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)無關(guān)地對所述第一控制線施加至少一定時(shí)間的能夠使所述第二晶體管元件導(dǎo)通的電壓。
22.如權(quán)利要求21所述的顯示裝置，其特征在于在以所述刷新步驟的10倍以上長的時(shí)間執(zhí)行所述待機(jī)步驟后，再次執(zhí)行所述刷新步
23.如權(quán)利要求16 18中的任一項(xiàng)所述的顯示裝置，其特征在于 所述第一調(diào)整電壓是所述ニ極管元件的導(dǎo)通電壓。
24.如權(quán)利要求16 18中的任一項(xiàng)所述的顯示裝置，其特征在于 所述第二調(diào)整電壓是所述第二晶體管元件的閾值電壓。
25.如權(quán)利要求9、11、15中的任一項(xiàng)所述的顯示裝置，其特征在于所述像素電路陣列內(nèi)的各像素電路的內(nèi)部節(jié)點(diǎn)，能夠分別保持離散的多個(gè)電壓狀態(tài)中的ー個(gè)電壓狀態(tài)，通過不同的電壓狀態(tài)實(shí)現(xiàn)多個(gè)灰度等級，在對于多個(gè)所述像素電路使所述第二開關(guān)電路和所述控制電路動(dòng)作，同時(shí)補(bǔ)償所述內(nèi)部節(jié)點(diǎn)的電壓變動(dòng)的自刷新動(dòng)作中，所述掃描信號線驅(qū)動(dòng)電路，對與所述像素電路陣列內(nèi)的全部所述像素電路連接的所述掃描信號線施加規(guī)定的電壓，使所述第三晶體管元件為非導(dǎo)通狀態(tài)，所述數(shù)據(jù)信號線驅(qū)動(dòng)電路，在所述數(shù)據(jù)信號線施加刷新輸入電壓，所述控制線驅(qū)動(dòng)電路，在對所述第一控制線施加刷新基準(zhǔn)電壓的狀態(tài)下，對所述第二控制線施加規(guī)定振幅的升壓電壓，利用基于所述第一電容元件的電容耦合，對所述輸出節(jié)點(diǎn)賦予電壓變化，之后對所述第三控制線施加使所述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定電壓，其中所述刷新輸入電壓，是與執(zhí)行刷新動(dòng)作的對象灰度等級的電壓狀態(tài)對應(yīng)的刷新目標(biāo)電壓，加上與所述第 ニ開關(guān)電路內(nèi)的電壓下降量對應(yīng)的規(guī)定的第一調(diào)整電壓而得的；所述刷新基準(zhǔn)電壓，是由比所述對象灰度等級低ー個(gè)等級的灰度等級的電壓狀態(tài)和所述對象灰度等級的電壓狀態(tài)的中間電壓規(guī)定的刷新分離電壓，加上與所述第一控制線和所述內(nèi)部節(jié)點(diǎn)的電壓下降量對應(yīng)的規(guī)定的第二調(diào)整電壓而得的，由此，在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比所述刷新目標(biāo)電壓高的情況下，所述ニ極管元件從所述數(shù)據(jù)信號線向著所述內(nèi)部節(jié)點(diǎn)成為反向偏壓狀態(tài)，所述數(shù)據(jù)信號線與所述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)比所述刷新分離電壓低的情況下，由于抑制因施加所述升壓電壓而引起的所述輸出節(jié)點(diǎn)的電位變動(dòng)，所述第一晶體管元件成為非導(dǎo)通，所述數(shù)據(jù)信號線與所述內(nèi)部節(jié)點(diǎn)不導(dǎo)通；在所述內(nèi)部節(jié)點(diǎn)的電壓狀態(tài)為所述刷新分離電壓以上、所述刷新目標(biāo)電壓以下的情況下，從所述數(shù)據(jù)信號線向著所述內(nèi)部節(jié)點(diǎn)，所述ニ極管元件成為正向偏壓狀態(tài)，并且不抑制所述輸出節(jié)點(diǎn)的電位變動(dòng)，所述第一晶體管元件成為導(dǎo)通狀態(tài)，所述刷新目標(biāo)電壓被供給到所述內(nèi)部節(jié)點(diǎn)，對具有表現(xiàn)出所述對象灰度等級的電壓狀態(tài)的所述內(nèi)部節(jié)點(diǎn)的所述像素電路執(zhí)行刷新動(dòng)作。
26.如權(quán)利要求16 18中的任一項(xiàng)所述的顯示裝置，其特征在于在所述自刷新動(dòng)作中，以第一灰度等級為所述對象灰度等級，在對所述數(shù)據(jù)信號線施加有所述刷新輸入電壓，對所述第一控制線施加有所述刷新基準(zhǔn)電壓的狀態(tài)下，對所述第二控制線施加所述升壓電壓，接著，在繼續(xù)保持施加所述升壓電壓的狀態(tài)下，以比所述第一灰度等級高ー個(gè)等級的灰度等級的第二灰度等級為所述對象灰度等級，使施加在所述第一控制線上的所述刷新基準(zhǔn)電壓變化，之后使施加在所述數(shù)據(jù)信號線上的所述刷新輸入電壓變化，由此對具有表現(xiàn)出不同灰度等級的電壓狀態(tài)的所述內(nèi)部節(jié)點(diǎn)的所述像素電路，依次執(zhí)行刷新動(dòng)作。
27.如權(quán)利要求沈所述的顯示裝置，其特征在干在存在比所述第二灰度等級更高的灰度等級的情況下，在對所述第二灰度等級的刷新動(dòng)作結(jié)束后，進(jìn)ー步在繼續(xù)保持施加所述升壓電壓的狀態(tài)下，反復(fù)執(zhí)行以灰度等級進(jìn)一歩高一個(gè)等級的灰度等級為所述對象灰度等級，使施加在所述第一控制線上的所述刷新基準(zhǔn)電壓變化，之后使施加在所述數(shù)據(jù)信號線上的所述刷新輸入電壓變化的動(dòng)作。
28.如權(quán)利要求18所述的顯示裝置，其特征在干在所述自刷新動(dòng)作中，以第一灰度等級為所述對象灰度等級，在對所述數(shù)據(jù)信號線施加所述刷新輸入電壓， 對所述第一控制線施加所述刷新基準(zhǔn)電壓的狀態(tài)下，對所述第二控制線施加所述升壓電壓，對所述第三控制線施加使所述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定電壓，接著，在繼續(xù)施加有所述升壓電壓和使所述第四晶體管元件成為導(dǎo)通狀態(tài)的規(guī)定電壓的狀態(tài)下，對具備所述內(nèi)部節(jié)點(diǎn)的所述像素電路依次執(zhí)行刷新動(dòng)作，所述像素電路，以比所述第一灰度等級高ー級的灰度等級的第二灰度等級為所述對象灰度等級，使施加于所述第一控制線的所述刷新基準(zhǔn)電壓變化，然后使施加于所述數(shù)據(jù)信號線的所述刷新輸入電壓變化，由此呈現(xiàn)不同灰度等級的電壓狀態(tài)。
29.如權(quán)利要求25所述的顯示裝置，其特征在干在所述自刷新動(dòng)作中，以第一灰度等級為所述對象灰度等級，在分別對所述數(shù)據(jù)信號線施加所述刷新輸入電壓，對所述第一控制線施加所述刷新基準(zhǔn)電壓的狀態(tài)下，對所述第二控制線施加所述升壓電壓，對所述第三控制線施加使所述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定電壓，接著，在繼續(xù)保持施加所述升壓電壓和使所述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定電壓的狀態(tài)下，以比所述第一灰度等級高ー個(gè)等級的灰度等級的第二灰度等級為所述對象灰度等級，使施加在所述第一控制線上的所述刷新基準(zhǔn)電壓變化，之后使施加在所述數(shù)據(jù)信號線上的所述刷新輸入電壓變化，由此對具有表現(xiàn)出不同灰度等級的電壓狀態(tài)的所述內(nèi)部節(jié)點(diǎn)的所述像素電路，依次執(zhí)行刷新動(dòng)作。
30.如權(quán)利要求觀所述的顯示裝置，其特征在于在存在比所述第二灰度等級更高的灰度等級的情況下，在對所述第二灰度等級的刷新動(dòng)作結(jié)束后，在繼續(xù)保持施加所述升壓電壓和使所述第四晶體管元件為導(dǎo)通狀態(tài)的規(guī)定電壓的狀態(tài)下，反復(fù)執(zhí)行以灰度等級進(jìn)一歩高一個(gè)等級的灰度等級為所述對象灰度等級，使施加在所述第一控制線上的所述刷新基準(zhǔn)電壓變化，之后使施加在所述數(shù)據(jù)信號線上的所述刷新輸入電壓變化的動(dòng)作。
31.如權(quán)利要求16所述的顯示裝置，其特征在干配置于奇數(shù)行或奇數(shù)列的所述像素電路中，與所述第一電容元件的所述另一端連接的所述第二控制線彼此相互電連接，配置于偶數(shù)行或偶數(shù)列的所述像素電路中，與所述第一電容元件的所述另一端連接的所述第二控制線彼此相互電連接，配置于奇數(shù)行或奇數(shù)列的所述像素電路的與所述第一電容元件的所述另一端連接的所述第二控制線、和配置于偶數(shù)行或偶數(shù)列的所述像素電路的與所述第一電容元件的所述另一端連接的所述第二控制線未電連接，構(gòu)成為能夠由所述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)。
32.如權(quán)利要求17所述的顯示裝置，其特征在干配置于奇數(shù)行或奇數(shù)列的所述像素電路中，與所述第一電容元件的所述另一端連接的所述第二控制線彼此相互電連接，配置于偶數(shù)行或偶數(shù)列的所述像素電路中，與所述第一電容元件的所述另一端連接的所述第二控制線彼此相互電連接，配置于奇數(shù)行或奇數(shù)列的所述像素電路的與所述第一電容元件的所述另一端連接的所述第二控制線、和配置于偶數(shù)行或偶數(shù)列的所述像素電路的與所述第一電容元件的所述另一端連接的所述第二控制線未電連接，構(gòu)成為能夠由所述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)。
33.如權(quán)利要求18所述的顯示裝置，其特征在于配置于奇數(shù)行或奇數(shù)列的所述像素電路中，與所述第一電容元件的所述另一端連接的所述第二控制線彼此和與所述第四晶體管元件的控制端子連接的所述第三控制線彼此相互電連接，配置于偶數(shù)行或偶數(shù)列的所述像素電路中，與所述第一電容元件的所述另一端連接的所述第二控制線彼此和與所述第四晶體管元件的控制端子連接的所述第三控制線彼此相互電連接，配置于奇數(shù)行或奇數(shù)列的所述像素電路中，與所述第一電容元件的所述另一端連接的所述第二控制線、和配置于偶數(shù)行或偶數(shù)列的所述像素電路的與所述第一電容元件的所述另一端連接的所述第二控制線未電連接，構(gòu)成為能夠由所述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)。配置于奇數(shù)行或奇數(shù)列的所述像素電路的與所述第四晶體管元件的控制端子連接的所述第三控制線、和配置于偶數(shù)行或偶數(shù)列的所述像素電路的與所述第四晶體管元件的控制端子連接的所述第三控制線未電連接，構(gòu)成為能夠由所述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)。
34.如權(quán)利要求31 33中的任一項(xiàng)所述的顯示裝置，其特征在于在所述單位顯示元件的端子中，與所述內(nèi)部節(jié)點(diǎn)連接的端子的相反側(cè)的端子與共用電極連接，在對所述像素電路寫入所述像素?cái)?shù)據(jù)的寫入動(dòng)作時(shí)，按照以所述共用電極的電位為基準(zhǔn)時(shí)的所述內(nèi)部節(jié)點(diǎn)的電位的極性在配置于奇數(shù)行或奇數(shù)列的所述像素電路和配置于偶數(shù)行或偶數(shù)列的所述像素電路中不同的方式進(jìn)行寫入。
35.如權(quán)利要求34所述的顯示裝置，其特征在干構(gòu)成為能夠?qū)λ龉灿秒姌O施加高低ニ值的電壓，在進(jìn)行對配置于奇數(shù)行或奇數(shù)列的所述像素電路的寫入動(dòng)作的期間和進(jìn)行對配置于偶數(shù)行或偶數(shù)列的所述像素電路的寫入動(dòng)作的期間中，將施加于所述共用電極的電壓在所述高低ニ值之間進(jìn)行切換。
36.如權(quán)利要求35所述的顯示裝置，其特征在干在對所述共用電極施加有所述高低ニ值中的任一個(gè)電壓的狀態(tài)下，并且在將所述第三晶體管元件設(shè)為非導(dǎo)通且對所述數(shù)據(jù)信號線施加有所述刷新輸入電壓、對所述第一控制線施加有所述刷新基準(zhǔn)電壓的狀態(tài)下，對與奇數(shù)行或奇數(shù)列連接的所述第二控制線施加所述升壓電壓，由此執(zhí)行對配置于奇數(shù)行或奇數(shù)列的所述像素電路的刷新動(dòng)作，在將向所述共用電極施加的施加電壓在所述高低ニ值之間切換后，在對所述數(shù)據(jù)信號線施加有所述刷新輸入電壓、對所述第一控制線施加有所述刷新基準(zhǔn)電壓的狀態(tài)下，對與偶數(shù)行或偶數(shù)列連接的所述第二控制線施加所述升壓電壓，由此執(zhí)行對配置于偶數(shù)行或偶數(shù)列的所述像素電路的刷新動(dòng)作。
全文摘要
本發(fā)明提供一種顯示裝置，其不會導(dǎo)致開口率下降地實(shí)現(xiàn)消耗功率的降低。液晶電容元件(Clc)通過被夾在像素電極(20)和對置電極(80)之間而形成。像素電極(20)、第一開關(guān)電路(22)的一端、第二開關(guān)電路(23)的一端、第二晶體管(T2)的第一端子形成內(nèi)部節(jié)點(diǎn)(N1)。第一開關(guān)電路(22)和第二開關(guān)電路(23)的另一端與源極線(SL)連接。第二開關(guān)電路(23)由第一晶體管(T1)和二極管(D1)的串聯(lián)電路構(gòu)成，由第一晶體管(T1)的控制端子、第二晶體管(T2)的第二端子及升壓電容元件(Cbst)的一端形成輸出節(jié)點(diǎn)(N2)。升壓電容元件(Cbst)的另一端與升壓線(BST)連接，第二晶體管(T2)的控制端子與基準(zhǔn)線(REF)連接。二極管(D1)在從源極線(SL)朝向內(nèi)部節(jié)點(diǎn)(N1)的方向上具有整流作用。
文檔編號G09G3/20GK102598107SQ20108004961
公開日2012年7月18日 申請日期2010年10月21日 優(yōu)先權(quán)日2009年10月29日
發(fā)明者上田直樹, 中野文樹, 山內(nèi)祥光 申請人:夏普株式會社