專(zhuān)利名稱(chēng)：具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種機(jī)電一體化平臺(tái)，具體說(shuō)涉及一種具有重組功能的機(jī)電一體 化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，供國(guó)內(nèi)高等院校以及高職高專(zhuān)進(jìn)行機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)。
背景技術(shù)：
由機(jī)械工程技術(shù)、微電子技術(shù)、傳感器技術(shù)、嵌入式實(shí)時(shí)控制技術(shù)、計(jì)算機(jī)及通訊 技術(shù)等多種技術(shù)融合而成的機(jī)電一體化技術(shù)，在當(dāng)今社會(huì)中得到極為廣泛應(yīng)用，并迅猛地 向前發(fā)展，已經(jīng)成為當(dāng)今工業(yè)自動(dòng)化重要組成部分。鑒于此，培養(yǎng)適應(yīng)現(xiàn)代工業(yè)企業(yè)需求， 具有機(jī)電一體化綜合技術(shù)能力的人才勢(shì)在必行。為滿(mǎn)足培養(yǎng)機(jī)電一體化綜合技術(shù)人才要求，國(guó)內(nèi)許多高校都紛紛構(gòu)建“機(jī)電一體 化綜合實(shí)驗(yàn)系統(tǒng)”。目前所構(gòu)建的綜合實(shí)驗(yàn)系統(tǒng)存在如下不足為確保實(shí)驗(yàn)平臺(tái)的先進(jìn)性 和綜合性，購(gòu)買(mǎi)國(guó)外先進(jìn)的實(shí)驗(yàn)平臺(tái)，需要一次投入大量資金，如購(gòu)買(mǎi)德國(guó)FESTO公司的 MPS-模塊化生產(chǎn)加工系統(tǒng)，作為新的“機(jī)電一體化系統(tǒng)設(shè)計(jì)與綜合實(shí)驗(yàn)”平臺(tái)需幾十萬(wàn)元人 民幣，這對(duì)大多數(shù)高校而言難以承受；技術(shù)含量高，建設(shè)難度比較大，對(duì)參與項(xiàng)目人員素質(zhì) 要求高，存在一定風(fēng)險(xiǎn)；對(duì)與資金投入較少的綜合實(shí)驗(yàn)平臺(tái)能夠完成的實(shí)驗(yàn)少，且達(dá)不到綜 合實(shí)驗(yàn)水平要求，學(xué)生在機(jī)械、硬件上動(dòng)手、軟件上編程的機(jī)會(huì)少。
發(fā)明內(nèi)容本實(shí)用新型的提出，旨在解決目前機(jī)電一體化實(shí)驗(yàn)平臺(tái)一次性投入大，技術(shù)含量 高，建設(shè)難度比較大等問(wèn)題。本實(shí)用新型提供了一種具有重組功能的機(jī)電一體化綜合教學(xué) 實(shí)驗(yàn)平臺(tái)。目的是在資金投入少的情況下，構(gòu)建具有功能可重組、模塊化的機(jī)電一體化綜合 實(shí)驗(yàn)平臺(tái)，能夠完成實(shí)驗(yàn)內(nèi)容豐富，綜合性強(qiáng)，具有先進(jìn)性，技術(shù)含量高的綜合實(shí)驗(yàn)。學(xué)生除 了可以做原教學(xué)實(shí)驗(yàn)箱的功能模塊上的所有實(shí)驗(yàn)外，還可以靈活重組不同功能模塊，完成 多個(gè)綜合性或創(chuàng)新性教學(xué)實(shí)驗(yàn)。本實(shí)用新型提供的技術(shù)方案概述如下一種具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，它包括至少四個(gè)功能模塊 機(jī)械平臺(tái)、ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí)驗(yàn)箱；所述功能模塊相 互獨(dú)立；通過(guò)所述EDA綜合教學(xué)實(shí)驗(yàn)箱、總線(xiàn)擴(kuò)展接口實(shí)現(xiàn)所述不同功能模塊之間相互連 接，重新組合構(gòu)成具有新功能的綜合教學(xué)實(shí)驗(yàn)平臺(tái)。所述EDA綜合教學(xué)實(shí)驗(yàn)箱包括FPGA模塊、數(shù)模轉(zhuǎn)換模塊、輸入輸出接口模塊；所述 FPGA模塊至少由第一 FPGA和第二 FPGA組成，所述第一 FPGA和第二 FPGA之間通過(guò)信號(hào)線(xiàn) 連接；所述輸入輸出接口模塊由數(shù)字量輸入輸出、脈沖輸出、2個(gè)各2路16bit高速數(shù)模轉(zhuǎn) 換接口、光柵尺接口、編碼器接口、下載接口、電源接口、總線(xiàn)擴(kuò)展接口組成。所述ARM嵌入式教學(xué)實(shí)驗(yàn)箱和DSP教學(xué)實(shí)驗(yàn)箱中都包括總線(xiàn)擴(kuò)展接口。所述ARM嵌入式教學(xué)實(shí)驗(yàn)箱與DSP教學(xué)實(shí)驗(yàn)箱分別通過(guò)各自實(shí)驗(yàn)箱上的總線(xiàn)擴(kuò)展 接口與EDA綜合教學(xué)實(shí)驗(yàn)箱中對(duì)應(yīng)的總線(xiàn)擴(kuò)展接口連接；所述ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí)驗(yàn)箱組合構(gòu)成運(yùn)動(dòng)控制器綜合教學(xué)實(shí)驗(yàn)平臺(tái)。所述EDA綜合教學(xué)實(shí)驗(yàn)箱通過(guò)輸入輸出接口與機(jī)械平臺(tái)相連接；所述EDA綜合教 學(xué)實(shí)驗(yàn)箱與機(jī)械平臺(tái)組合構(gòu)成新的綜合教學(xué)實(shí)驗(yàn)平臺(tái)。所述EDA綜合教學(xué)實(shí)驗(yàn)箱通過(guò)輸入輸出接口與機(jī)械平臺(tái)相連接，所述DSP教學(xué)實(shí) 驗(yàn)箱通過(guò)總線(xiàn)擴(kuò)展接口與EDA綜合教學(xué)實(shí)驗(yàn)箱相連接；所述機(jī)械平臺(tái)、DSP教學(xué)實(shí)驗(yàn)箱、EDA 綜合教學(xué)實(shí)驗(yàn)箱組合構(gòu)成具有位置閉環(huán)或半閉環(huán)的高精度運(yùn)動(dòng)控制系統(tǒng)綜合教學(xué)實(shí)驗(yàn)平臺(tái)。所述EDA綜合教學(xué)實(shí)驗(yàn)箱通過(guò)輸入輸出接口與機(jī)械平臺(tái)相連接，所述ARM嵌入式 教學(xué)實(shí)驗(yàn)箱與DSP教學(xué)實(shí)驗(yàn)箱分別通過(guò)各自實(shí)驗(yàn)箱上的總線(xiàn)擴(kuò)展接口與EDA綜合教學(xué)實(shí) 驗(yàn)箱中對(duì)應(yīng)的總線(xiàn)擴(kuò)展接口連接；所述機(jī)械平臺(tái)、ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、 EDA綜合教學(xué)實(shí)驗(yàn)箱組合構(gòu)成具有多處理器的高性能運(yùn)動(dòng)控制系統(tǒng)綜合教學(xué)實(shí)驗(yàn)平臺(tái)。本實(shí)用新型具有在投入較少資金的情況下，可以構(gòu)建技術(shù)含量高，實(shí)驗(yàn)內(nèi)容豐富， 綜合性強(qiáng)，具有功能可重組、模塊化的機(jī)電一體化組合實(shí)驗(yàn)平臺(tái)的特點(diǎn)。根據(jù)功能將機(jī)電一 體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)至少劃分為四個(gè)功能模塊機(jī)械平臺(tái)、ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP 教學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí)驗(yàn)箱；這些功能模塊相互獨(dú)立，能各自獨(dú)立進(jìn)行各自模塊的教 學(xué)實(shí)驗(yàn)項(xiàng)目。還可以通過(guò)開(kāi)發(fā)的EDA綜合教學(xué)實(shí)驗(yàn)箱、總線(xiàn)擴(kuò)展接口將不同功能模塊相互 連接，重新組合構(gòu)成具有新功能的綜合教學(xué)實(shí)驗(yàn)平臺(tái)。

圖1為具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)示意圖；具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。本實(shí)用新型具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)結(jié)構(gòu)如圖1所示，它包 括至少四個(gè)功能模塊機(jī)械平臺(tái)、ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí) 驗(yàn)箱；所述功能模塊相互獨(dú)立；通過(guò)EDA綜合教學(xué)實(shí)驗(yàn)箱、總線(xiàn)擴(kuò)展接口實(shí)現(xiàn)所述不同功能 模塊之間相互連接，重新組合構(gòu)成具有新功能的綜合教學(xué)實(shí)驗(yàn)平臺(tái)。機(jī)械平臺(tái)主要包括滾珠絲杠1、光柵尺2、雙薄片齒輪3、交流伺服或步進(jìn)電機(jī)4、交 流伺服或步進(jìn)電機(jī)相應(yīng)的驅(qū)動(dòng)器、編碼器5、限位開(kāi)關(guān)6、限位開(kāi)關(guān)7、接近開(kāi)關(guān)8。EDA綜合教學(xué)實(shí)驗(yàn)箱包括FPGA模塊、數(shù)模轉(zhuǎn)換模塊、輸入輸出接口模塊；FPGA模塊 至少由第一 FPGA和第二 FPGA組成，所述第一 FPGA和第二 FPGA之間通過(guò)信號(hào)線(xiàn)連接；所述 輸入輸出接口模塊由數(shù)字量輸入輸出(DI/D0)、脈沖輸出、2個(gè)各2路16bit高速數(shù)模轉(zhuǎn)換 (16bit DAC)接口、光柵尺接口、編碼器接口、下載接口、電源接口、總線(xiàn)擴(kuò)展接口組成。EDA 綜合教學(xué)實(shí)驗(yàn)箱中的電源接口給實(shí)驗(yàn)箱供電；通過(guò)EDA綜合教學(xué)實(shí)驗(yàn)箱中的下載接口下載 硬件描述語(yǔ)言編寫(xiě)的程序?qū)崿F(xiàn)不同功能，第一FPGA實(shí)現(xiàn)雙端口 RAM功能，第二 FPGA實(shí)現(xiàn)對(duì) 機(jī)械平臺(tái)的運(yùn)動(dòng)位置、速度信號(hào)采集、處理和控制功能。ARM嵌入式教學(xué)實(shí)驗(yàn)箱和DSP教學(xué)實(shí)驗(yàn)箱中都包括總線(xiàn)擴(kuò)展接口。DSP教學(xué)實(shí)驗(yàn) 箱通過(guò)仿真器與PC機(jī)連接，通過(guò)仿真器將編寫(xiě)好的程序下載到DSP教學(xué)實(shí)驗(yàn)箱中。DSP教 學(xué)實(shí)驗(yàn)箱的組成、功能和能夠進(jìn)行的教學(xué)實(shí)驗(yàn)項(xiàng)目由所購(gòu)買(mǎi)產(chǎn)品決定，如ICETEK-M812或F28335教學(xué)實(shí)驗(yàn)箱。ARM嵌入式教學(xué)實(shí)驗(yàn)箱中的組成、功能和能夠進(jìn)行的教學(xué)實(shí)驗(yàn)項(xiàng)目由 所購(gòu)買(mǎi)產(chǎn)品決定，如Magic ARM2410教學(xué)實(shí)驗(yàn)箱。不同功能模塊通過(guò)EDA綜合教學(xué)實(shí)驗(yàn)箱、總線(xiàn)擴(kuò)展接口實(shí)現(xiàn)相互連接，重新組合 構(gòu)成具有新功能的綜合教學(xué)實(shí)驗(yàn)平臺(tái)，重組可構(gòu)成以下的綜合教學(xué)實(shí)驗(yàn)平臺(tái)(I)ARM嵌入式教學(xué)實(shí)驗(yàn)箱與DSP教學(xué)實(shí)驗(yàn)箱分別通過(guò)各自實(shí)驗(yàn)箱上的總線(xiàn)擴(kuò)展 接口與EDA綜合教學(xué)實(shí)驗(yàn)箱中對(duì)應(yīng)的總線(xiàn)擴(kuò)展接口連接，利用EDA綜合教學(xué)實(shí)驗(yàn)箱中第一 FPGA的雙端口 RAM功能，實(shí)現(xiàn)ARM嵌入式教學(xué)實(shí)驗(yàn)箱與DSP教學(xué)實(shí)驗(yàn)箱之間的信息交互； ARM嵌入式教學(xué)實(shí)驗(yàn)箱作為綜合教學(xué)實(shí)驗(yàn)平臺(tái)上位機(jī)，DSP教學(xué)實(shí)驗(yàn)箱作為底層運(yùn)動(dòng)控制 單元；ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí)驗(yàn)箱組合構(gòu)成運(yùn)動(dòng)控制器綜 合教學(xué)實(shí)驗(yàn)平臺(tái)。(2)機(jī)械平臺(tái)中的限位開(kāi)關(guān)、接近開(kāi)關(guān)分別與EDA綜合教學(xué)實(shí)驗(yàn)箱中的DI/D0連 接；機(jī)械平臺(tái)中的編碼器信號(hào)和光柵尺信號(hào)通過(guò)EDA綜合教學(xué)實(shí)驗(yàn)箱中的編碼器接口、光 柵尺接口分別輸入到第二 FPGA ；若機(jī)械平臺(tái)采用交流伺服電機(jī)，則交流伺服電機(jī)驅(qū)動(dòng)器與 EDA綜合教學(xué)實(shí)驗(yàn)箱中的16bit DAC接口連接；若機(jī)械平臺(tái)采用步進(jìn)電機(jī)，則步進(jìn)電機(jī)驅(qū)動(dòng) 器與EDA綜合教學(xué)實(shí)驗(yàn)箱中的脈沖輸出連接；利用EDA綜合教學(xué)實(shí)驗(yàn)箱中第二 FPGA實(shí)現(xiàn)對(duì) 機(jī)械平臺(tái)的位置、速度信號(hào)的采集、處理和控制；EDA綜合教學(xué)實(shí)驗(yàn)箱與機(jī)械平臺(tái)組合構(gòu)成 新的綜合教學(xué)實(shí)驗(yàn)平臺(tái)。(3)EDA綜合教學(xué)實(shí)驗(yàn)箱通過(guò)輸入輸出接口與機(jī)械平臺(tái)相連接，DSP教學(xué)實(shí)驗(yàn)箱通 過(guò)總線(xiàn)擴(kuò)展接口與EDA綜合教學(xué)實(shí)驗(yàn)箱相中對(duì)應(yīng)的總線(xiàn)擴(kuò)展接口相連接；機(jī)械平臺(tái)、DSP教 學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí)驗(yàn)箱組合構(gòu)成具有位置閉環(huán)或半閉環(huán)的高精度運(yùn)動(dòng)控制系統(tǒng)綜 合教學(xué)實(shí)驗(yàn)平臺(tái)。G)EDA綜合教學(xué)實(shí)驗(yàn)箱通過(guò)輸入輸出接口與機(jī)械平臺(tái)相連接，ARM嵌入式教學(xué)實(shí) 驗(yàn)箱與DSP教學(xué)實(shí)驗(yàn)箱分別通過(guò)各自實(shí)驗(yàn)箱上的總線(xiàn)擴(kuò)展接口與EDA綜合教學(xué)實(shí)驗(yàn)箱中對(duì) 應(yīng)的總線(xiàn)擴(kuò)展接口連接；機(jī)械平臺(tái)、ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué) 實(shí)驗(yàn)箱組合構(gòu)成具有多處理器的高性能運(yùn)動(dòng)控制系統(tǒng)綜合教學(xué)實(shí)驗(yàn)平臺(tái)。在此說(shuō)明書(shū)中，應(yīng)當(dāng)指出，以上實(shí)施例僅是本實(shí)用新型較有代表性的例子。顯然， 本實(shí)用新型不局限于上述具體實(shí)施例，還可以做出各種修改、變換和變形。因此，說(shuō)明書(shū)和 附圖應(yīng)被認(rèn)為是說(shuō)明性的而非限制性的。凡是依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所 作的任何簡(jiǎn)單修改、等同變化與修飾，均應(yīng)認(rèn)為屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，其特征在于它包括至少四個(gè) 功能模塊機(jī)械平臺(tái)、ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí)驗(yàn)箱；所述 功能模塊相互獨(dú)立；通過(guò)所述EDA綜合教學(xué)實(shí)驗(yàn)箱、總線(xiàn)擴(kuò)展接口實(shí)現(xiàn)所述不同功能模塊 之間相互連接，重新組合構(gòu)成具有新功能的綜合教學(xué)實(shí)驗(yàn)平臺(tái)。
2.根據(jù)權(quán)利要求1所述的具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，其特征在 于所述EDA綜合教學(xué)實(shí)驗(yàn)箱包括FPGA模塊、數(shù)模轉(zhuǎn)換模塊、輸入輸出接口模塊；所述FPGA 模塊至少由第一 FPGA和第二 FPGA組成，所述第一 FPGA和第二 FPGA之間通過(guò)信號(hào)線(xiàn)連接； 所述輸入輸出接口模塊由數(shù)字量輸入輸出、脈沖輸出、2個(gè)各2路16bit高速數(shù)模轉(zhuǎn)換接口、 光柵尺接口、編碼器接口、下載接口、電源接口、總線(xiàn)擴(kuò)展接口組成。
3.根據(jù)權(quán)利要求1所述的具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，其特征在 于所述ARM嵌入式教學(xué)實(shí)驗(yàn)箱和DSP教學(xué)實(shí)驗(yàn)箱中都包括總線(xiàn)擴(kuò)展接口。
4.根據(jù)權(quán)利要求1所述的具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，其特征在 于所述ARM嵌入式教學(xué)實(shí)驗(yàn)箱與DSP教學(xué)實(shí)驗(yàn)箱分別通過(guò)各自實(shí)驗(yàn)箱上的總線(xiàn)擴(kuò)展接口 與EDA綜合教學(xué)實(shí)驗(yàn)箱中對(duì)應(yīng)的總線(xiàn)擴(kuò)展接口連接；所述ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué) 實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí)驗(yàn)箱組合構(gòu)成運(yùn)動(dòng)控制器綜合教學(xué)實(shí)驗(yàn)平臺(tái)。
5.根據(jù)權(quán)利要求1所述的具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，其特征在 于所述EDA綜合教學(xué)實(shí)驗(yàn)箱通過(guò)輸入輸出接口與機(jī)械平臺(tái)相連接；所述EDA綜合教學(xué)實(shí) 驗(yàn)箱與機(jī)械平臺(tái)組合構(gòu)成新的綜合教學(xué)實(shí)驗(yàn)平臺(tái)。
6.根據(jù)權(quán)利要求1所述的具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，其特征在 于所述EDA綜合教學(xué)實(shí)驗(yàn)箱通過(guò)輸入輸出接口與機(jī)械平臺(tái)相連接，所述DSP教學(xué)實(shí)驗(yàn)箱通 過(guò)總線(xiàn)擴(kuò)展接口與EDA綜合教學(xué)實(shí)驗(yàn)箱相連接；所述機(jī)械平臺(tái)、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合 教學(xué)實(shí)驗(yàn)箱組合構(gòu)成具有位置閉環(huán)或半閉環(huán)的高精度運(yùn)動(dòng)控制系統(tǒng)綜合教學(xué)實(shí)驗(yàn)平臺(tái)。
7.根據(jù)權(quán)利要求1所述的具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，其特征在 于所述EDA綜合教學(xué)實(shí)驗(yàn)箱通過(guò)輸入輸出接口與機(jī)械平臺(tái)相連接，所述ARM嵌入式教學(xué)實(shí) 驗(yàn)箱與DSP教學(xué)實(shí)驗(yàn)箱分別通過(guò)各自實(shí)驗(yàn)箱上的總線(xiàn)擴(kuò)展接口與EDA綜合教學(xué)實(shí)驗(yàn)箱中對(duì) 應(yīng)的總線(xiàn)擴(kuò)展接口連接；所述機(jī)械平臺(tái)、ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合 教學(xué)實(shí)驗(yàn)箱組合構(gòu)成具有多處理器的高性能運(yùn)動(dòng)控制系統(tǒng)綜合教學(xué)實(shí)驗(yàn)平臺(tái)。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種具有重組功能的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，其特征在于，它包括至少四個(gè)功能模塊機(jī)械平臺(tái)、ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱、EDA綜合教學(xué)實(shí)驗(yàn)箱，所述功能模塊相互獨(dú)立。EDA綜合教學(xué)實(shí)驗(yàn)箱中包括FPGA模塊、數(shù)模轉(zhuǎn)換模塊和輸入輸出接口模塊；ARM嵌入式教學(xué)實(shí)驗(yàn)箱、DSP教學(xué)實(shí)驗(yàn)箱中都包括總線(xiàn)擴(kuò)展接口；通過(guò)EDA綜合教學(xué)實(shí)驗(yàn)箱、總線(xiàn)擴(kuò)展接口實(shí)現(xiàn)不同功能模塊之間相互連接，重新組合構(gòu)成具有新功能的綜合教學(xué)實(shí)驗(yàn)平臺(tái)。本實(shí)用新型在資金投入少的情況下，構(gòu)建功能模塊化、可重組的機(jī)電一體化綜合教學(xué)實(shí)驗(yàn)平臺(tái)，通過(guò)靈活重組完成多個(gè)綜合性或創(chuàng)新性教學(xué)實(shí)驗(yàn)，并保持原教學(xué)實(shí)驗(yàn)箱的所有教學(xué)實(shí)驗(yàn)。
文檔編號(hào)G09B9/00GK201918045SQ20102029827
公開(kāi)日2011年8月3日 申請(qǐng)日期2010年8月20日 優(yōu)先權(quán)日2010年8月20日
發(fā)明者孫紅濤, 廖小平, 潘海鴻, 秦鋼年, 蒙艷玫, 譚華卿, 陳琳 申請(qǐng)人:廣西大學(xué)