專利名稱：可增加驅(qū)動(dòng)能力的第n級(jí)移位寄存器及其方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種移位寄存器，尤指一種可增加驅(qū)動(dòng)能力以及降低動(dòng)態(tài)功率消 耗的移位寄存器。
背景技術(shù)：
先前技術(shù)將移位寄存器制作在玻璃基板上，所采用的制程為非晶硅或多晶硅制程 技術(shù)，由于其材質(zhì)的載子遷移率低，在一定的操作電壓下，需要設(shè)計(jì)較大的薄膜晶體管，才 能有效驅(qū)動(dòng)面板的掃描線。然而越大的薄膜晶體管所產(chǎn)生的寄生電容效應(yīng)也越大，造成驅(qū) 動(dòng)電路上的動(dòng)態(tài)功率消耗也大幅上升。因此將移位寄存器作在基板上，雖然可以節(jié)省柵極 驅(qū)動(dòng)芯片的成本，但卻增加動(dòng)態(tài)功率的消耗。先前技術(shù)是利用移位寄存器的上拉電路拉升移位寄存器的輸出級(jí)晶體管的柵極 的電位。當(dāng)輸出級(jí)晶體管接收高頻時(shí)鐘信號(hào)時(shí)，柵極的電位會(huì)因?yàn)樵谝莆患拇嫫鞯妮敵黾?jí) 晶體管的柵極與源極之間的耦接電容的關(guān)系更往上拉升。但在先前技術(shù)中，輸出級(jí)晶體管 的柵極的電位在被耦接電容拉升之前，受限于上拉電路的緣故，只能充電至Vra-Vth (Vra為時(shí) 鐘信號(hào)的高電壓電平，Vth為輸出級(jí)晶體管的閥值電壓)無法充電至更高電位。因此，先前 技術(shù)僅能增加部分輸出級(jí)晶體管的驅(qū)動(dòng)能力。

發(fā)明內(nèi)容
本發(fā)明的一實(shí)施例提供一種可增加驅(qū)動(dòng)能力的第η級(jí)移位寄存器。該第η級(jí)移 位寄存器包含一下拉電路、一上拉電路、一驅(qū)動(dòng)電路、一第一電容及一關(guān)鍵下拉電路。該下 拉電路用以利用一第一節(jié)點(diǎn)的電位及至少一低頻時(shí)鐘信號(hào)，將該第一節(jié)點(diǎn)的電位下拉至該 第η級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位以及該第η級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位下拉至一 參考低電位；該上拉電路耦接于該下拉電路，用以使用一第η-2級(jí)移位寄存器的輸出信號(hào)， 第一次上拉該第一節(jié)點(diǎn)的電位，和一第η-1級(jí)移位寄存器的輸出信號(hào)或一第一高頻時(shí)鐘信 號(hào)，第二次上拉該第一節(jié)點(diǎn)的電位；該驅(qū)動(dòng)電路耦接于該上拉電路，用以根據(jù)一第二高頻時(shí) 鐘信號(hào)，改變?cè)摰讦羌?jí)移位寄存器的輸出節(jié)點(diǎn)的電位；該第一電容用以根據(jù)該第二高頻時(shí) 鐘信號(hào)，通過該驅(qū)動(dòng)電路提升該第一節(jié)點(diǎn)的電位；及該關(guān)鍵下拉電路耦接于該驅(qū)動(dòng)電路，用 以使用一第η+2級(jí)移位寄存器的輸出信號(hào)，將該第一節(jié)點(diǎn)的電位和該第η級(jí)移位寄存器的 輸出節(jié)點(diǎn)的電位下拉至該參考低電位。本發(fā)明的另一實(shí)施例提供一種增加移位寄存器驅(qū)動(dòng)能力的方法。該方法包含使用 一第η-2級(jí)移位寄存器的輸出信號(hào)，將一第η級(jí)的一第一節(jié)點(diǎn)充電至一第一電位，和一第二 節(jié)點(diǎn)充電至一第二電位；使用一第η-1級(jí)移位寄存器的輸出信號(hào)或一第一高頻時(shí)鐘信號(hào)， 將該第二節(jié)點(diǎn)提升至一第三電位，其中該第三電位大于該第一電位；使用該第三電位和該 第一電位，將該第一節(jié)點(diǎn)充電至一第四電位；及使用一第二高頻時(shí)鐘信號(hào)的高電位，將該第 一節(jié)點(diǎn)提升至一第五電位以及將該第η級(jí)移位寄存器的輸出節(jié)點(diǎn)充電至該高電位。本發(fā)明所提供的一種可增加驅(qū)動(dòng)能力的第η級(jí)移位寄存器及增加移位寄存器驅(qū)
4動(dòng)能力的方法，是利用一上拉電路二次拉升用以驅(qū)動(dòng)一驅(qū)動(dòng)電路的第一節(jié)點(diǎn)的電位，然后 再利用一高頻時(shí)鐘信號(hào)及一第一電容第三次拉升該第一節(jié)點(diǎn)的電位。因此，該第一節(jié)點(diǎn)的 電位有三階段的抬升，以增加該驅(qū)動(dòng)電路的驅(qū)動(dòng)電流。而當(dāng)該驅(qū)動(dòng)電路有更大的驅(qū)動(dòng)電流 后，可將該驅(qū)動(dòng)電路的通道寬度縮小，如此該驅(qū)動(dòng)電路的寄生電容也跟著縮小，因而降低該 驅(qū)動(dòng)電路的動(dòng)態(tài)功率消耗。


圖1為本發(fā)明的一實(shí)施例說明可增加驅(qū)動(dòng)能力的第η級(jí)移位寄存器的示意圖。圖2是說明第一高頻時(shí)鐘信號(hào)、第二高頻時(shí)鐘信號(hào)、第三高頻時(shí)鐘信號(hào)和第四高 頻時(shí)鐘信號(hào)之間的關(guān)系的示意圖。圖3Α是說明第一次上拉第一節(jié)點(diǎn)的電路動(dòng)作的示意圖。圖3Β是說明第η-2級(jí)移位寄存器的輸出信號(hào)、第η_1級(jí)移位寄存器的輸出信號(hào)、 第η級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位、第η+2級(jí)移位寄存器的輸出信號(hào)、第二高頻時(shí)鐘信 號(hào)、第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位的示意圖。圖4Α是說明第二次上拉第一節(jié)點(diǎn)的電路動(dòng)作的示意圖。圖4Β是說明圖3Β的第二時(shí)段的示意圖。圖5Α是說明第三次上拉第一節(jié)點(diǎn)的電路動(dòng)作的示意圖。圖5Β是說明圖3Β的第三時(shí)段的示意圖。圖6Α是說明第η+2級(jí)移位寄存器的輸出信號(hào)由低電位轉(zhuǎn)態(tài)至高電位時(shí)，關(guān)鍵下拉 電路的電路動(dòng)作的示意圖。圖6Β是說明圖3Β的第四時(shí)段的示意圖。圖7為本發(fā)明的另一實(shí)施例說明可增加驅(qū)動(dòng)能力的第η級(jí)移位寄存器的示意圖。圖8為本發(fā)明的另一實(shí)施例說明增加移位寄存器驅(qū)動(dòng)能力的方法的流程圖。[主要元件標(biāo)號(hào)說明]100、700第η級(jí)移位寄存器104上拉電路108 第一電容7022下拉控制電路1024第二下拉控制電路1028第二下拉電路1044第二晶體管1048第四晶體管1102第六晶體管Q (η)第一節(jié)點(diǎn)G (η)輸出節(jié)點(diǎn)G(n-2)、G(n-l)、G(n+2)輸出信號(hào)HCl第一高頻時(shí)鐘信號(hào)HC2第二高頻時(shí)鐘信號(hào)HC3第三高頻時(shí)鐘信號(hào)HC4第四高頻時(shí)鐘信號(hào)Tl第一時(shí)段T2第二時(shí)段
102、7024下拉電路 106驅(qū)動(dòng)電路 110關(guān)鍵下拉電路 1022第一下拉控制電路 1026第一下拉電路 1042第一晶體管 1046第三晶體管 1050第二電容 1104第七晶體管 S (η)第二節(jié)點(diǎn) VSS參考低電位
T3第三時(shí)段P (η)第一下拉控制信號(hào)LCl第一低頻時(shí)鐘信號(hào)
Τ4第四時(shí)段 K (η)第二下拉控制信號(hào) LC2第二低頻時(shí)鐘信號(hào)800-814 步驟
具體實(shí)施例方式請(qǐng)參照?qǐng)D1，圖1為本發(fā)明的一實(shí)施例說明可增加驅(qū)動(dòng)能力的第η級(jí)移位寄存器 100的示意圖。第η級(jí)移位寄存器100包含下拉電路102、上拉電路104、驅(qū)動(dòng)電路106、第 一電容108及關(guān)鍵下拉電路110。下拉電路102利用第一節(jié)點(diǎn)Q(n)的電位及第一低頻時(shí) 鐘信號(hào)LC1、第二低頻時(shí)鐘信號(hào)LC2，將第一節(jié)點(diǎn)Q(n)的電位下拉至第η級(jí)移位寄存器100 的輸出節(jié)點(diǎn)G(n)的電位以及將第η級(jí)移位寄存器100的輸出節(jié)點(diǎn)G(n)的電位下拉至參 考低電位VSS。上拉電路104耦接于下拉電路102，利用第n-2級(jí)移位寄存器的輸出信號(hào) G (n-2)，第一次上拉第一節(jié)點(diǎn)Q (η)的電位，和第η_1級(jí)移位寄存器的輸出信號(hào)G (η_1)，第二 次上拉第一節(jié)點(diǎn)Q(n)的電位。驅(qū)動(dòng)電路106耦接于上拉電路104與下拉電路102，用以根 據(jù)第二高頻時(shí)鐘信號(hào)HC2，改變第η級(jí)移位寄存器的輸出節(jié)點(diǎn)G(n)的電位。第一電容108 用以根據(jù)第二高頻時(shí)鐘信號(hào)HC2，第三次上拉第一節(jié)點(diǎn)Q(η)的電位。關(guān)鍵下拉電路110耦 接于驅(qū)動(dòng)電路106、上拉電路104與下拉電路102，用以使用第η+2級(jí)移位寄存器的輸出信 號(hào)G(η+2)，將第一節(jié)點(diǎn)Q(η)的電位和第η級(jí)移位寄存器的輸出節(jié)點(diǎn)G(η)的電位下拉至參 考低電位VSS。上拉電路104包含第一晶體管1042、第二晶體管1044、第三晶體管1046、第四晶體 管1048及第二電容1050。第一晶體管1042具有第一端，用以接收第η_2級(jí)移位寄存器的 輸出信號(hào)G(n-2)，第二端耦接于第一端，及第三端耦接于第二節(jié)點(diǎn)S (η)。第二晶體管1044 具有第一端，用以接收第n-2級(jí)移位寄存器的輸出信號(hào)G (n-2)，第二端耦接于第一端，及第 三端耦接于第一節(jié)點(diǎn)Q (η)。第三晶體管1046具有第一端，用以接收第η-1級(jí)移位寄存器的 輸出信號(hào)G (η-1)，第二端耦接于第二節(jié)點(diǎn)S (η)，及第三端。第四晶體管1048具有第一端，耦 接于第二節(jié)點(diǎn)S (η)，第二端耦接于第一端，及第三端耦接于第一節(jié)點(diǎn)Q (η)。第二電容1050 具有第一端，耦接于第二節(jié)點(diǎn)S(η)，及第二端耦接于第三晶體管1046的第三端。第一晶體 管1042、第二晶體管1044、第三晶體管1046及第四晶體管1048為一玻璃基板上的薄膜晶 體管。下拉電路102包含第一下拉控制電路1022、第二下拉控制電路1024、第一下拉電 路1026及第二下拉電路1028。第一下拉控制電路1022根據(jù)第一節(jié)點(diǎn)Q (η)的電位和第一低 頻時(shí)鐘信號(hào)LCl，產(chǎn)生第一下拉控制信號(hào)P (η)。第二下拉控制電路1024根據(jù)第一節(jié)點(diǎn)Q (η) 的電位和第二低頻時(shí)鐘信號(hào)LC2，產(chǎn)生第二下拉控制信號(hào)K(η)。第一下拉電路1026耦接于 第一下拉控制電路1022、第一節(jié)點(diǎn)Q (η)及第η級(jí)移位寄存器的輸出節(jié)點(diǎn)G (η)，用以根據(jù)第 一下拉控制信號(hào)P(η)，將第一節(jié)點(diǎn)Q(n)的電位下拉至第η級(jí)移位寄存器的輸出節(jié)點(diǎn)G(n) 的電位，以及將第η級(jí)移位寄存器的輸出節(jié)點(diǎn)G(n)的電位下拉至參考低電位VSS。第二下 拉電路1028耦接于第二下拉控制電路1024、第一節(jié)點(diǎn)Q(n)及第η級(jí)移位寄存器的輸出節(jié) 點(diǎn)G (η)，用以根據(jù)第二下拉控制信號(hào)K (η)，將第一節(jié)點(diǎn)Q (η)的電位下拉至第η級(jí)移位寄存 器的輸出節(jié)點(diǎn)G(n)的電位，以及將第η級(jí)移位寄存器的輸出節(jié)點(diǎn)G(n)的電位下拉至參考
6低電位VSS。另外，第一低頻時(shí)鐘信號(hào)LCl和第二低頻時(shí)鐘信號(hào)LC2互為反向信號(hào)。請(qǐng)參照?qǐng)D2，圖2是說明第一高頻時(shí)鐘信號(hào)HC1、第二高頻時(shí)鐘信號(hào)HC2、第三高頻 時(shí)鐘信號(hào)HC3和第四高頻時(shí)鐘信號(hào)HC4之間的關(guān)系的示意圖。驅(qū)動(dòng)電路106用以根據(jù)第二 高頻時(shí)鐘信號(hào)HC2，產(chǎn)生第η級(jí)移位寄存器的輸出信號(hào)，亦即第η級(jí)移位寄存器的輸出節(jié)點(diǎn) G (η)的電位；第η-1級(jí)移位寄存器的驅(qū)動(dòng)電路用以根據(jù)第一高頻時(shí)鐘信號(hào)HCl，產(chǎn)生第η-1 級(jí)移位寄存器的輸出信號(hào)G(n-l)；第n-2級(jí)移位寄存器的驅(qū)動(dòng)電路用以根據(jù)第四高頻時(shí)鐘 信號(hào)HC4，產(chǎn)生第n-2級(jí)移位寄存器的輸出信號(hào)G (n-2)；第n-3級(jí)移位寄存器的驅(qū)動(dòng)電路用 以根據(jù)第三高頻時(shí)鐘信號(hào)HC3，產(chǎn)生第n-3級(jí)移位寄存器的輸出信號(hào)G (n-3)。第四高頻時(shí)鐘 信號(hào)HC4和第二高頻時(shí)鐘信號(hào)HC2互為反向信號(hào)，且用以讓奇數(shù)級(jí)移位寄存器的驅(qū)動(dòng)電路 產(chǎn)生輸出信號(hào)，以及第一高頻時(shí)鐘信號(hào)HCl和第三高頻時(shí)鐘信號(hào)HC3亦互為反向信號(hào)，且用 以讓偶數(shù)級(jí)移位寄存器的驅(qū)動(dòng)電路產(chǎn)生輸出信號(hào)。但第四高頻時(shí)鐘信號(hào)HC4和第二高頻時(shí) 鐘信號(hào)HC2亦能用以讓偶數(shù)級(jí)移位寄存器的驅(qū)動(dòng)電路產(chǎn)生輸出信號(hào)，以及第一高頻時(shí)鐘信 號(hào)HCl和第三高頻時(shí)鐘信號(hào)HC3亦能用以讓奇數(shù)級(jí)移位寄存器的驅(qū)動(dòng)電路產(chǎn)生輸出信號(hào)。請(qǐng)參照?qǐng)D3A和圖3B，圖3A是說明第一次上拉第一節(jié)點(diǎn)Q(n)的電路動(dòng)作的示意 圖，圖3B是說明第n-2級(jí)移位寄存器的輸出信號(hào)G(n-2)、第n_l級(jí)移位寄存器的輸出信 號(hào)G(n-l)、第η級(jí)移位寄存器的輸出節(jié)點(diǎn)G(n)的電位、第n+2級(jí)移位寄存器的輸出信號(hào) G(n+2)、第二高頻時(shí)鐘信號(hào)HC2、第一節(jié)點(diǎn)Q(n)和第二節(jié)點(diǎn)S(n)的電位的示意圖。如圖 3A所示，當(dāng)?shù)趎-2級(jí)移位寄存器的輸出信號(hào)G (n-2)由低電位轉(zhuǎn)態(tài)至高電位時(shí)，第一晶體管 1042、第四晶體管1048和第二晶體管1044導(dǎo)通，此時(shí)輸出信號(hào)G (n-2)對(duì)第一節(jié)點(diǎn)Q (η)第 一次充電至第一電位Vl (亦即第一次上拉第一節(jié)點(diǎn)Q(n)的電位)，且輸出信號(hào)G(n-2)亦對(duì) 第二節(jié)點(diǎn)S(n)充電至第二電位V2。如圖3B的第一時(shí)段Tl所示，可看出第一節(jié)點(diǎn)Q(n)的 電位被第一次上拉。請(qǐng)參照?qǐng)D4A和圖4B，圖4A是說明第二次上拉第一節(jié)點(diǎn)Q (η)的電路動(dòng)作的示意 圖，圖4Β是說明圖3Β的第二時(shí)段Τ2的示意圖。如圖4Α所示，當(dāng)?shù)讦莀1級(jí)移位寄存器的輸 出信號(hào)G(n-l)由低電位轉(zhuǎn)態(tài)至高電位時(shí)，第三晶體管1046導(dǎo)通(因?yàn)榈趎-2級(jí)移位寄存 器的輸出信號(hào)G(n-2)仍為高電位，所以第一晶體管1042、第四晶體管1048和第二晶體管 1044維持導(dǎo)通)，此時(shí)輸出信號(hào)Gfe-D通過第三晶體管1046以及與第三晶體管1046耦接 的第二電容1050提高第二節(jié)點(diǎn)S (η)的電位至第三電位V3，其中第三電位V3大于第二電位 VI。此時(shí)第二節(jié)點(diǎn)S(n)的第三電位V3通過第四晶體管1048對(duì)第一節(jié)點(diǎn)Q(n)第二次充電 至第四電位V4(亦即第二次上拉第一節(jié)點(diǎn)Q(n)的電位)。如圖4B的T2區(qū)間所示，可看出 第一節(jié)點(diǎn)Q(n)的電位被第二次上拉。請(qǐng)參照?qǐng)D5A和圖5B，圖5A是說明第三次上拉第一節(jié)點(diǎn)Q(n)的電路動(dòng)作的示意 圖，圖5B是說明圖3B的第三時(shí)段T3的示意圖。如圖5B所示，當(dāng)?shù)诙哳l時(shí)鐘信號(hào)HC2由 低電位轉(zhuǎn)態(tài)至高電位時(shí)，驅(qū)動(dòng)電路106因第一節(jié)點(diǎn)Q(n)被拉高的電位而導(dǎo)通，所以第η級(jí) 移位寄存器的輸出節(jié)點(diǎn)G(n)的電位被第二高頻時(shí)鐘信號(hào)HC2充電至高電位，且第二高頻時(shí) 鐘信號(hào)HC2通過第一電容108將第一節(jié)點(diǎn)Q (η)拉升至第五電位V5(亦即第三次上拉第一 節(jié)點(diǎn)Q(n)的電位)。如圖5B所示，可看出第一節(jié)點(diǎn)Q(n)的電位被第三次上拉，以及第η級(jí) 移位寄存器的輸出節(jié)點(diǎn)G(n)的電位由低電位轉(zhuǎn)為高電位。另外，當(dāng)?shù)诙哳l時(shí)鐘信號(hào)HC2 由高電位轉(zhuǎn)態(tài)至低電位時(shí)，第η級(jí)移位寄存器的輸出節(jié)點(diǎn)G (η)的電位亦會(huì)由高電位轉(zhuǎn)態(tài)至低電位。請(qǐng)參照?qǐng)D6A和圖6B，圖6A是說明第n+2級(jí)移位寄存器的輸出信號(hào)G(n+2)由低 電位轉(zhuǎn)態(tài)至高電位時(shí)，關(guān)鍵下拉電路110的電路動(dòng)作的示意圖，圖6B是說明圖3B的第四時(shí) 段T4的示意圖。當(dāng)輸出信號(hào)G(n+2)由低電位轉(zhuǎn)態(tài)至高電位時(shí)，關(guān)鍵下拉電路110所包含 的第六晶體管1102及第七晶體管1104被開啟，因此輸出節(jié)點(diǎn)G(n)的電位經(jīng)由第六晶體管 1102放電至參考低電位VSS、第一節(jié)點(diǎn)Q(n)的電位經(jīng)由第七晶體管1104放電至參考低電 位VSS及將第二節(jié)點(diǎn)S(n)的電位經(jīng)由第四晶體管1048及第七晶體管1104放電至參考低 電位VSS。另外，由圖2可知，第n-1級(jí)移位寄存器的輸出信號(hào)G(n_l)和第一高頻時(shí)鐘信號(hào) HCl的時(shí)序相同。因此，本發(fā)明的另一實(shí)施例是將第n-1級(jí)移位寄存器的輸出信號(hào)G(n-l) 由第一高頻時(shí)鐘信號(hào)HCl取代，其余的操作原理皆和第η級(jí)移位寄存器100相同，在此不再 贅述。另外，請(qǐng)參照?qǐng)D7，圖7為本發(fā)明的另一實(shí)施例說明可增加驅(qū)動(dòng)能力的第η級(jí)移位 寄存器700的示意圖。第η級(jí)移位寄存器700和第η級(jí)移位寄存器100的差異在于僅包含 一下拉控制電路7022與一下拉電路7024。第η級(jí)移位寄存器700的其余的操作原理皆和 第η級(jí)移位寄存器100相同，在此不再贅述。請(qǐng)參照?qǐng)D8，圖8為本發(fā)明的另一實(shí)施例說明增加移位寄存器驅(qū)動(dòng)能力的方法的 流程圖。圖8的方法是利用圖1的第η級(jí)移位寄存器100說明詳細(xì)步驟如下步驟800:開始； 步驟802 使用第η-2級(jí)移位寄存器的輸出信號(hào)G (η_2)，將第η級(jí)的第一節(jié)點(diǎn)Q (η) 的電位充電至第一電位VI，和第二節(jié)點(diǎn)S (η)的電位充電至第二電位V2 ；步驟804 使用第n-1級(jí)移位寄存器的輸出信號(hào)G(n-l)或第一高頻時(shí)鐘信號(hào)HC1， 將第二節(jié)點(diǎn)S(n)的電位提升至第三電位V3，其中第三電位V3大于第一電位Vl ；步驟806 使用第三電位V3和第一電位VI，將第一節(jié)點(diǎn)Q (η)的電位充電至第四電 位V4 ；步驟808 根據(jù)第二高頻時(shí)鐘信號(hào)HC2的高電位，拉升第η級(jí)移位寄存器的輸出節(jié) 點(diǎn)G(n)的電位，且第二高頻時(shí)鐘信號(hào)HC2的高電位亦將第一節(jié)點(diǎn)Q(n)的電位拉升至第五 電位V5 ；步驟810 根據(jù)第二高頻時(shí)鐘信號(hào)HC2的低電位，將輸出節(jié)點(diǎn)G(η)的電位放電至 第二高頻時(shí)鐘信號(hào)HC2的低電位；步驟812 使用第n+2級(jí)移位寄存器的輸出信號(hào)G(n+2)開啟第六晶體管1102及 第七晶體管1104，以將輸出節(jié)點(diǎn)G(n)的電位、第一節(jié)點(diǎn)Q(n)的電位及第二節(jié)點(diǎn)S(n)的電 位放電至參考低電位VSS;步驟814:結(jié)束。在步驟802中，是利用第η-2級(jí)移位寄存器的輸出信號(hào)G(η-2)開啟第η級(jí)移位寄 存器的第一晶體管1042及第二晶體管1044，以將第一節(jié)點(diǎn)Q(ri)的電位充電至第一電位Vl 和第二節(jié)點(diǎn)S(n)的電位充電至第二電位V2。在步驟804中，是利用該第n-1級(jí)移位寄存器 的輸出信號(hào)G(n-l)或第一高頻時(shí)鐘信號(hào)HC1，通過一第二電容1050將第二節(jié)點(diǎn)S(n)的電 位提升至第三電位V3，其中第三電位V3大于第一電位VI。在步驟806中，是利用第三電位V3和第一電位Vl開啟第四晶體管1048，以將第一節(jié)點(diǎn)Q(n)的電位拉升至第四電位V4。在 步驟808中，是利用第二高頻時(shí)鐘信號(hào)HC2的高電位通過第一電容108將第一節(jié)點(diǎn)Q (η)的 電位提升至第五電位V5。在步驟812中，是利用開啟的第六晶體管1102將輸出節(jié)點(diǎn)G(n) 的電位放電至參考低電位VSS、開啟的第七晶體管1104將第一節(jié)點(diǎn)Q(n)的電位放電至參考 低電位VSS以及經(jīng)由第四晶體管1048及第七晶體管1104將第二節(jié)點(diǎn)S(n)的電位放電至 參考低電位VSS。綜上所述，本發(fā)明所提供的可增加驅(qū)動(dòng)能力的第η級(jí)移位寄存器及增加移位寄存 器驅(qū)動(dòng)能力的方法，是利用上拉電路二次拉升用以驅(qū)動(dòng)驅(qū)動(dòng)電路的第一節(jié)點(diǎn)的電位，然后 再利用高頻時(shí)鐘信號(hào)及第一電容第三次拉升第一節(jié)點(diǎn)的電位。因此，用以驅(qū)動(dòng)驅(qū)動(dòng)電路的 第一節(jié)點(diǎn)的電位有三階段的抬升，以增加驅(qū)動(dòng)電路的驅(qū)動(dòng)電流。而當(dāng)驅(qū)動(dòng)電路的驅(qū)動(dòng)能力 上升后，驅(qū)動(dòng)電路有更大的驅(qū)動(dòng)電流，因此可以將驅(qū)動(dòng)電路的通道寬度縮小，如此寄生電容 也跟著縮小，因而降低動(dòng)態(tài)功率消耗。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與 修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
一種可增加驅(qū)動(dòng)能力的第n級(jí)移位寄存器，包含一下拉電路，用以利用一第一節(jié)點(diǎn)的電位及至少一低頻時(shí)鐘信號(hào)，將該第一節(jié)點(diǎn)的電位下拉至該第n級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位以及該第n級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位下拉至一參考低電位；一上拉電路，耦接于該下拉電路，用以使用一第n 2級(jí)移位寄存器的輸出信號(hào)，第一次上拉該第一節(jié)點(diǎn)的電位，和一第n 1級(jí)移位寄存器的輸出信號(hào)或一第一高頻時(shí)鐘信號(hào)，第二次上拉該第一節(jié)點(diǎn)的電位；一驅(qū)動(dòng)電路，耦接于該上拉電路，用以根據(jù)一第二高頻時(shí)鐘信號(hào)，改變?cè)摰趎級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位；一第一電容，用以根據(jù)該第二高頻時(shí)鐘信號(hào)，通過該驅(qū)動(dòng)電路提升該第一節(jié)點(diǎn)的電位；及一關(guān)鍵下拉電路，耦接于該驅(qū)動(dòng)電路，用以使用一第n+2級(jí)移位寄存器的輸出信號(hào)，將該第一節(jié)點(diǎn)的電位和該第n級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位下拉至該參考低電位。
2.根據(jù)權(quán)利要求1所述的第η級(jí)移位寄存器，其中該上拉電路包含一第一晶體管，具有一第一端，用以接收該第η-2級(jí)移位寄存器的輸出信號(hào)，一第二 端，耦接于該第一端，及一第三端，耦接于一第二節(jié)點(diǎn)；一第二晶體管，具有一第一端，用以接收該第η-2級(jí)移位寄存器的輸出信號(hào)，一第二 端，耦接于該第一端，及一第三端，耦接于該第一節(jié)點(diǎn)；一第三晶體管，具有一第一端，用以接收該第η-1級(jí)移位寄存器的輸出信號(hào)或一第一 高頻時(shí)鐘信號(hào)，一第二端，耦接于該第二節(jié)點(diǎn)，及一第三端；一第四晶體管，具有一第一端，耦接于該第二節(jié)點(diǎn)，一第二端，耦接于該第一端，及一第 三端，耦接于該第一節(jié)點(diǎn)；及一第二電容，具有一第一端，耦接于該第二節(jié)點(diǎn)，及一第二端，耦接于該第三晶體管的Λ-Λ- ~‘上山弟二 而。
3.根據(jù)權(quán)利要求2所述的第η級(jí)移位寄存器，其中該第一晶體管、該第二晶體管、該第 三晶體管及該第四晶體管為一玻璃基板上的薄膜晶體管。
4.根據(jù)權(quán)利要求1所述的第η級(jí)移位寄存器，其中該下拉電路包含一第一下拉控制電路，用以根據(jù)該第一節(jié)點(diǎn)電位和該至少一低頻時(shí)鐘信號(hào)的第一低頻 時(shí)鐘信號(hào)，產(chǎn)生一第一下拉控制信號(hào)；一第二下拉控制電路，用以根據(jù)該第一節(jié)點(diǎn)電位和該至少一低頻時(shí)鐘信號(hào)的第二低頻 時(shí)鐘信號(hào)，產(chǎn)生一第二下拉控制信號(hào)；一第一下拉電路，耦接于該第一下拉控制電路，用以根據(jù)該第一下拉控制信號(hào)，將該第 一節(jié)點(diǎn)的電位下拉至該第η級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位，以及該第η級(jí)移位寄存器的 輸出節(jié)點(diǎn)的電位下拉至該參考低電位；及一第二下拉電路，耦接于該第二下拉控制電路，用以根據(jù)該第二下拉控制信號(hào)，將該第 一節(jié)點(diǎn)的電位下拉至該第η級(jí)移位寄存器的輸出節(jié)點(diǎn)的電位，以及該第η級(jí)移位寄存器的 輸出節(jié)點(diǎn)的電位下拉至該參考低電位。
5.根據(jù)權(quán)利要求1所述的第η級(jí)移位寄存器，其中該第一低頻時(shí)鐘信號(hào)和該第二低頻 時(shí)鐘信號(hào)互為反向信號(hào)。
6.根據(jù)權(quán)利要求1所述的第η級(jí)移位寄存器，其中該驅(qū)動(dòng)電路用以根據(jù)該第二高頻時(shí) 鐘信號(hào)，產(chǎn)生該第η級(jí)移位寄存器的輸出信號(hào)；該第η-1級(jí)移位寄存器的驅(qū)動(dòng)電路用以根據(jù) 一第一高頻時(shí)鐘信號(hào)，產(chǎn)生該第η-1級(jí)移位寄存器的輸出信號(hào)；該第η-2級(jí)移位寄存器的驅(qū) 動(dòng)電路用以根據(jù)一第四高頻時(shí)鐘信號(hào)，產(chǎn)生該第η-2級(jí)移位寄存器的輸出信號(hào)；及該第η-3 級(jí)移位寄存器的驅(qū)動(dòng)電路用以根據(jù)一第三高頻時(shí)鐘信號(hào)，產(chǎn)生該第η-3級(jí)移位寄存器的輸 出信號(hào)；其中該第四高頻時(shí)鐘信號(hào)和該第二高頻時(shí)鐘信號(hào)互為反向信號(hào)以及該第一高頻時(shí) 鐘信號(hào)和該第三高頻時(shí)鐘信號(hào)亦互為反向信號(hào)。
7.一種增加移位寄存器驅(qū)動(dòng)能力的方法，包含使用一第η-2級(jí)移位寄存器的輸出信號(hào)，將一第η級(jí)的一第一節(jié)點(diǎn)充電至一第一電位， 和一第二節(jié)點(diǎn)充電至一第二電位；使用一第η-1級(jí)移位寄存器的輸出信號(hào)或一第一高頻時(shí)鐘信號(hào)，將該第二節(jié)點(diǎn)提升至 一第三電位，其中該第三電位大于該第一電位；使用該第三電位和該第一電位，將該第一節(jié)點(diǎn)充電至一第四電位；及使用一第二高頻時(shí)鐘信號(hào)的高電位，將該第一節(jié)點(diǎn)提升至一第五電位以及將該第η級(jí) 移位寄存器的輸出節(jié)點(diǎn)充電至該高電位。
8.根據(jù)權(quán)利要求7所述的方法，還包含根據(jù)該第二高頻時(shí)鐘信號(hào)，改變?cè)摰讦羌?jí)移位寄 存器的輸出節(jié)點(diǎn)的電位。
9.根據(jù)權(quán)利要求7所述的方法，其中使用該第η-2級(jí)移位寄存器的輸出信號(hào)，將該第η 級(jí)的該第一節(jié)點(diǎn)充電至該第一電位，和該第二節(jié)點(diǎn)充電至該第二電位是使用該第η-2級(jí)移 位寄存器的輸出信號(hào)開啟該第η級(jí)移位寄存器的一第一晶體管及一第二晶體管，以將該第 一節(jié)點(diǎn)充電至該第一電位和該第二節(jié)點(diǎn)充電至該第二電位。
10.根據(jù)權(quán)利要求7所述的方法，其中使用該第η-1級(jí)移位寄存器的輸出信號(hào)，將該第 二節(jié)點(diǎn)提升至該第三電位是使用該第η-1級(jí)移位寄存器的輸出信號(hào)，通過一第二電容將該 第二節(jié)點(diǎn)提升至該第三電位。
11.根據(jù)權(quán)利要求7所述的方法，其中使用該第三電位和該第一電位，將該第一節(jié)點(diǎn)充 電至該第四電位是使用該第三電位和該第一電位開啟一第四晶體管，以將該第一節(jié)點(diǎn)充電 至該第四電位。
12.根據(jù)權(quán)利要求7所述的方法，其中使用該高電位，將該第一節(jié)點(diǎn)提升至該第五電位 以及將該第η級(jí)移位寄存器的輸出節(jié)點(diǎn)充電至該高電位是通過一第一電容將該第一節(jié)點(diǎn) 提升至該第五電位以及將該第η級(jí)移位寄存器的輸出節(jié)點(diǎn)充電至該高電位。
13.根據(jù)權(quán)利要求7所述的方法，還包含于該第五晶體管開啟時(shí)，根據(jù)該第二高頻時(shí)鐘信號(hào)的低電位，將該輸出節(jié)點(diǎn)放電至該 第二高頻時(shí)鐘信號(hào)的低電位。
14.根據(jù)權(quán)利要求7所述的方法，還包含使用一第η+2級(jí)移位寄存器的輸出信號(hào)開啟一第六晶體管及一第七晶體管，以將該輸 出節(jié)點(diǎn)放電至一參考低電位、該第一節(jié)點(diǎn)放電至該參考低電位及將該第二節(jié)點(diǎn)經(jīng)由該第四 晶體管及該第七晶體管放電至該參考低電位。
全文摘要
可增加驅(qū)動(dòng)能力的第n級(jí)移位寄存器包含一下拉電路、一上拉電路、一驅(qū)動(dòng)電路、一第一電容及一關(guān)鍵下拉電路。該上拉電路利用一第n-2級(jí)移位寄存器的輸出信號(hào)，第一次上拉該第n級(jí)移位寄存器的第一節(jié)點(diǎn)的電位，一第n-1級(jí)移位寄存器的輸出信號(hào)或一第一高頻時(shí)鐘信號(hào)，第二次上拉該第一節(jié)點(diǎn)的電位，且該第一電容用以根據(jù)一第二高頻時(shí)鐘信號(hào)，第三次上拉該第一節(jié)點(diǎn)的電位，該第一節(jié)點(diǎn)的電位用以驅(qū)動(dòng)該驅(qū)動(dòng)電路。
文檔編號(hào)G09G3/20GK101976580SQ20101050635
公開日2011年2月16日 申請(qǐng)日期2010年10月12日 優(yōu)先權(quán)日2010年10月12日
發(fā)明者徐國(guó)華, 楊欲忠, 林致穎, 陳勇志 申請(qǐng)人:友達(dá)光電股份有限公司