專利名稱：一種硅基液晶顯示器件的場(chǎng)緩存像素電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及硅基液晶微顯示器件(Liquid Crystal on Silicon，LCoQ技術(shù)領(lǐng)域， 特別是涉及一種硅基液晶顯示器件的場(chǎng)緩存像素電路。
背景技術(shù)：
LCoS是一種將CMOS集成電路技術(shù)和液晶顯示技術(shù)相結(jié)合的新型顯示技術(shù)。與穿透式IXD和DLP相比，LCoS具有光利用效率高、體積小、開(kāi)口率高、制造成本低等特點(diǎn)。LCoS 最大的優(yōu)點(diǎn)是解析度可以做得很高，在便攜型投影設(shè)備的應(yīng)用上，此優(yōu)點(diǎn)是其他技術(shù)無(wú)法比擬的。目前實(shí)現(xiàn)LCoS彩色顯示主要有時(shí)序彩色法和空間混色法，其中空間混色法影響開(kāi)口率以及對(duì)濾色膜的對(duì)準(zhǔn)以及粘貼工藝要求較高，因此 LCoS像素電路的設(shè)計(jì)主要是采用時(shí)序彩色的方法。而由于時(shí)序彩色法縮短了光源的照明時(shí)間，主流的解決方法采用場(chǎng)緩存像素電路，其特點(diǎn)是先將下一幀的顯示數(shù)據(jù)存儲(chǔ)在電容上， 再通過(guò)讀信號(hào)一次性將存儲(chǔ)的數(shù)據(jù)讀入到像素電容上進(jìn)行顯示。其基本原理是將下一幀數(shù)據(jù)的讀入時(shí)間隱藏到上一幀的液晶響應(yīng)時(shí)間和光照時(shí)間中，從而延長(zhǎng)光照時(shí)間，提高顯示對(duì)比度?，F(xiàn)有技術(shù)(如圖1)中，數(shù)據(jù)電壓通過(guò)MOS管從柵極傳到源極，此時(shí)源極得到的電壓存在閾值損失，并且由于數(shù)據(jù)電壓的不同，損失的閾值電壓也是不相同的，因而輸出的像素電壓與輸入的數(shù)據(jù)電壓存在非線性的關(guān)系，影響了像素輸出電壓的一致性，進(jìn)而影響最終的顯示效果。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問(wèn)題針對(duì)現(xiàn)有電路數(shù)據(jù)電壓從MOS管柵極傳到源極存在閾值電壓損失進(jìn)而影響像素輸出電壓一致性的缺點(diǎn)，本發(fā)明的主要目的是提供一種場(chǎng)緩存像素電路，以減小閾值損失， 提高像素輸出電壓的穩(wěn)定性和一致性，進(jìn)而提高顯示效果。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種硅基液晶顯示器件的場(chǎng)緩存像素電路，該電路包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、存儲(chǔ)電容Cl和像素電容C2，其中，存儲(chǔ)電容Cl在預(yù)充電階段充電至電源電壓； 在第三晶體管M3導(dǎo)通時(shí)寫(xiě)入輸入數(shù)據(jù)電壓Vdata，此時(shí)存儲(chǔ)電容Cl放電至Vdata+VTH2，Vth2為第二晶體管的閾值電壓；在數(shù)據(jù)讀入階段，第五晶體管M5導(dǎo)通，此時(shí)存儲(chǔ)電容Cl的電壓為 Vdata+VTH2，像素電容C2充電至Vdata。上述方案中，所述第一晶體管Ml構(gòu)成一預(yù)充電電路，所述第二晶體管M2和所述第三晶體管M3構(gòu)成一閾值電壓產(chǎn)生電路，所述存儲(chǔ)電容Cl構(gòu)成一采樣保持電路，所述第四晶體管M4、第五晶體管M5和像素電容C2構(gòu)成一輸入數(shù)據(jù)電壓讀入電路，所述第六晶體管M6 構(gòu)成一放電電路。上述方案中，所述第一晶體管Ml的漏極與所述第二晶體管M2柵極和漏極相連接，同時(shí)與所述存儲(chǔ)電容Cl 一端以及所述第四晶體管M4的柵極相連接，所述第一晶體管Ml的源極外接電源電壓，所述第一晶體管Ml的柵極外接充電控制信號(hào)，并通過(guò)所述第一晶體管Ml將所述存儲(chǔ)電容Cl的一端預(yù)先充電至電源電壓；所述存儲(chǔ)電容Cl的另一端接地。上述方案中，所述第二晶體管M2的源極與所述第三晶體管M3的漏極相連接。上述方案中，所述第三晶體管M3的源極與輸入數(shù)據(jù)電壓相接，柵極外接寫(xiě)信號(hào)，控制數(shù)據(jù)的寫(xiě)入。上述方案中，所述第四晶體管M4的漏端與電源電壓相接，源極與所述第五晶體管M5的漏極相連。上述方案中，所述第五晶體管M5的柵極外接讀入控制信號(hào)，源極與所述像素電容C2 一端、所述第六晶體管M6的漏極相連；所述像素電容C2的另一端接地。上述方案中，所述第六晶體管M6的源極接地，柵極外接放電控制信號(hào)，使所述像素電容C2上的電壓通過(guò)所述第六晶體管M6放電。上述方案中，所述第一晶體管Ml采用PMOS晶體管，所述第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6均采用NMOS晶體管。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、本發(fā)明提供的硅基液晶顯示器件的場(chǎng)緩存像素電路，其數(shù)據(jù)寫(xiě)入是通過(guò)將預(yù)充到電源電壓的存儲(chǔ)電容放電實(shí)現(xiàn)的，由于在將存儲(chǔ)電容通過(guò)第二晶體管放電至輸入數(shù)據(jù)電壓和閾值電壓(其隨著輸入數(shù)據(jù)電壓變化而變化)之和時(shí)，第二晶體管關(guān)斷，因此在數(shù)據(jù)寫(xiě)入階段存儲(chǔ)到存儲(chǔ)電容上的值為輸入數(shù)據(jù)電壓和閾值電壓之和。在再將存儲(chǔ)電容上的電壓通過(guò)第四晶體管轉(zhuǎn)移到像素電容上時(shí)，由于通過(guò)第四晶體管柵極傳輸電壓時(shí)存在閾值損失，因此最終傳輸?shù)较袼攸c(diǎn)容上的電壓為存儲(chǔ)電容上的電壓與閾值電壓之差，也即為輸入數(shù)據(jù)電壓。2、以前像素電路由于在通過(guò)晶體管轉(zhuǎn)移電壓時(shí)存在閾值電壓損失，從而造成最終輸出電壓的不一致性。而本發(fā)明利用在存儲(chǔ)輸入數(shù)據(jù)電壓時(shí)先加上一個(gè)閾值電壓的做法，抵消了轉(zhuǎn)移電壓時(shí)存在的閾值損失，從而提高了輸出電壓的穩(wěn)定性和一致性，改善了顯示效果。


圖1是背景技術(shù)場(chǎng)緩存像素電路結(jié)構(gòu)圖；圖2是本發(fā)明提供的硅基液晶顯示器件的場(chǎng)緩存像素電路的結(jié)構(gòu)圖；圖3是本發(fā)明提供的硅基液晶顯示器件的場(chǎng)緩存像素電路的信號(hào)時(shí)序圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。如圖2所示，圖2是本發(fā)明提供的硅基液晶顯示器件的場(chǎng)緩存像素電路的結(jié)構(gòu)圖，該電路包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、存儲(chǔ)電容Cl和像素電容C2，其中，存儲(chǔ)電容Cl在預(yù)充電階段充電至電源電壓；在第三晶體管M3導(dǎo)通時(shí)寫(xiě)入輸入數(shù)據(jù)電壓Vdata，此時(shí)存儲(chǔ)電容Cl放電至Vdata+VTH2，Vth2 為第二晶體管的閾值電壓；在數(shù)據(jù)讀入階段，第五晶體管M5導(dǎo)通，此時(shí)存儲(chǔ)電容Cl的電壓為UVth2，像素電容C2充電至Vdata。其中，所述第一晶體管Ml構(gòu)成一預(yù)充電電路，所述第二晶體管M2和所述第三晶體管M3構(gòu)成一閾值電壓產(chǎn)生電路，所述存儲(chǔ)電容Cl構(gòu)成一采樣保持電路，所述第四晶體管 M4、第五晶體管M5和像素電容C2構(gòu)成一輸入數(shù)據(jù)電壓讀入電路，所述第六晶體管M6構(gòu)成一放電電路。所述第一晶體管Ml的漏極與所述第二晶體管M2柵極和漏極相連接，同時(shí)與所述存儲(chǔ)電容Cl 一端以及所述第四晶體管M4的柵極相連接，所述第一晶體管Ml的源極外接電源電壓，所述第一晶體管Ml的柵極外接充電控制信號(hào)，并通過(guò)所述第一晶體管Ml將所述存儲(chǔ)電容Cl的一端預(yù)先充電至電源電壓；所述存儲(chǔ)電容Cl的另一端接地。所述第二晶體管 M2的源極與所述第三晶體管M3的漏極相連接。所述第三晶體管M3的源極與輸入數(shù)據(jù)電壓相接，柵極外接寫(xiě)信號(hào)，控制數(shù)據(jù)的寫(xiě)入。所述第四晶體管M4的漏端與電源電壓相接，源極與所述第五晶體管M5的漏極相連。所述第五晶體管M5的柵極外接讀入控制信號(hào)，源極與所述像素電容C2—端、所述第六晶體管M6的漏極相連；所述像素電容C2的另一端接地。 所述第六晶體管M6的源極接地，柵極外接放電控制信號(hào)，使所述像素電容C2上的電壓通過(guò)所述第六晶體管M6放電。所述第一晶體管Ml采用PMOS晶體管，所述第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6均采用NMOS晶體管。所述存儲(chǔ)電容Cl、像素電容C2由像素電壓誤差容許值決定。如圖3所示，圖3是本發(fā)明提供的硅基液晶顯示器件的場(chǎng)緩存像素電路的信號(hào)時(shí)序圖。數(shù)據(jù)信號(hào)1，預(yù)充電信號(hào)2，寫(xiě)信號(hào)3，讀信號(hào)4，放電信號(hào)5如圖2、3所示。數(shù)據(jù)信號(hào) 1連接在第三晶體管M3的源極，預(yù)充電信號(hào)2連接在第一晶體管Ml的柵極，寫(xiě)信號(hào)3連接在第三晶體管M3的柵極，讀信號(hào)4連接在第五晶體管M5的柵極，放電信號(hào)5連接在第六晶體管M6的柵極。第五晶體管M5的柵極讀信號(hào)4在時(shí)序上包含第六晶體管M6的柵極放電信號(hào)5。在本發(fā)明提供的這種場(chǎng)緩存像素電路中，一幀時(shí)間分為三部分?jǐn)?shù)據(jù)寫(xiě)入時(shí)間、液晶材料響應(yīng)時(shí)間和光源照明時(shí)間，數(shù)據(jù)寫(xiě)入時(shí)間和光源照明時(shí)間部分重合。數(shù)據(jù)寫(xiě)入階段首先預(yù)充電信號(hào)2變?yōu)榈碗娖剑娫措妷和ㄟ^(guò)第一晶體管Ml對(duì)存儲(chǔ)電容Cl充電至電源電壓；接著寫(xiě)信號(hào)3變?yōu)楦唠娖剑瑪?shù)據(jù)信號(hào)1通過(guò)第三晶體管M3傳到第二晶體管M2的漏極， 當(dāng)存儲(chǔ)電容Cl上電壓通過(guò)第二晶體管M2和第三晶體管M3放電至數(shù)據(jù)信號(hào)電壓與M2管的閾值電壓之和時(shí)，第二晶體管M2關(guān)斷，此時(shí)保存到存儲(chǔ)電容Cl上的電壓為數(shù)據(jù)信號(hào)電壓與第二晶體管M2的閾值電壓之和；當(dāng)所有行的數(shù)據(jù)電壓全部寫(xiě)入各像素存儲(chǔ)電容Cl后，讀信號(hào)4變?yōu)楦唠娖?，第五晶體管M5導(dǎo)通，放電信號(hào)5也為高電平，第六晶體管M6也導(dǎo)通，首先像素電容C2上的電壓通過(guò)第六晶體管M6放電至低電平，然后放電信號(hào)5變?yōu)榈碗娖?，讀信號(hào)4仍為高電平，保存在存儲(chǔ)電容Cl上的電壓通過(guò)第四晶體管M4、第五晶體管M5對(duì)像素電容C2進(jìn)行充電，當(dāng)像素電容C2充電至數(shù)據(jù)信號(hào)電壓時(shí)，由于第四晶體管M4柵極電壓為數(shù)據(jù)信號(hào)電壓與M2管的閾值電壓之和，因此第四晶體管M4關(guān)斷，保存到像素電容C2上的電容為數(shù)據(jù)信號(hào)電壓，像素電容進(jìn)入像素電壓保持期。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，該電路包括第一晶體管(Ml)、第二晶體管(IC)、第三晶體管(Μ； )、第四晶體管(M4)、第五晶體管(iK)、第六晶體管(M6)、存儲(chǔ)電容(Cl)和像素電容(C2)，其中，存儲(chǔ)電容(Cl)在預(yù)充電階段充電至電源電壓；在第三晶體管(M3)導(dǎo)通時(shí)寫(xiě)入輸入數(shù)據(jù)電壓Vdata，此時(shí)存儲(chǔ)電容(Cl)放電至Vdata+VTH2，Vth2為第二晶體管的閾值電壓；在數(shù)據(jù)讀入階段，第五晶體管(MQ導(dǎo)通，此時(shí)存儲(chǔ)電容(Cl)的電壓為Vdata+VTH2，像素電容(C2)充電至Vdata。
2.根據(jù)權(quán)利要求1所述的硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，所述第一晶體管(Ml)構(gòu)成一預(yù)充電電路，所述第二晶體管(Μ》和所述第三晶體管(Μ； )構(gòu)成一閾值電壓產(chǎn)生電路，所述存儲(chǔ)電容(Cl)構(gòu)成一采樣保持電路，所述第四晶體管(M4)、第五晶體管(IK)和像素電容((^)構(gòu)成一輸入數(shù)據(jù)電壓讀入電路，所述第六晶體管(Μ6)構(gòu)成一放電電路。
3.根據(jù)權(quán)利要求1所述的硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，所述第一晶體管(Ml)的漏極與所述第二晶體管(Μ》柵極和漏極相連接，同時(shí)與所述存儲(chǔ)電容(Cl) 一端以及所述第四晶體管(M4)的柵極相連接，所述第一晶體管(Ml)的源極外接電源電壓，所述第一晶體管(Ml)的柵極外接充電控制信號(hào)，并通過(guò)所述第一晶體管(Ml)將所述存儲(chǔ)電容(Cl)的一端預(yù)先充電至電源電壓；所述存儲(chǔ)電容(Cl)的另一端接地。
4.根據(jù)權(quán)利要求1所述的硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，所述第二晶體管(M》的源極與所述第三晶體管(Μ； )的漏極相連接。
5.根據(jù)權(quán)利要求1所述的硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，所述第三晶體管(Μ； )的源極與輸入數(shù)據(jù)電壓相接，柵極外接寫(xiě)信號(hào)，控制數(shù)據(jù)的寫(xiě)入。
6.根據(jù)權(quán)利要求1所述的硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，所述第四晶體管(M4)的漏端與電源電壓相接，源極與所述第五晶體管(iK)的漏極相連。
7.根據(jù)權(quán)利要求1所述的硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，所述第五晶體管(MQ的柵極外接讀入控制信號(hào)，源極與所述像素電容((^) 一端、所述第六晶體管(Μ6)的漏極相連；所述像素電容(以)的另一端接地。
8.根據(jù)權(quán)利要求1所述的硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，所述第六晶體管(Μ6)的源極接地，柵極外接放電控制信號(hào)，使所述像素電容(以)上的電壓通過(guò)所述第六晶體管(Μ6)放電。
9.根據(jù)權(quán)利要求1所述的硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，所述第一晶體管(Ml)采用PMOS晶體管，所述第二晶體管(IC)、第三晶體管(Μ； )、第四晶體管(M4)、第五晶體管(M5)、第六晶體管(M6)均采用NMOS晶體管。
全文摘要
本發(fā)明公開(kāi)了一種硅基液晶顯示器件的場(chǎng)緩存像素電路，其特征在于，該電路包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、存儲(chǔ)電容和像素電容，其中，存儲(chǔ)電容在預(yù)充電階段充電至電源電壓；在第三晶體管導(dǎo)通時(shí)寫(xiě)入輸入數(shù)據(jù)電壓Vdata，此時(shí)存儲(chǔ)電容放電至Vdata+VTH2，VTH2為第二晶體管的閾值電壓；在數(shù)據(jù)讀入階段，第五晶體管導(dǎo)通，此時(shí)存儲(chǔ)電容的電壓為Vdata+VTH2，像素電容充電至Vdata。本發(fā)明由于在將輸入數(shù)據(jù)電壓寫(xiě)入到存儲(chǔ)電容上時(shí)補(bǔ)償了一個(gè)閾值電壓，因此抵消了存儲(chǔ)電容上電壓讀入到像素電容上所損失的一個(gè)閾值電壓，輸出像素電壓的一致性得到保證，從而顯示效果得到改善。
文檔編號(hào)G09G3/36GK102376282SQ201010263098
公開(kāi)日2012年3月14日 申請(qǐng)日期2010年8月25日 優(yōu)先權(quán)日2010年8月25日
發(fā)明者杜寰, 林斌, 羅家俊, 趙博華, 黃苒 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所