專利名稱：數(shù)據(jù)接收裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)信號(hào)處理，更具體地，涉及一種數(shù)據(jù)接收裝置及方法，用于接收包 含時(shí)鐘信號(hào)和數(shù)據(jù)的發(fā)射信號(hào)并且恢復(fù)時(shí)鐘信號(hào)和數(shù)據(jù)。
背景技術(shù)：
將參照附圖描述一般的數(shù)據(jù)發(fā)射/接收裝置。
圖1是示出了一種具有一般的數(shù)據(jù)發(fā)射/接收裝置的顯示器的示意圖。 參照?qǐng)D1，時(shí)序控制器2可以是數(shù)據(jù)發(fā)射器，以及源驅(qū)動(dòng)器(或者列驅(qū)動(dòng)器)4可以
是數(shù)據(jù)接收器。 通常，低擺幅差分信號(hào)(RSDS，reduced swing differentialsignaling)系統(tǒng)或者 低壓差分信號(hào)(mini-LVDS， mini-low voltagedifferential signaling)系統(tǒng)廣泛地用于 時(shí)序控制器和源驅(qū)動(dòng)器之間的接口 。然而，RSDS系統(tǒng)或者mini-LVDS系統(tǒng)的特點(diǎn)，即，在數(shù) 據(jù)接收器的一側(cè)使用末端電阻將電流轉(zhuǎn)換為電壓的特點(diǎn)以及以多點(diǎn)(multi-drop)方式從 數(shù)據(jù)發(fā)射器發(fā)射信號(hào)到數(shù)據(jù)接收器的特點(diǎn)，在LCD裝置中產(chǎn)生了很多問題，LCD裝置包括顯 示高分辨率而具有大面積的面板。這是因?yàn)閿?shù)據(jù)傳輸速率提高以及數(shù)據(jù)線數(shù)量的增大的發(fā) 生，使系統(tǒng)變得復(fù)雜。在多點(diǎn)模式下，由于源驅(qū)動(dòng)器在所有的數(shù)據(jù)線中共享，因此保證期望 的信號(hào)傳輸質(zhì)量是困難的。此外，使用高頻時(shí)鐘信號(hào)導(dǎo)致高電磁干擾(EMI)。為了克服上 述問題，已經(jīng)提出了一禾中改進(jìn)的內(nèi)部面板接n (AiPi， advanced intra panel interface)。 AiPi接口的基本概念是采用在點(diǎn)對(duì)點(diǎn)模式下驅(qū)動(dòng)，取代在多點(diǎn)模式下驅(qū)動(dòng)。該系統(tǒng)的特點(diǎn) 是引入了在數(shù)據(jù)線中嵌入時(shí)鐘線的概念，從而在消除數(shù)據(jù)和信號(hào)線的變形的同時(shí)降低了信 號(hào)線的數(shù)量。 圖2是說明在數(shù)據(jù)中嵌入時(shí)鐘信號(hào)的概念的發(fā)射信號(hào)的波形圖。
如圖2所示，數(shù)據(jù)線在多個(gè)電平之間擺動(dòng)，以在數(shù)據(jù)和時(shí)鐘信號(hào)之間相互區(qū)分。為 了區(qū)分包含于發(fā)射信號(hào)中的數(shù)據(jù)和時(shí)鐘信號(hào)，接收?qǐng)D2中所示的發(fā)射信號(hào)的數(shù)據(jù)接收器使 用參考電壓Vrefh和Vrefl。根據(jù)該系統(tǒng)，降低信號(hào)的數(shù)量以及使用低工作頻率是可能的。 因此，在成本方面有優(yōu)勢(shì)。此外，與RSDS或mini-LVDS系統(tǒng)相比，該系統(tǒng)在EMI或信號(hào)質(zhì)量 方面表現(xiàn)出優(yōu)良的特性。然而，AiPi接口有信號(hào)恢復(fù)的問題。S卩，在源驅(qū)動(dòng)器中生成用于 在數(shù)據(jù)和時(shí)鐘信號(hào)之間相互區(qū)分的參考電壓Vrefh和Vrefl。并且，使用末端電阻執(zhí)行電 流到電壓的轉(zhuǎn)換。出于這個(gè)原因，在當(dāng)參考電壓Vrefh和Vrefl發(fā)生的改變與數(shù)據(jù)發(fā)射器 (即，時(shí)序控制器)中的電流中的改變的方向相反時(shí)存在問題，這使得在數(shù)據(jù)和時(shí)鐘信號(hào)之 間相互區(qū)分是不可能的，因此恢復(fù)期望的信號(hào)也是不可能的。因此，使用參考電壓區(qū)分?jǐn)?shù)據(jù) 和時(shí)鐘信號(hào)的該系統(tǒng)存在對(duì)電流和電壓的變化十分敏感的問題。
圖3是示意性地示出了時(shí)序控制器10和源驅(qū)動(dòng)器20的示圖。參照?qǐng)D3，從時(shí)鐘驅(qū) 動(dòng)器12輸出的時(shí)鐘信號(hào)以及從數(shù)據(jù)驅(qū)動(dòng)器14輸出的數(shù)據(jù)在合成器16中被合成。合成的 信號(hào)從時(shí)序控制器10發(fā)射到源驅(qū)動(dòng)器20。源驅(qū)動(dòng)器20使用末端電阻Rl將合成的信號(hào)轉(zhuǎn) 換為電壓，與參考電壓比較，并根據(jù)比較結(jié)果從電壓信號(hào)中分離時(shí)鐘信號(hào)和數(shù)據(jù)。
如圖3所示，在使用末端電阻R1將電流轉(zhuǎn)換為電壓的情況下，當(dāng)時(shí)序控制器10和 源驅(qū)動(dòng)器20之間的信號(hào)線的電阻增大時(shí)，由于跨過信號(hào)線的電阻形成的電阻RL1和RL2發(fā) 生的壓降，導(dǎo)致難以實(shí)現(xiàn)信號(hào)恢復(fù)。具體地，如圖2所示，由于在AiPi接口系統(tǒng)中，為了生 成時(shí)鐘信號(hào)，時(shí)序控制器10的發(fā)射狀態(tài)的電流高于數(shù)據(jù)，導(dǎo)致AiPi接口系統(tǒng)存在信號(hào)恢復(fù) 更加困難的問題。 在具有12. l英尺或更小的尺寸的面板(諸如筆記本電腦)中，為了實(shí)現(xiàn)更強(qiáng)的價(jià) 格競爭力，使用玻璃覆晶基板(C0G， chip-on-glass)結(jié)構(gòu)取代使用傳統(tǒng)的覆晶薄膜(C0F， chip-on film)或者傳統(tǒng)的帶載封裝(TCP， t即e carrier package)的焊接結(jié)構(gòu)。在COG 結(jié)構(gòu)中，芯片焊接到玻璃，無需使用帶。在這種情況下，柔性印制電路板(FPC， flexible printed circuit board)被用于在控制板和驅(qū)動(dòng)器之間連接電源和控制信號(hào)。為了降低 FPC的面積，以及從而實(shí)現(xiàn)更強(qiáng)的價(jià)格競爭力，電源和信號(hào)線也圖樣在玻璃上。然而，與形成 在印制電路板(PCB， printed circuit board)的信號(hào)線相比，形成在玻璃上的信號(hào)線呈現(xiàn) 出更高的電阻。出于這個(gè)原因，難以在當(dāng)前使用的接口系統(tǒng)(例如RSDS、mini-LVDS和AiPi 系統(tǒng))中使用COG結(jié)構(gòu)來驅(qū)動(dòng)LCD面板。

發(fā)明內(nèi)容
因此，本發(fā)明針對(duì)一種數(shù)據(jù)接收裝置和方法，從而基本上避免了由于背景技術(shù)的 局限和缺點(diǎn)導(dǎo)致的一個(gè)或多個(gè)問題。 本發(fā)明的一個(gè)目的是提供一種數(shù)據(jù)接收裝置和方法，能夠在時(shí)鐘信號(hào)以不同于數(shù) 據(jù)的電平插入數(shù)據(jù)時(shí)恢復(fù)時(shí)鐘信號(hào)，從而實(shí)現(xiàn)低功耗驅(qū)動(dòng)。 在下面的描述中將部分地闡述本公開的其它優(yōu)點(diǎn)、目的以及特性，并且根據(jù)分析 下述內(nèi)容或者可以從本發(fā)明的實(shí)施中得到教導(dǎo)，本發(fā)明的一部分對(duì)本領(lǐng)域的技術(shù)人員來說 將變得顯而易見。本發(fā)明的目的和其他優(yōu)點(diǎn)可以由在其所寫的說明書和權(quán)利要求以及附圖 中所具體指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。 為了實(shí)現(xiàn)這些目的和其他優(yōu)點(diǎn)并且根據(jù)本發(fā)明的目的，正如本文中所實(shí)施并廣泛 描述的，一種用于接收數(shù)據(jù)的裝置包括電流-電壓轉(zhuǎn)換模塊，用于接收電流型發(fā)射信號(hào)， 以及然后將接收信號(hào)轉(zhuǎn)換為至少一個(gè)第一電壓和至少一個(gè)第二電壓，該電流型發(fā)射信號(hào)包 括數(shù)據(jù)和時(shí)鐘信號(hào)，時(shí)鐘信號(hào)以不同于數(shù)據(jù)的電平插入數(shù)據(jù)，第二電壓具有不同于第一電 壓的電平；以及比較模塊，進(jìn)行第一和第二電壓之間的比較，以及然后根據(jù)比較結(jié)果輸出接 收信號(hào)作為數(shù)據(jù)的一個(gè)和時(shí)鐘信號(hào)。 在本發(fā)明的另一方面中，用于接收數(shù)據(jù)的方法包括接收電流型發(fā)射信號(hào)，該電流 型發(fā)射信號(hào)包括數(shù)據(jù)和時(shí)鐘信號(hào)，時(shí)鐘信號(hào)以不同于數(shù)據(jù)的電平插入數(shù)據(jù)；將接收信號(hào)轉(zhuǎn) 換為至少一個(gè)第一電壓以及將接收信號(hào)轉(zhuǎn)換為至少一個(gè)第二電壓，第二電壓具有不同于第 一電壓的電平；以及比較第一電壓和第二電壓，以及根據(jù)比較結(jié)果輸出作為信號(hào)的一個(gè)的 接收信號(hào)和時(shí)鐘信號(hào)。
應(yīng)當(dāng)理解，本發(fā)明的前文的一般描述以及下文的詳細(xì)描述都是示例性的和解釋性 的，并且旨在提供對(duì)本發(fā)明的權(quán)利要求的進(jìn)一步解釋。


附圖示出了本公開的實(shí)施例，并且與說明書一起用于解釋本公開的原理，所包括 的這些附圖用于提供本公開的進(jìn)一步理解，并且結(jié)合在本申請(qǐng)中并構(gòu)成該申請(qǐng)的一部分。 在附圖中 圖1是示出了具有一般的數(shù)據(jù)發(fā)射/接收裝置的顯示器的示意圖； 圖2是說明在數(shù)據(jù)中嵌入時(shí)鐘信號(hào)的概念的發(fā)射信號(hào)的波形圖； 圖3是示出了時(shí)序控制器和源驅(qū)動(dòng)器的示意圖； 圖4是根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的數(shù)據(jù)接收裝置的框圖； 圖5是圖4中所示的數(shù)據(jù)接收裝置接收的發(fā)射信號(hào)的電流波形圖； 圖6是示出了圖4中所示的電流-電壓轉(zhuǎn)換模塊輸出的電壓的波形的波形圖； 圖7是說明根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的數(shù)據(jù)接收方法的流程圖。
具體實(shí)施例方式
在下文中，將參照附圖描述根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的數(shù)據(jù)接收裝置。
圖4是根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的數(shù)據(jù)接收裝置的框圖。數(shù)據(jù)接收裝 置包括電流_電壓轉(zhuǎn)換模塊40、比較模塊50、電源單元60以及延遲鎖定環(huán)路(DLL, delay-locked loop)70。 圖5是圖4中所示的數(shù)據(jù)接收裝置接收的發(fā)射信號(hào)的電流波形圖。在圖5中，"I" 表示電流。 圖4中所示的電流_電壓轉(zhuǎn)換模塊40接收電流型發(fā)射信號(hào)，其中，時(shí)鐘信號(hào)CLK 以不同于數(shù)據(jù)中包含的數(shù)據(jù)信號(hào)DO，... ，D〈n-2>以及D〈n-l〉的電平插入到數(shù)據(jù)中，如圖5 所示。例如，用于發(fā)射發(fā)射信號(hào)的數(shù)據(jù)接收裝置可以對(duì)應(yīng)于顯示器中的時(shí)序控制器(未示 出)。在這種情況下，用于接收從時(shí)序控制器發(fā)射的發(fā)射信號(hào)的圖4的數(shù)據(jù)接收裝置可以對(duì) 應(yīng)于顯示器的源驅(qū)動(dòng)器。時(shí)序控制器將數(shù)據(jù)發(fā)射到源驅(qū)動(dòng)器，從而使源驅(qū)動(dòng)器驅(qū)動(dòng)顯示器 面板(未示出)。 參照?qǐng)D5，可見數(shù)據(jù)和時(shí)鐘信號(hào)都具有差分類型。每單位比特發(fā)射信號(hào)具有彼此成 對(duì)的DP和DN。 DP表示差分?jǐn)?shù)據(jù)的正數(shù)據(jù)，而DN表示差分?jǐn)?shù)據(jù)的負(fù)數(shù)據(jù)。根據(jù)數(shù)據(jù)的DP 和DN中的一個(gè)的電流值是否高于或者低于DP和DN中的另一個(gè)來確定數(shù)據(jù)是否具有高電 平或者低電平。 電流-電壓轉(zhuǎn)換模塊40將接收的發(fā)射信號(hào)轉(zhuǎn)換為至少一個(gè)第一電壓。電流_電 壓轉(zhuǎn)換模塊40也將接收的發(fā)射信號(hào)轉(zhuǎn)換為至少一個(gè)第二電壓，第二電壓具有與第一電壓 不同的電平。電流_電壓轉(zhuǎn)換模塊40將轉(zhuǎn)換結(jié)果輸出到比較模塊50。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，電流_電壓轉(zhuǎn)換模塊40可以包括第一和第二 電流-電壓轉(zhuǎn)換器41和43。 第一電流-電壓轉(zhuǎn)換器41輸出對(duì)應(yīng)于接收的發(fā)射信號(hào)的電平的多個(gè)第一電壓， 例如，兩個(gè)第一電壓Vll和V12。第二電流_電壓轉(zhuǎn)換器43輸出對(duì)應(yīng)于接收的發(fā)射信號(hào)的電平的多個(gè)第二電壓，而第二電壓具有與第一電壓不同的電平，例如，兩個(gè)第二電壓V21和 V22。 例如，第一電流_電壓轉(zhuǎn)換器41包括第一跨阻放大器(TIA， trans-impedance amplifier)42以及兩個(gè)第一電阻器R1。第一 TIA 42將電流型發(fā)射信號(hào)轉(zhuǎn)換為電壓。同 時(shí)，從電流轉(zhuǎn)換的電壓通過TIA的特性而放大。兩個(gè)第一電阻器R1的每一個(gè)均被連接在第 一TIA 42的輸出端和第一電壓V11和V12中相關(guān)聯(lián)的一個(gè)的點(diǎn)之間。第一電阻器R1具有 "R"的電阻。第一TIA 42放大的電壓在被第一電阻器R1降壓之后輸出到比較模塊50。
第二電流-電壓轉(zhuǎn)換器43包括第二TIA 44、第二電阻器R2以及第三電阻器R3。 與第一TIA 42相似，第二TIA 44將電流型發(fā)射信號(hào)轉(zhuǎn)換為電壓，并且放大該電壓。第二電 阻器R2連接到第二TIA 44的輸出，并且具有比第一電阻器R1低的電阻。例如，第二電阻器 R2可以具有"R/2"的阻值。第三電阻器R3連接到第二 TIA44的輸出，并且可以具有"2R" 的阻值。 比較模塊50將第一電壓Vll和/或第一電壓V12與第二電壓V21和/或第二電 壓V22進(jìn)行比較，并且輸出比較結(jié)果作為數(shù)據(jù)DOUT或者時(shí)鐘信號(hào)CLKOUT。例如，當(dāng)?shù)谝浑?壓Vll和/或第一電壓V12高于第二電壓V21和/或第二電壓V22時(shí)，比較模塊50輸出接 收的發(fā)射信號(hào)作為數(shù)據(jù)D0UT。另一方面，當(dāng)?shù)谝浑妷篤ll和/或第一電壓V12低于第二電 壓V21和/或第二電壓V22時(shí)，比較模塊50輸出接收的發(fā)射信號(hào)作為時(shí)鐘信號(hào)CLK0UT。比 較模塊50執(zhí)行將低電平信號(hào)轉(zhuǎn)換為CMOS電壓的功能。 例如，比較模塊50可以包括第一和第二比較器52和54。在這種情況下，第一比 較器52對(duì)第一電壓Vll和/或第一電壓V12與第二電壓V21和/或第二電壓V22進(jìn)行比 較，而第二比較器54對(duì)第二電壓V21和/或第二電壓V22與第一 電壓VI1和/或第一 電壓 V12進(jìn)行比較。 根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，恢復(fù)的數(shù)據(jù)D0UT可以從第一比較器52輸出，而 恢復(fù)的時(shí)鐘信號(hào)CLK0UT可以從第二比較器54輸出。 根據(jù)本發(fā)明的另一示例性實(shí)施例，恢復(fù)的數(shù)據(jù)D0UT可以從第一和第二比較器52 和54輸出，以及第一和第二比較器52和54中獲得的比較結(jié)果可以在邏輯組合器(logical combiner)中被邏輯組合，之后，輸出邏輯組合的結(jié)果作為時(shí)鐘信號(hào)CLK0UT。
同時(shí)，根據(jù)本發(fā)明的所述實(shí)施例的數(shù)據(jù)接收裝置可以進(jìn)一步包括DLL 70。 DLL 70 將從比較模塊50接收的時(shí)鐘信號(hào)CLK0UT延遲不同的時(shí)間，以分別生成多個(gè)恢復(fù)的時(shí)鐘信 號(hào)。然后，DLL 70將恢復(fù)的時(shí)鐘信號(hào)以多個(gè)比特的間隔插入數(shù)據(jù)D0UT，以實(shí)現(xiàn)信號(hào)恢復(fù)。 恢復(fù)的信號(hào)通過輸出端OUT從DLL 70輸出。 根據(jù)本發(fā)明的所述實(shí)施例的數(shù)據(jù)接收裝置可以進(jìn)一步包括電源單元60。電源單 元60調(diào)節(jié)通過輸入端IN輸入的外部電源電壓的的電平，并輸出經(jīng)電平調(diào)節(jié)的內(nèi)部電源電 壓作為電流_電壓轉(zhuǎn)換模塊40、比較模塊50和DLL 70的電源電壓VDD。
對(duì)于這個(gè)功能，電源單元60包括帶隙參考電壓發(fā)生器(BGR，bandgap reference voltage generator) 62，以及至少一個(gè)調(diào)壓器。在所述的情況下，電源單元60包括兩個(gè)調(diào) 壓器64和66。 BGR 62接收通過輸入端IN輸入的外部電源電壓，并根據(jù)接收的外部電源電 壓生成參考電壓。該參考電壓是具有恒定電平的電壓，不會(huì)受到外部環(huán)境(例如電源電壓、 溫度、工藝參數(shù)等等)的影響。
調(diào)壓器64和66中的每一個(gè)調(diào)節(jié)從BGR 62接收的參考電壓的電平，并且將調(diào)節(jié)結(jié) 果作為內(nèi)部電源電壓輸出到單元40、50和70。雖然在圖4中所示的情況下有兩個(gè)調(diào)壓器 64和66，然而可以使用更多或更少數(shù)量的調(diào)壓器。同時(shí)，調(diào)壓器64和66中的每一個(gè)可以 是低壓差(LDO)調(diào)壓器。 在下文中，將描述根據(jù)本發(fā)明的所述的實(shí)施例的具有上述配置的數(shù)據(jù)接收裝置。
圖6是示出了圖4中所示的電流-電壓轉(zhuǎn)換模塊40輸出的電壓的波形的波形圖。
參照?qǐng)D5，可見對(duì)應(yīng)于數(shù)據(jù)的輸入電流的"高"和"低"電平分別是41和21。發(fā)射 信號(hào)的正和負(fù)分量(即，DP和DN)連接到第一和第二TIA 42和44的每一個(gè)。因此，發(fā)射 信號(hào)的正分量DP的電流量的一半被輸入到第一和第二 TIA 42和44的每一個(gè)，以及發(fā)射信 號(hào)的負(fù)分量DN的電流量的一半被輸入到第一和第二TIA 42和44的每一個(gè)。從而，輸入到 第一和第二 TIA 42和44的每一個(gè)的電流量分別是DP/2和DN/2。在例如圖5的情況下，當(dāng) 接收的發(fā)射信號(hào)是數(shù)據(jù)時(shí)，由于發(fā)射信號(hào)的DP和DN是41和21，因此電流21和I分別被輸 入到第一和第二TIA 42和44的每一個(gè)。另一方面，當(dāng)接收的發(fā)射信號(hào)是時(shí)鐘信號(hào)CLK時(shí)， 由于發(fā)射信號(hào)的DP和DN是81和I，因此電流41和1/2分別被輸入到第一和第二 TIA 42 和44的每一個(gè)。 首先，將描述當(dāng)接收的發(fā)射信號(hào)是數(shù)據(jù)時(shí)從第一和第二 TIA 42和44輸出的第一 和第二電壓。 輸入至第一TIA 42的電流I被轉(zhuǎn)換為具有"VDD-IR"的電平的第一電壓Vll，而輸 入至第一TIA 42的電流2I被轉(zhuǎn)換為具有"VDD-2IR"的電平的第一電壓V12。在通過接收 的發(fā)射信號(hào)輸入數(shù)據(jù)時(shí)生成的第一電壓Vll和V12具有如圖6所示的波形81。
另一方面，輸入至第二 TIA 44的電流I被轉(zhuǎn)換為具有"VDD-IR/2"的電平的第二 電壓V21，而輸入至第二 TIA 44的電流I被轉(zhuǎn)換為具有"VDD-2IR"的電平的第二電壓V22。 在通過接收的發(fā)射信號(hào)輸入數(shù)據(jù)時(shí)生成的第二電壓V21和V22具有如圖6所示的波形80。
然后，將描述當(dāng)接收的發(fā)射信號(hào)是時(shí)鐘信號(hào)CLK時(shí)從第一和第二 TIA 42和44輸 出的第一和第二電壓。 輸入至第一TIA 42的電流4I被轉(zhuǎn)換為具有"VDD-4IR"的電平的第一電壓V11，而 輸入至第一TIA 42的電流I/2被轉(zhuǎn)換為具有"VDD-IR/2"的電平的第一電壓V12。在通過 接收的發(fā)射信號(hào)輸入時(shí)鐘信號(hào)時(shí)生成的第一電壓Vll和V12具有如圖6所示的波形83。
另一方面，輸入至第二TIA 44的電流4I被轉(zhuǎn)換為具有"VDD-2IR"的電平的第二電 壓V21，而輸入至第二TIA 44的電流1/2被轉(zhuǎn)換為具有"VDD-IR"的電平的第二電壓V22。 當(dāng)通過接收的發(fā)射信號(hào)輸入時(shí)鐘信號(hào)時(shí)生成的第二電壓V21和V22具有如圖6所示的波形 82。 因此，當(dāng)通過接收的發(fā)射信號(hào)輸入數(shù)據(jù)時(shí)，無論數(shù)據(jù)的電平是否是"高"電平還是 "低"電平，從第一TIA 42輸出的第一電壓高于從第二TIA 44輸出的第二電壓。另一方面， 當(dāng)通過接收的發(fā)射信號(hào)輸入時(shí)鐘信號(hào)時(shí)，從第一 TIA 42輸出的第一 電壓總是低于從第二 TIA 44輸出的第二電壓。 從以上描述顯而易見的是，根據(jù)本發(fā)明的所述實(shí)施例的數(shù)據(jù)接收裝置可以通過對(duì) 從第一TIA 42輸出的第一電壓和從第二TIA 44輸出的第二電壓進(jìn)行比較來區(qū)分接收的發(fā) 射信號(hào)是否是數(shù)據(jù)或者時(shí)鐘信號(hào)，無需使用參考電壓。
在下文中，將參照附圖描述根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的數(shù)據(jù)接收方法。
圖7是說明根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的數(shù)據(jù)接收方法的流程圖。
參照?qǐng)D7，接收電流型發(fā)射信號(hào)，其中時(shí)鐘信號(hào)CLK以不同于數(shù)據(jù)中包含的數(shù)據(jù)信 號(hào)的電平插入至數(shù)據(jù)中(如圖5所示)(100)。然后，接收的發(fā)射信號(hào)被轉(zhuǎn)換為至少一個(gè)第 一電壓。接收的發(fā)射信號(hào)也被轉(zhuǎn)換為至少一個(gè)第二電壓，第二電壓具有與第一電壓不同的 電平(100)。 執(zhí)行步驟100之后，確定第一電壓是否高于第二電壓(102)。 如果第一電壓高于第二電壓，則接收的發(fā)射信號(hào)被確定為數(shù)據(jù)D0UT(104)。然而， 如果第一電壓低于第二電壓，則接收的發(fā)射信號(hào)被確定為時(shí)鐘信號(hào)CLK0UT(104)。
為了在接收發(fā)射信號(hào)之后將電流型發(fā)射信號(hào)轉(zhuǎn)換為電壓，根據(jù)本發(fā)明的數(shù)據(jù)接收 裝置使用兩個(gè)TIA， TIA與相關(guān)的接口系統(tǒng)不同，其使用末端電阻器。因此，即使當(dāng)從發(fā)射 側(cè)發(fā)射的電流的電平低時(shí)，輕松恢復(fù)具有低電流電平的發(fā)射信號(hào)仍是可能的，這是因?yàn)楫?dāng) 電流被轉(zhuǎn)換為電壓時(shí)其被放大。即，即使當(dāng)發(fā)射信號(hào)的電流量很小時(shí)，仍可以實(shí)現(xiàn)期望的信 號(hào)恢復(fù)，這與相關(guān)的數(shù)據(jù)接收裝置不同。雖然RSDS或mini-LVDS系統(tǒng)中使用的驅(qū)動(dòng)電流 通常具有2mA的電平，但是根據(jù)本發(fā)明的數(shù)據(jù)接收裝置中使用的驅(qū)動(dòng)電流可以具有100至 200 y A的電平。此外，在根據(jù)本發(fā)明的數(shù)據(jù)接收裝置中，由信號(hào)線的電阻RL1和RL2產(chǎn)生的 壓降(IR—降)不會(huì)導(dǎo)致有信號(hào)失真。如果發(fā)射信號(hào)從時(shí)序控制器發(fā)射，以及根據(jù)本發(fā)明 的數(shù)據(jù)接收裝置是源驅(qū)動(dòng)器，則數(shù)據(jù)接收裝置對(duì)時(shí)序控制器與源驅(qū)動(dòng)器之間的信號(hào)線的特 性敏感。 并且，為了實(shí)現(xiàn)圖4中所示的數(shù)據(jù)接收裝置的穩(wěn)定操作，第一和第二調(diào)壓器64和 66(S卩，第一和第二LD0)使用內(nèi)部電源電壓取代外部電源電壓向每個(gè)單元提供電源。因此， 這使得通過第一和第二 LD0 64和66進(jìn)一步提高數(shù)據(jù)接收裝置的性能成為可能。
由于時(shí)鐘信號(hào)的擺幅(swing level)等于數(shù)據(jù)的擺幅，這使得解決由于擺幅電平 差異產(chǎn)生的傾斜問題成為可能。即，這使得消除由于數(shù)據(jù)和時(shí)鐘信號(hào)之間的傾斜導(dǎo)致難以 實(shí)現(xiàn)信號(hào)恢復(fù)的現(xiàn)象成為可能。對(duì)于要恢復(fù)的在時(shí)鐘信號(hào)前或后的數(shù)據(jù)，可以使用虛擬 (dummy)數(shù)據(jù)取代實(shí)際數(shù)據(jù)。 由于可以根據(jù)第一和第二電壓之間的比較結(jié)果來恢復(fù)時(shí)鐘信號(hào)和數(shù)據(jù)，則不必使 用獨(dú)立的參考電壓來對(duì)時(shí)鐘信號(hào)和數(shù)據(jù)進(jìn)行彼此區(qū)分。從而，在時(shí)序控制器的發(fā)射階段沒 有對(duì)參考電壓中的變化以及電流中的變化敏感的特性。并且，可以更加簡單地實(shí)現(xiàn)信號(hào)恢復(fù)。 因此，根據(jù)本發(fā)明的數(shù)據(jù)接收裝置適用于具有大尺寸的高分辨率面板。并且，該數(shù) 據(jù)接收裝置可用于使用COG結(jié)構(gòu)的筆記本電腦面板，不會(huì)有問題。從而，數(shù)據(jù)接收裝置可以 用于大多數(shù)LCD面板。 根據(jù)以上描述顯而易見的是，根據(jù)本發(fā)明的數(shù)據(jù)接收裝置和方法可以簡單地恢復(fù) 時(shí)鐘信號(hào)，同時(shí)在時(shí)鐘信號(hào)的恢復(fù)的過程中表現(xiàn)出更好的性能，這是因?yàn)槠湓跁r(shí)序控制器 的發(fā)射狀態(tài)對(duì)于工藝變化產(chǎn)生的參考電壓中的變化以及電流中的變化不敏感，在該數(shù)據(jù)接 收裝置中不使用參考電壓來恢復(fù)時(shí)鐘信號(hào)。這也使得消除由于數(shù)據(jù)和時(shí)鐘信號(hào)之間的傾斜 導(dǎo)致難以實(shí)現(xiàn)信號(hào)恢復(fù)的現(xiàn)象成為可能。并且，由于使用TIA將電流型發(fā)射信號(hào)轉(zhuǎn)換為電 壓，因此可以實(shí)現(xiàn)低功率驅(qū)動(dòng)。即，雖然從發(fā)射側(cè)發(fā)射的電流具有低電流值，但是在其轉(zhuǎn)換為電壓的過程中被放大。因此，這使得輕松恢復(fù)具有低電流值的發(fā)射信號(hào)成為可能。由于 數(shù)據(jù)接收裝置也對(duì)信號(hào)線的電阻不敏感，并且使用內(nèi)部電源電壓取代外部電源電壓，這使 得進(jìn)一步提高數(shù)據(jù)接收裝置的性能成為可能。 對(duì)本領(lǐng)域的技術(shù)人員是顯而易見的是，在沒有背離本發(fā)明的精神和范圍的前提 下，在本發(fā)明中可以進(jìn)行各種修改和變化。因此，本發(fā)明的修改和變化都在所附的權(quán)利要求 及其等價(jià)物的范圍之中，本發(fā)明旨在包含這些改變和變化。
權(quán)利要求
一種數(shù)據(jù)接收裝置，所述裝置包括電流-電壓轉(zhuǎn)換模塊，用于接收電流型發(fā)射信號(hào)，然后將所接收的信號(hào)轉(zhuǎn)換為至少一個(gè)第一電壓和至少一個(gè)第二電壓，所述電流型發(fā)射信號(hào)包括數(shù)據(jù)和時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)以不同于所述數(shù)據(jù)的電平插入至所述數(shù)據(jù)中，所述第二電壓的電平不同于所述第一電壓的電平；以及比較模塊，用于在所述第一電壓和所述第二電壓之間進(jìn)行比較，然后根據(jù)所述比較的結(jié)果輸出所接收的信號(hào)作為所述數(shù)據(jù)和所述時(shí)鐘信號(hào)中的一個(gè)。
2. 根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括電源單元，用于調(diào)節(jié)外部電源電壓的電 平，然后輸出對(duì)應(yīng)于已進(jìn)行電平調(diào)節(jié)的外部電源電壓的內(nèi)部電源電壓，作為所述電流-電 壓轉(zhuǎn)換模塊和所述比較模塊的電源電壓。
3. 根據(jù)權(quán)利要求2所述的裝置，其中，所述電源單元包括帶隙參考電壓發(fā)生器，用于 接收所述外部電源電壓，然后輸出參考電壓；以及至少一個(gè)調(diào)壓器，用于調(diào)節(jié)所述參考電壓的電平，然后輸出已進(jìn)行電平調(diào)節(jié)的參考電 壓作為所述內(nèi)部電壓。
4. 根據(jù)權(quán)利要求1所述的裝置，其中，所述電流_電壓轉(zhuǎn)換模塊包括 第一電流-電壓轉(zhuǎn)換器，用于輸出對(duì)應(yīng)于所接收的發(fā)射信號(hào)的電平的多個(gè)第一電壓；以及第二電流-電壓轉(zhuǎn)換器，用于輸出對(duì)應(yīng)于所接收的發(fā)射信號(hào)的電平的多個(gè)第二電壓， 所述第二電壓的每一個(gè)具有與所述第一 電壓不同的電平。
5. 根據(jù)權(quán)利要求4所述的裝置，其中，所述第一電流_電壓轉(zhuǎn)換器包括 第一跨阻放大器，用于放大所接收的信號(hào)；以及第一電阻器，所述第一電阻器的每一個(gè)均并聯(lián)連接在所述第一跨阻放大器的輸出節(jié)點(diǎn) 與用于輸出所述第一電壓中相關(guān) 聯(lián)的一個(gè)的節(jié)點(diǎn)之間。
6. 根據(jù)權(quán)利要求5所述的裝置，其中，所述第二電流_電壓轉(zhuǎn)換器包括 第二跨阻放大器，用于放大所接收的信號(hào)；第二電阻器，連接至所述第二跨阻放大器的輸出節(jié)點(diǎn)，并具有比所述第一電阻器低的 電阻；以及第三電阻器，連接至所述第二跨阻放大器的所述輸出節(jié)點(diǎn)，并具有比所述第一電阻器 高的電阻。
7. 根據(jù)權(quán)利要求1所述的裝置，其中，所述比較模塊包括第一比較器，用于對(duì)所述第一電壓與所述第二電壓進(jìn)行比較，以確定所述第一電壓是 否高于所述第二電壓；以及第二比較器，用于對(duì)所述第一電壓與所述第二電壓進(jìn)行比較，以確定所述第二電壓是 否高于所述第一電壓。
8. 根據(jù)權(quán)利要求l所述的裝置，進(jìn)一步包括延遲鎖定環(huán)路，用于將從所述比較模塊接 收的時(shí)鐘信號(hào)延遲不同的時(shí)間，以分別生成多個(gè)恢復(fù)的時(shí)鐘信號(hào)，將所恢復(fù)的時(shí)鐘信號(hào)插 入至從所述比較模塊接收的數(shù)據(jù)中，并輸出所生成的信號(hào)。
9. 一種數(shù)據(jù)接收方法，所述方法包括接收電流型發(fā)射信號(hào)，所述電流型發(fā)射信號(hào)包 括數(shù)據(jù)和時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)以不同于所述數(shù)據(jù)的電平插入至所述數(shù)據(jù)中；將所接收的信號(hào)轉(zhuǎn)換為至少一個(gè)第一電壓，并將所接收的信號(hào)轉(zhuǎn)換為至少一個(gè)第二電壓，所述第二電壓具有不同于所述第一電壓的電平；比較所述第一電壓和所述第二電壓，并根據(jù)所述比較的結(jié)果輸出所接收的信號(hào)，作為所述信號(hào)和所述時(shí)鐘信號(hào)中的一個(gè)。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述數(shù)據(jù)和所述時(shí)鐘信號(hào)的一個(gè)的輸出包括 當(dāng)所述第一電壓高于所述第二電壓時(shí)，輸出所接收的發(fā)射信號(hào)作為所述數(shù)據(jù)；以及 當(dāng)所述第一電壓低于所述第二電壓時(shí)，輸出所接收的發(fā)射信號(hào)作為所述時(shí)鐘信號(hào)。
全文摘要
本發(fā)明披露了一種數(shù)據(jù)接收裝置。該數(shù)據(jù)接收裝置包括電流-電壓轉(zhuǎn)換模塊，接收電流型發(fā)射信號(hào)，然后將接收信號(hào)轉(zhuǎn)換為至少一個(gè)第一電壓和至少一個(gè)第二電壓，該電流型發(fā)射信號(hào)包括數(shù)據(jù)和時(shí)鐘信號(hào)，時(shí)鐘信號(hào)以不同于數(shù)據(jù)的電平插入至數(shù)據(jù)中，第二電壓具有不同于第一電壓的電平；以及比較模塊，進(jìn)行第一和第二電壓之間的比較，以及然后根據(jù)比較結(jié)果輸出接收信號(hào)作為數(shù)據(jù)的一個(gè)和時(shí)鐘信號(hào)。由于該數(shù)據(jù)接收裝置在時(shí)序控制器的發(fā)射狀態(tài)對(duì)工藝偏差產(chǎn)生的參考電壓中的變化和電流中的變化不敏感，因此該數(shù)據(jù)接收裝置可以輕松恢復(fù)時(shí)鐘信號(hào)，同時(shí)在時(shí)鐘信號(hào)恢復(fù)的過程中表現(xiàn)出更好的性能。
文檔編號(hào)G09G3/36GK101777299SQ20091026606
公開日2010年7月14日 申請(qǐng)日期2009年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者崔宇濟(jì), 禹相鎬, 金美然 申請(qǐng)人:東部高科股份有限公司