專利名稱：液晶顯示器及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及液晶顯示器及其驅(qū)動(dòng)方法。
背景技術(shù)：
有源矩陣型液晶顯示器使用薄膜晶體管(TFT)作為開關(guān)元件來顯示運(yùn)動(dòng)圖像。由 于有源矩陣型液晶顯示器的較薄外形，有源矩陣型液晶顯示器已經(jīng)應(yīng)用在電視以及諸如辦 公設(shè)備和計(jì)算機(jī)這樣的便攜式設(shè)備中的顯示設(shè)備。因此，有源矩陣型液晶顯示器正快速取 代陰極射線管(CRT)。 液晶顯示器包括給液晶顯示面板的數(shù)據(jù)線供給數(shù)據(jù)電壓的多個(gè)源極驅(qū)動(dòng)集成電 路(IC)、給液晶顯示面板的柵極線順序地供給柵極脈沖(即掃描脈沖)的多個(gè)柵極驅(qū)動(dòng)IC 以及控制源極驅(qū)動(dòng)IC和柵極驅(qū)動(dòng)IC的時(shí)序控制器。在液晶顯示器中，數(shù)字視頻數(shù)據(jù)通過 接口輸入到時(shí)序控制器。時(shí)序控制器通過諸如迷你低壓差分信號(hào)(LVDS)接口這樣的接口 給源極驅(qū)動(dòng)IC供給數(shù)字視頻數(shù)據(jù)、用于采樣數(shù)字視頻數(shù)據(jù)的時(shí)鐘、用于控制源極驅(qū)動(dòng)IC的 操作的控制信號(hào)等。源極驅(qū)動(dòng)IC將從時(shí)序控制器串行輸入的數(shù)字視頻數(shù)據(jù)解串行化，以便 輸出并行數(shù)據(jù)，然后使用伽馬補(bǔ)償電壓將并行數(shù)據(jù)轉(zhuǎn)換為模擬數(shù)據(jù)電壓，以便給數(shù)據(jù)線供 給模擬數(shù)據(jù)電壓。 時(shí)序控制器采用給源極驅(qū)動(dòng)IC共同施加時(shí)鐘和數(shù)字視頻數(shù)據(jù)的多點(diǎn)方式給源極 驅(qū)動(dòng)IC供給必要的信號(hào)。因?yàn)樵礃O驅(qū)動(dòng)IC彼此級(jí)聯(lián)連接，所以源極驅(qū)動(dòng)IC順序地采樣數(shù) 字視頻數(shù)據(jù)，然后同時(shí)輸出對(duì)應(yīng)于1條線的數(shù)據(jù)電壓。在這種數(shù)據(jù)傳輸方法中，在時(shí)序控制 器與源極驅(qū)動(dòng)IC之間，諸如R， G和B數(shù)據(jù)傳輸線以及時(shí)鐘傳輸線的多條線是必需的。因 為迷你LVDS接口是以相位彼此不同的一對(duì)差分信號(hào)的形式傳輸每個(gè)數(shù)字視頻數(shù)據(jù)和時(shí)鐘 的方式，所以在時(shí)序控制器與源極驅(qū)動(dòng)IC之間的至少14條數(shù)據(jù)傳輸線是必需的，以便同時(shí) 傳輸奇數(shù)數(shù)據(jù)和偶數(shù)數(shù)據(jù)。于是，因?yàn)樵谖挥跁r(shí)序控制器與源極驅(qū)動(dòng)IC之間的印刷電路板 (PCB)上必須形成多條數(shù)據(jù)傳輸線，所以很難減小數(shù)據(jù)傳輸線的數(shù)量。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供了一種能減小時(shí)序控制器與源極驅(qū)動(dòng)集成電路(IC)之間的 數(shù)據(jù)傳輸線數(shù)量的液晶顯示器及其驅(qū)動(dòng)方法。 —個(gè)方面，提供了液晶顯示器，包括時(shí)序控制器；N個(gè)源極驅(qū)動(dòng)集成電路(IC)，其 中N是等于或者大于2的整數(shù)；N個(gè)數(shù)據(jù)總線對(duì)，每個(gè)數(shù)據(jù)總線對(duì)都以點(diǎn)對(duì)點(diǎn)的方式將所述 時(shí)序控制器與所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)連接；鎖定檢查線，將所述N個(gè)源極驅(qū)動(dòng)IC 中的第一源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接，并將所述N個(gè)源極驅(qū)動(dòng)IC彼此級(jí)聯(lián)連接；以 及反饋鎖定檢查線，將所述N個(gè)源極驅(qū)動(dòng)IC中的最末源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接。
5
其中所述時(shí)序控制器通過所述N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)給所述N個(gè)源極驅(qū)動(dòng)IC 中的每一個(gè)串行傳輸前導(dǎo)信號(hào)，在該前導(dǎo)信號(hào)中，具有高邏輯電平的多個(gè)比特相繼排列，然 后具有低邏輯電平的多個(gè)比特相繼排列，所述時(shí)序控制器通過所述鎖定檢查線給所述第一 源極驅(qū)動(dòng)IC傳輸鎖定信號(hào)，該鎖定信號(hào)表示從所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)輸出的內(nèi)部 時(shí)鐘脈沖的相位被鎖定，并且所述時(shí)序控制器通過所述反饋鎖定檢查線從所述最末源極驅(qū)
動(dòng)ic接收所述鎖定信號(hào)的反饋信號(hào)。 在時(shí)序控制器接收鎖定信號(hào)的反饋信號(hào)之后，時(shí)序控制器通過N個(gè)數(shù)據(jù)總線對(duì)的 每一對(duì)給N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)串行傳輸包括RGB數(shù)據(jù)比特、時(shí)鐘比特和內(nèi)部數(shù)據(jù)使 能時(shí)鐘比特的每個(gè)RGB數(shù)據(jù)包。 N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都從前導(dǎo)信號(hào)恢復(fù)基準(zhǔn)時(shí)鐘，以便輸出基準(zhǔn)時(shí)鐘和相 位被鎖定的內(nèi)部時(shí)鐘脈沖。N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都將RGB數(shù)據(jù)包的時(shí)鐘比特恢復(fù)為 用于數(shù)據(jù)采樣的基準(zhǔn)時(shí)鐘，以便采樣RGB數(shù)據(jù)比特。 N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都將采樣的數(shù)據(jù)解串行化，以便輸出并行數(shù)據(jù)，然后 將并行數(shù)據(jù)轉(zhuǎn)換為模擬數(shù)據(jù)電壓，以便給液晶顯示面板的數(shù)據(jù)線供給模擬數(shù)據(jù)電壓。
N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都包括根據(jù)基準(zhǔn)時(shí)鐘鎖定內(nèi)部時(shí)鐘脈沖的相位并輸 出相位被鎖定的內(nèi)部時(shí)鐘脈沖的相位鎖定電路。 相位鎖定電路比較基準(zhǔn)時(shí)鐘的相位與內(nèi)部時(shí)鐘脈沖的相位，以便根據(jù)基準(zhǔn)時(shí)鐘的 相位鎖定內(nèi)部時(shí)鐘脈沖的相位，并且根據(jù)時(shí)鐘比特和內(nèi)部數(shù)據(jù)使能時(shí)鐘比特轉(zhuǎn)變基準(zhǔn)時(shí)鐘。 時(shí)序控制器在傳輸RGB數(shù)據(jù)包之前通過N個(gè)數(shù)據(jù)總線對(duì)給N個(gè)源極驅(qū)動(dòng)IC串行 傳輸用于鎖定內(nèi)部時(shí)鐘脈沖的相位的多個(gè)鎖定數(shù)據(jù)包。N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都將鎖 定數(shù)據(jù)包恢復(fù)為基準(zhǔn)時(shí)鐘，以便鎖定內(nèi)部時(shí)鐘脈沖的相位。 時(shí)序控制器在1個(gè)水平周期的消隱周期期間通過N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)給N個(gè) 源極驅(qū)動(dòng)IC的每一個(gè)串行傳輸多個(gè)鎖定數(shù)據(jù)包的每一個(gè)之后，時(shí)序控制器在該1個(gè)水平周 期的數(shù)據(jù)使能周期期間通過N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)給N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)串行傳 輸每個(gè)RGB數(shù)據(jù)包。 液晶顯示器進(jìn)一步包括將時(shí)序控制器并聯(lián)到N個(gè)源極驅(qū)動(dòng)IC的控制線對(duì)。
時(shí)序控制器通過控制線對(duì)給N個(gè)源極驅(qū)動(dòng)IC傳輸從外部接收的控制信號(hào)。該控 制信號(hào)包括用于識(shí)別N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)的芯片識(shí)別代碼和用于控制N個(gè)源極驅(qū)動(dòng) IC的每一個(gè)的功能的控制數(shù)據(jù)。 相位鎖定電路包括鎖相環(huán)(PLL)和延遲鎖定環(huán)(DLL)之一。 另一個(gè)方面，提供了驅(qū)動(dòng)液晶顯示器的方法，所述液晶顯示器包括時(shí)序控制器和N 個(gè)源極驅(qū)動(dòng)集成電路(IC)，其中N是大于或等于2的整數(shù)，所述方法包括從所述時(shí)序控制 器產(chǎn)生前導(dǎo)信號(hào)，在該前導(dǎo)信號(hào)中，具有高邏輯電平的多個(gè)比特相繼排列，然后具有低邏輯 電平的多個(gè)比特相繼排列；以點(diǎn)對(duì)點(diǎn)的方式，通過將所述時(shí)序控制器連接到所述N個(gè)源極 驅(qū)動(dòng)IC的N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)，給所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)串行傳輸所述前導(dǎo) 信號(hào)；從所述時(shí)序控制器產(chǎn)生鎖定信號(hào)，該鎖定信號(hào)表示從所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè) 輸出的內(nèi)部時(shí)鐘脈沖的相位被鎖定；通過鎖定檢查線，給所述N個(gè)源極驅(qū)動(dòng)IC的所述第一 源極驅(qū)動(dòng)IC傳輸所述鎖定信號(hào)，其中該鎖定檢查線將第一源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接，并將所述N個(gè)源極驅(qū)動(dòng)IC彼此級(jí)聯(lián)連接；從所述N個(gè)源極驅(qū)動(dòng)IC中的最末源極驅(qū)動(dòng) IC產(chǎn)生所述鎖定信號(hào)的反饋信號(hào)；以及通過將所述最末源極驅(qū)動(dòng)IC連接到所述時(shí)序控制
器的反饋鎖定檢查線，給所述時(shí)序控制器傳輸所述鎖定信號(hào)的所述反饋信號(hào)。 從后面給出的詳細(xì)描述將明了本發(fā)明進(jìn)一步的應(yīng)用范圍。然而，應(yīng)當(dāng)理解，在說明 本發(fā)明優(yōu)選實(shí)施例時(shí)，僅通過示例給出了詳細(xì)描述和具體例子，因?yàn)橥ㄟ^該詳細(xì)描述，在本 發(fā)明精神和范圍內(nèi)的各種變化和修改對(duì)于本領(lǐng)域技術(shù)人員來說是顯而易見的。


給本發(fā)明提供進(jìn)一步理解并引入組成說明書一部分的

了本發(fā)明的實(shí)施
例，并與說明書一起用于解釋本發(fā)明的原理。在附圖中 圖1是說明根據(jù)本發(fā)明的實(shí)施例的液晶顯示器的方塊圖； 圖2說明在時(shí)序控制器與源極驅(qū)動(dòng)集成電路(IC)之間的線； 圖3是說明源極驅(qū)動(dòng)IC的構(gòu)造的方塊圖； 圖4是說明柵極驅(qū)動(dòng)IC的構(gòu)造的方塊圖； 圖5和6是以階段形式說明在時(shí)序控制器與源極驅(qū)動(dòng)IC之間的信號(hào)傳輸過程的 流程圖； 圖7是說明時(shí)鐘分離和數(shù)據(jù)采樣單元的方塊圖； 圖8說明了能使源極驅(qū)動(dòng)IC進(jìn)行調(diào)試操作的串行通訊控制通路和芯片識(shí)別代碼 的例子； 圖9是說明鎖相環(huán)(PLL)的方塊圖； 圖10是說明由時(shí)序控制器產(chǎn)生的Phase 1信號(hào)的波形圖；
圖11到13是說明由時(shí)序控制器產(chǎn)生的Phase 2信號(hào)的波形圖；
圖14是說明時(shí)鐘分離和數(shù)據(jù)采樣單元的輸出的波形圖； 圖15A到15D是說明當(dāng)RGB數(shù)據(jù)包的比特率變化時(shí)，RGB數(shù)據(jù)包的長(zhǎng)度的截面圖。
具體實(shí)施例方式
現(xiàn)在將參考附圖中說明的本發(fā)明例子的詳細(xì)實(shí)施例。 如圖1中所示，根據(jù)本發(fā)明的實(shí)施例的液晶顯示器包括液晶顯示面板10、時(shí)序 控制器TCON、多個(gè)源極驅(qū)動(dòng)集成電路(IC)SDIC#1到SDICft8和多個(gè)柵極驅(qū)動(dòng)IC GDIC#1到 GDIC#4。 液晶顯示面板10包括上玻璃基板、下玻璃基板和在上下玻璃基板之間的液晶層。 液晶顯示面板10包括以矩陣形式布置在m條數(shù)據(jù)線DL和n條柵極線GL的每個(gè)交點(diǎn)處的 mXn個(gè)液晶單元Clc。 在液晶顯示面板10的下玻璃基板上形成包括數(shù)據(jù)線DL、柵極線GL、薄膜晶體管 (TFT)、存儲(chǔ)電容器Cst等的像素陣列。每個(gè)液晶單元Clc由在通過TFT接收數(shù)據(jù)電壓的像 素電極1與接收公共電壓Vcom的公共電極2之間的電場(chǎng)驅(qū)動(dòng)。在每個(gè)TFT中，柵極電極與 柵極線GL連接，源極電極與數(shù)據(jù)線DL連接，漏極電極與液晶單元Clc的像素電極1連接。 當(dāng)通過柵極線GL供給柵極脈沖時(shí)，TFT導(dǎo)通，因而通過數(shù)據(jù)線DL給液晶單元Clc的像素電 極1供給接收的正模擬視頻數(shù)據(jù)電壓或負(fù)模擬視頻數(shù)據(jù)電壓。
在液晶顯示面板10的上玻璃基板上形成黑矩陣、濾色器、公共電極2等。
以諸如扭曲向列(TN)模式和垂直取向(VA)模式的垂直電場(chǎng)驅(qū)動(dòng)方式，在上玻璃 基板上形成公共電極2。以諸如共平面開關(guān)(IPS)模式和邊緣場(chǎng)開關(guān)(FFS)模式的水平電 場(chǎng)驅(qū)動(dòng)方式，在下玻璃基板上形成公共電極2和像素電極1。 將偏振板分別粘附到液晶顯示面板10的上下玻璃基板。在上下玻璃基板上分別 形成用于設(shè)置預(yù)傾角的取向?qū)印Ｔ谏舷虏ＡЩ逯g形成襯墊料，以便保持液晶單元Clc 的單元間隙恒定。 根據(jù)本發(fā)明的實(shí)施例的液晶顯示器可以以任何液晶模式以及TN、VA、 IPS和FFS模 式實(shí)施。此外，根據(jù)本發(fā)明的實(shí)施例的液晶顯示器可以實(shí)現(xiàn)為任何類型的液晶顯示器，包括 背光液晶顯示器、透反型液晶顯示器和反射型液晶顯示器。 時(shí)序控制器TCON以點(diǎn)對(duì)點(diǎn)的方式與源極驅(qū)動(dòng)IC SDIC#1到SDIC#8連接。時(shí)序控 制器TCON通過多對(duì)數(shù)據(jù)總線的每一對(duì)給每個(gè)源極驅(qū)動(dòng)ICSDIC#1到SDIC#8傳輸用于初始 化源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的前導(dǎo)信號(hào)、時(shí)鐘、RGB數(shù)字視頻數(shù)據(jù)等。
時(shí)序控制器TCON通過接口，如低壓差分信號(hào)(LVDS)接口和最小化傳輸差分信號(hào) (TMDS)接口 ，接收外部時(shí)序信號(hào)，如垂直和水平sync信號(hào)Vsync和Hsync、外部數(shù)據(jù)使能信 號(hào)DE以及點(diǎn)時(shí)鐘CLK，以便產(chǎn)生用于控制源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的操作時(shí)序和柵極 驅(qū)動(dòng)IC GDIC#1到GDICft4的操作時(shí)序的時(shí)序控制信號(hào)。 柵極時(shí)序控制信號(hào)包括柵極起始脈沖GSP、柵極移位時(shí)鐘GSC、柵極輸出使能信號(hào) G0E等。柵極起始脈沖GSP施加到第一柵極驅(qū)動(dòng)IC GDICftl，由此表示掃描操作的掃描起始 時(shí)間，從而第一柵極驅(qū)動(dòng)IC GDICftl產(chǎn)生第一柵極脈沖。柵極移位時(shí)鐘GSC是用于移動(dòng)?xùn)?極起始脈沖GSP的時(shí)鐘。每個(gè)柵極驅(qū)動(dòng)IC GDIC#1到GDIC#4的移位寄存器在柵極移位時(shí) 鐘GSC的上升沿處移動(dòng)?xùn)艠O起始脈沖GSP。第二到第四柵極驅(qū)動(dòng)IC GDIC#2到GDIC#4接收 第一柵極驅(qū)動(dòng)IC GDIC#1的進(jìn)位信號(hào)作為柵極起始脈沖，以便開始操作。柵極輸出使能信 號(hào)GOE控制柵極驅(qū)動(dòng)IC GDIC#1到GDIC#4的輸出時(shí)序。柵極驅(qū)動(dòng)IC GDIC#1到GDIC#4在 柵極輸出使能信號(hào)GOE的低邏輯電平狀態(tài)中，即在從緊隨當(dāng)前脈沖的下降沿之后到恰好在 下一脈沖的上升沿之間的時(shí)間周期期間，輸出柵極脈沖。柵極輸出使能信號(hào)GOE的1個(gè)循 環(huán)大約為l個(gè)水平周期。 數(shù)據(jù)時(shí)序控制信號(hào)包括極性控制信號(hào)POL、源極輸出使能信號(hào)SOE等。極性控制信 號(hào)POL控制從源極驅(qū)動(dòng)IC SDICftl到SDICft8輸出的正/負(fù)模擬視頻數(shù)據(jù)電壓的極性。源 極輸出使能信號(hào)SOE控制來自源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的正/負(fù)模擬視頻數(shù)據(jù)電壓 的輸出時(shí)序。 每個(gè)柵極驅(qū)動(dòng)IC GDIC#1到GDIC#4響應(yīng)于柵極時(shí)序控制信號(hào)順序地給柵極線GL 供給柵極脈沖。 每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8響應(yīng)于通過數(shù)據(jù)總線對(duì)由時(shí)序控制器TCON傳 輸?shù)那皩?dǎo)信號(hào)，鎖定從嵌在每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8內(nèi)的時(shí)鐘分離和數(shù)據(jù)采樣單 元輸出的內(nèi)部時(shí)鐘脈沖的頻率和相位。然后，每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8從通過數(shù) 據(jù)總線對(duì)供給的RGB數(shù)據(jù)包分離時(shí)鐘，以便產(chǎn)生用于數(shù)據(jù)采樣的串行時(shí)鐘，并響應(yīng)于該串 行時(shí)鐘采樣串行輸入的RGB數(shù)字視頻數(shù)據(jù)。隨后，每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8將順 序采樣的RGB數(shù)字視頻數(shù)據(jù)解串行化，以便輸出并行數(shù)據(jù)，然后將該并行數(shù)據(jù)轉(zhuǎn)換為正/負(fù)
8模擬視頻數(shù)據(jù)電壓，以便給數(shù)據(jù)線DL供給正/負(fù)模擬視頻數(shù)據(jù)電壓。
圖2說明了在時(shí)序控制器TCON與源極驅(qū)動(dòng)IC SDIC#1到SDIC#8之間的線。
如圖2中所示，在時(shí)序控制器TCON與源極驅(qū)動(dòng)IC SDIC#1到SDIC#8之間形成多 個(gè)數(shù)據(jù)總線對(duì)DATA&CLK、第一和第二控制線對(duì)SCL/SDA1和SCL/SDA2、鎖定檢查線LCS 1和 LCS2等。在時(shí)序控制器TCON與源極驅(qū)動(dòng)IC SDIC#1到SDIC#8之間形成用于傳輸極性控制 信號(hào)POL和源極輸出使能信號(hào)SOE的線(沒有示出)。 時(shí)序控制器TCON通過每個(gè)數(shù)據(jù)總線對(duì)DATA&CLK給每個(gè)源極驅(qū)動(dòng)ICSDIC#1到 SDIC#8傳輸包括前導(dǎo)信號(hào)、時(shí)鐘和RGB數(shù)據(jù)的比特流。每個(gè)數(shù)據(jù)總線對(duì)DATA&CLK都將時(shí)序 控制器TCON串聯(lián)到每個(gè)源極驅(qū)動(dòng)ICSDIC#1到SDIC#8。就是說，時(shí)序控制器TCON以點(diǎn)對(duì)點(diǎn) 的方式與源極驅(qū)動(dòng)IC SDIC#1到SDIC#8連接。每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8都恢復(fù) 通過數(shù)據(jù)總線對(duì)DATA&CLK輸入的時(shí)鐘。因此，在相鄰的源極驅(qū)動(dòng)IC SDIC#1到SDIC#8之 間不需要用于傳輸時(shí)鐘進(jìn)位信號(hào)(clock carry)和RGB視頻數(shù)據(jù)的線。
時(shí)序控制器TCON通過控制線對(duì)SCL/SDA1和SCL/SDA2給每個(gè)源極驅(qū)動(dòng)IC SDIC#1 到SDIC#8傳輸每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的芯片識(shí)別代碼CID和用于控制每個(gè)源 極驅(qū)動(dòng)IC SDIC#1到SDIC#8的功能的控制數(shù)據(jù)?？刂凭€對(duì)SCL/SDA1和SCL/SDA2在時(shí)序 控制器TCON與源極驅(qū)動(dòng)IC SDIC#1到SDIC#8之間公共連接。更具體地說，如圖8中所示， 如果將源極驅(qū)動(dòng)IC SDIC#1到SDIC#8分為兩組，且這兩組分別與印刷電路板(PCB)PCB1和 PCB2連接，則左側(cè)的第一控制線對(duì)SCL/SDA1將時(shí)序控制器TCON與第一到第四源極驅(qū)動(dòng)IC SDIC#1到SDIC#4并聯(lián)，右側(cè)的第二控制線對(duì)SCL/SDA2將時(shí)序控制器TCON并聯(lián)到第五到第 八源極驅(qū)動(dòng)IC SDIC#5到SDIC#8。 時(shí)序控制器TCON通過鎖定檢查線LCS 1給第一源極驅(qū)動(dòng)IC SDICftl供給鎖定信號(hào) LOCK，該鎖定信號(hào)LOCK確認(rèn)是否穩(wěn)定地鎖定了從每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的時(shí) 鐘分離和數(shù)據(jù)采樣單元輸出的內(nèi)部時(shí)鐘脈沖的相位和頻率。源極驅(qū)動(dòng)IC SDIC#1到SDIC#8 通過鎖定檢查線LCS1彼此級(jí)聯(lián)連接。如果鎖定了從第一源極驅(qū)動(dòng)IC SDICftl輸出的內(nèi)部 時(shí)鐘脈沖的頻率和相位，則第一源極驅(qū)動(dòng)IC SDIC#1給第二源極驅(qū)動(dòng)IC SDICft2傳輸高邏 輯電平的鎖定信號(hào)LOCK。接著，在鎖定了從第二源極驅(qū)動(dòng)IC SDICft2輸出的內(nèi)部時(shí)鐘脈沖 的頻率和相位之后，第二源極驅(qū)動(dòng)IC SDIC#2給第三源極驅(qū)動(dòng)IC SDICft3傳輸高邏輯電平 的鎖定信號(hào)LOCK。順序地進(jìn)行上述鎖定操作，最后在鎖定了從最末源極驅(qū)動(dòng)IC SDICft8輸 出的內(nèi)部時(shí)鐘脈沖的頻率和相位之后，最末源極驅(qū)動(dòng)IC SDIC#8通過反饋鎖定檢查線LCS2 給時(shí)序控制器TCON反饋輸入高邏輯電平的鎖定信號(hào)L0CK。只有在時(shí)序控制器TCON接收到 鎖定信號(hào)LOCK的反饋信號(hào)之后，時(shí)序控制器TCON才給源極驅(qū)動(dòng)ICSDIC#1到SDIC#8傳輸 RGB數(shù)據(jù)包。 圖3是說明源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的構(gòu)造的方塊圖。 如圖3中所示，每個(gè)源極驅(qū)動(dòng)IC SDICftl到SDICft8都給k條數(shù)據(jù)線Dl到Dk(其中
k是小于m的正整數(shù))供給正/負(fù)模擬視頻數(shù)據(jù)電壓。每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8
都包括時(shí)鐘分離和數(shù)據(jù)采樣單元21、數(shù)字-模擬轉(zhuǎn)換器(DAC) 22、輸出電路23等。 在Phase 1中，時(shí)鐘分離和數(shù)據(jù)采樣單元21將通過數(shù)據(jù)總線對(duì)DATA&CLK以具有
低頻率的脈沖行的形式輸入的前導(dǎo)信號(hào)恢復(fù)為基準(zhǔn)時(shí)鐘，將該基準(zhǔn)時(shí)鐘的相位與從時(shí)鐘分
離和數(shù)據(jù)采樣單元21輸出的內(nèi)部時(shí)鐘脈沖的相位進(jìn)行比較，并鎖定基準(zhǔn)時(shí)鐘的相位和頻率以及內(nèi)部時(shí)鐘脈沖的相位和頻率。隨后，在Phase 2中，時(shí)鐘分離和數(shù)據(jù)采樣單元21從 通過數(shù)據(jù)總線對(duì)DATA&CLK輸入的RGB數(shù)據(jù)包恢復(fù)所述基準(zhǔn)時(shí)鐘，并響應(yīng)于該基準(zhǔn)時(shí)鐘輸出 用于采樣RGB數(shù)字視頻數(shù)據(jù)的每個(gè)比特的內(nèi)部串行時(shí)鐘脈沖信號(hào)。為此，時(shí)鐘分離和數(shù)據(jù) 采樣單元21包括能輸出具有穩(wěn)定相位和穩(wěn)定頻率的時(shí)鐘的相位鎖定電路。相位鎖定電路 的例子包括鎖相環(huán)(PLL)和延遲鎖定環(huán)(DLL)。在該實(shí)施例中，后面將描述使用PLL作為相 位鎖定電路的例子。在該實(shí)施例中，時(shí)鐘分離和數(shù)據(jù)采樣單元21可包括DLL以及PLL。
圖7到9說明了使用PLL實(shí)現(xiàn)時(shí)鐘分離和數(shù)據(jù)采樣單元21的例子。然而，可使用 DLL實(shí)現(xiàn)時(shí)鐘分離和數(shù)據(jù)采樣單元21。 時(shí)鐘分離和數(shù)據(jù)采樣單元21根據(jù)內(nèi)部串行時(shí)鐘脈沖信號(hào)采樣并鎖定通過數(shù)據(jù)總 線對(duì)DATA&CLK串行輸入的每個(gè)RGB數(shù)據(jù)比特。然后，時(shí)鐘分離和數(shù)據(jù)采樣單元21同時(shí)輸 出鎖定的數(shù)據(jù)，以便將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。 DAC 22響應(yīng)于極性控制信號(hào)P0L，將來自時(shí)鐘分離和數(shù)據(jù)采樣單元21的RGB數(shù)字 視頻數(shù)據(jù)轉(zhuǎn)換為正伽馬補(bǔ)償電壓GH或負(fù)伽馬補(bǔ)償電壓GL，然后將所述正伽馬補(bǔ)償電壓GH 或負(fù)伽馬補(bǔ)償電壓GL轉(zhuǎn)換為正模擬視頻數(shù)據(jù)電壓或負(fù)模擬視頻數(shù)據(jù)電壓。
在源極輸出使能信號(hào)SOE的高邏輯電平周期期間，輸出電路23通過輸出緩沖器給 數(shù)據(jù)線Dl到Dk供給充電共享電壓或公共電壓Vcom。在源極輸出使能信號(hào)SOE的低邏輯 電平周期期間，輸出電路23通過輸出緩沖器給數(shù)據(jù)線Dl到Dk供給正/負(fù)模擬視頻數(shù)據(jù)電 壓。當(dāng)接收正模擬視頻數(shù)據(jù)電壓的數(shù)據(jù)線和接收負(fù)模擬視頻數(shù)據(jù)電壓的數(shù)據(jù)線短路時(shí)，產(chǎn) 生充電共享電壓。該充電共享電壓具有正模擬視頻數(shù)據(jù)電壓和負(fù)模擬視頻數(shù)據(jù)電壓之間的 平均電壓電平。 圖4是說明柵極驅(qū)動(dòng)IC GDIC#1到GDIC#4的構(gòu)造的方塊圖。 如圖4中所示，每個(gè)柵極驅(qū)動(dòng)IC GDIC#1到GDIC#4都包括移位寄存器40、電平轉(zhuǎn) 換器42、連接在移位寄存器40與電平轉(zhuǎn)換器42之間的多個(gè)與門41以及用于反轉(zhuǎn)柵極輸出 使能信號(hào)G0E的反相器43。 移位寄存器40包括多個(gè)級(jí)聯(lián)連接的D觸發(fā)器，并響應(yīng)于使用級(jí)聯(lián)連接的D觸發(fā)器 的柵極移位時(shí)鐘GSC順序地移動(dòng)?xùn)艠O起始脈沖GSP。每個(gè)與門41對(duì)移位寄存器40的輸出 信號(hào)和柵極輸出使能信號(hào)GOE的反轉(zhuǎn)信號(hào)進(jìn)行與操作，以便獲得輸出。反相器43將柵極輸 出使能信號(hào)GOE反轉(zhuǎn)，并將柵極輸出使能信號(hào)GOE的反轉(zhuǎn)信號(hào)供給到與門41。于是，當(dāng)柵極 輸出使能信號(hào)GOE處于低邏輯電平狀態(tài)中時(shí)，每個(gè)柵極驅(qū)動(dòng)IC GDIC#1到GDIC#4輸出柵極 脈沖。 電平轉(zhuǎn)換器42將與門41的輸出電壓的擺動(dòng)寬度轉(zhuǎn)換為適于驅(qū)動(dòng)液晶顯示面板10 的像素陣列中的TFT的擺動(dòng)寬度。電平轉(zhuǎn)換器42的輸出信號(hào)順序地供給到柵極線Gl到 Gk。 移位寄存器40與像素陣列的TFT —起可直接形成在液晶顯示面板10的玻璃基板 上。在該情形中，電平轉(zhuǎn)換器42可以不形成在液晶顯示面板10的玻璃基板上，而是與時(shí)序 控制器TCON、伽馬電壓產(chǎn)生電路等一起形成在控制板或源極PCB上。 圖5和6是以階段形式說明在時(shí)序控制器TCON與源極驅(qū)動(dòng)IC SDIC#1到SDIC#8 之間的信號(hào)傳輸過程的流程圖。 如圖5和6中所示，如果給液晶顯示器供電，在步驟SI和S2中，時(shí)序控制器TCON
10通過每個(gè)數(shù)據(jù)總線對(duì)DATA&CLK給每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8供給Phase 1信號(hào)。 Phase 1信號(hào)包括前導(dǎo)信號(hào)和供給到第一源極驅(qū)動(dòng)IC SDIC#1的鎖定信號(hào)，該前導(dǎo)信號(hào)以 低頻率時(shí)鐘的形式產(chǎn)生，并以點(diǎn)對(duì)點(diǎn)的方式供給到源極驅(qū)動(dòng)IC SDIC#1到SDIC#8，。
在步驟S3到S5中，第一源極驅(qū)動(dòng)IC SDIC#1的時(shí)鐘分離和數(shù)據(jù)采樣單元21將前 導(dǎo)信號(hào)恢復(fù)為PLL基準(zhǔn)時(shí)鐘，且當(dāng)鎖定PLL基準(zhǔn)時(shí)鐘的相位和從PLL輸出的內(nèi)部時(shí)鐘脈沖 的相位時(shí)，給第二源極驅(qū)動(dòng)IC SDICft2傳輸高邏輯電平的鎖定信號(hào)。隨后，當(dāng)順序地穩(wěn)定地 鎖定從第二到第八源極驅(qū)動(dòng)ICSDIC#2到SDIC#8的時(shí)鐘分離和數(shù)據(jù)采樣單元21輸出的內(nèi) 部時(shí)鐘脈沖時(shí)，在步驟S6和S7中，第八源極驅(qū)動(dòng)IC SDIC#8給時(shí)序控制器TCON反饋輸入 高邏輯電平的鎖定信號(hào)。 如果時(shí)序控制器TCON從第八源極驅(qū)動(dòng)IC SDICft8接收高邏輯電平的鎖定信號(hào)，則 時(shí)序控制器TCON就判定穩(wěn)定鎖定了從所有源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的每一個(gè)的時(shí)鐘 分離和數(shù)據(jù)采樣單元21輸出的內(nèi)部時(shí)鐘脈沖的相位和頻率。因而，在步驟S8和S9中，時(shí)序 控制器TCON通過數(shù)據(jù)總線對(duì)，以點(diǎn)對(duì)點(diǎn)的方式給源極驅(qū)動(dòng)IC SDIC#1到SDICft8供給Phase 2信號(hào)。Phase 2信號(hào)包括由以規(guī)則分離的間隔插入的時(shí)鐘比特組成的RGB數(shù)據(jù)比特流。
圖7是說明每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的時(shí)鐘分離和數(shù)據(jù)采樣單元21的 方塊圖。 如圖7中所示，時(shí)鐘分離和數(shù)據(jù)采樣單元21包括片上終端(0DT)61、模擬延遲復(fù)制 電路(analog delay r印lica) (ADR) 62、時(shí)鐘分離器63、PLL 64、PLL鎖定檢測(cè)器65、可調(diào)模 擬延遲器66、解串器67、數(shù)字濾波器68、相位檢測(cè)器69、鎖定檢測(cè)器70、 I2C控制器71、電源 接通復(fù)位電路(P0R)72和與門73。 ODT 61包括嵌在ODT 61內(nèi)部的終端電阻器，以便通過移除混合在通過數(shù)據(jù)總線 對(duì)DATA&CLK接收的包括前導(dǎo)信號(hào)、RGB數(shù)據(jù)和時(shí)鐘的比特流中的噪聲來提高信號(hào)完整性。 此外，ODT 61包括嵌在0DT61內(nèi)部的接收緩沖器和均衡器，以便放大輸入差分信號(hào)，并將放 大的差分信號(hào)轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)。ADR 62將從0DT 61接收的RGB數(shù)據(jù)和時(shí)鐘延遲了可調(diào)模 擬延遲器66的延遲值，以便使時(shí)鐘路徑的延遲值等于數(shù)據(jù)路徑的延遲值。
時(shí)鐘分離器63從由ODT 61恢復(fù)的RGB數(shù)據(jù)包分離出時(shí)鐘比特，以便將時(shí)鐘比特 恢復(fù)為PLL 64的基準(zhǔn)時(shí)鐘。由ODT 61恢復(fù)的RGB數(shù)據(jù)包包括時(shí)鐘比特和RGB數(shù)字?jǐn)?shù)據(jù)， 時(shí)鐘比特包括時(shí)鐘比特、虛擬時(shí)鐘比特、內(nèi)部數(shù)據(jù)使能比特等。PLL 64產(chǎn)生用于采樣RGB數(shù) 字視頻數(shù)據(jù)的時(shí)鐘。如果RGB數(shù)據(jù)包包括10比特RGB數(shù)據(jù)，且在10比特RGB數(shù)據(jù)之間分 配4比特時(shí)鐘，則PLL 64在每1個(gè)RGB數(shù)據(jù)包都產(chǎn)生34個(gè)內(nèi)部時(shí)鐘脈沖。PLL鎖定檢測(cè) 器65按照預(yù)定的數(shù)據(jù)速率檢查從PLL 64輸出的每個(gè)內(nèi)部時(shí)鐘脈沖的相位和頻率，以便檢 測(cè)是否鎖定了內(nèi)部時(shí)鐘脈沖。 可調(diào)模擬延遲器66是用于補(bǔ)償在從ODT 61接收的RGB數(shù)據(jù)與經(jīng)由相位檢測(cè)器69 和數(shù)字濾波器68的反饋輸入恢復(fù)時(shí)鐘之間的微小相位差的電路，從而在時(shí)鐘的中心采樣 數(shù)據(jù)。解串器67包括嵌在解串器67內(nèi)部的多個(gè)觸發(fā)器，以便根據(jù)從PLL 64串行輸出的內(nèi) 部時(shí)鐘脈沖采樣串行輸入的RGB數(shù)字視頻數(shù)據(jù)比特，并將采樣的數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。
數(shù)字濾波器68和相位檢測(cè)器69接收采樣的RGB數(shù)字視頻數(shù)據(jù)并確定可調(diào)模擬延 遲器66的延遲值。鎖定檢測(cè)器70比較由解串器67恢復(fù)的RGB并行數(shù)據(jù)與PLL鎖定檢測(cè) 器65的輸出PLL_L0CK，以便檢查RGB并行數(shù)據(jù)的數(shù)據(jù)使能時(shí)鐘的誤差量。如果該誤差量等于或者大于預(yù)定值，則物理接口 (PHY)電路通過解鎖從PLL 64輸出的內(nèi)部時(shí)鐘脈沖整個(gè)再 操作一次。當(dāng)從PLL 64輸出的內(nèi)部時(shí)鐘脈沖未鎖定時(shí)，鎖定檢測(cè)器70產(chǎn)生低邏輯電平的 輸出。另一方面，當(dāng)從PLL 64輸出的內(nèi)部時(shí)鐘脈沖鎖定時(shí)，鎖定檢測(cè)器70產(chǎn)生高邏輯電平 的輸出。與門73對(duì)從時(shí)序控制器TC0N接收的鎖定信號(hào)"Lock In"或由前一級(jí)中的源極驅(qū) 動(dòng)IC SDIC#1到SDIC#7傳輸?shù)逆i定信號(hào)"Lock In"與鎖定檢測(cè)器70的輸出進(jìn)行與操作。 然后，當(dāng)鎖定信號(hào)"Lock In"和鎖定檢測(cè)器70的輸出處于高邏輯電平狀態(tài)中時(shí)，與門73輸 出高邏輯電平的鎖定信號(hào)"Lock 0ut"。高邏輯電平的鎖定信號(hào)"Lock Out"傳輸?shù)较乱患?jí) 中的源極驅(qū)動(dòng)IC SDIC#2到SDICft8，最末源極驅(qū)動(dòng)器SDIC#8給時(shí)序控制器TC0N輸入鎖定 信號(hào)"Lock Out"。 POR 72根據(jù)之前設(shè)置的功率序列產(chǎn)生用于將時(shí)鐘分離和數(shù)據(jù)采樣單元21初始化 的復(fù)位信號(hào)RESETB，并產(chǎn)生大約50MHz的時(shí)鐘，以便將該時(shí)鐘供給到包括上述電路的數(shù)字 電路。 I2C控制器71使用通過控制線對(duì)SCL/SDA作為串行數(shù)據(jù)輸入的芯片識(shí)別代碼CID 和控制比特來控制每個(gè)上述電路塊的操作。如圖8中所示，將每個(gè)都具有不同邏輯電平的 芯片識(shí)別代碼CID分別提供給源極驅(qū)動(dòng)IC SDIC#1到SDICft8，從而能分別地控制源極驅(qū)動(dòng) IC SDIC#1到SDIC#8。根據(jù)從時(shí)序控制器TC0N通過控制線對(duì)SCL/SDA的串行數(shù)據(jù)總線SDA 輸入的芯片單獨(dú)控制數(shù)據(jù)，I忙控制器71可進(jìn)行PLL功率下降(power down) 、0DT 61的緩沖 器功率下降、0DT 61的EQ開/關(guān)操作、PLL 64的充電泵電流的控制、PLL 64的VC0量程手 動(dòng)選擇的控制、通過I2C通訊的PLL鎖定信號(hào)推進(jìn)、模擬延遲控制值的調(diào)整、鎖定檢測(cè)器70 的去能、數(shù)字濾波器68的系數(shù)變化、數(shù)字濾波器68的系數(shù)的變化函數(shù)(change function)、 通過I2C的物理接口 (PHY)—RESETB信號(hào)推進(jìn)、用當(dāng)前源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的復(fù) 位信號(hào)替換前一源極驅(qū)動(dòng)IC SDIC#1到SDIC#7的鎖定信號(hào)的操作、輸入圖像的垂直分辨率 的設(shè)定、用于分析物理接口 (PHY)—RESETB信號(hào)的產(chǎn)生原因的關(guān)于數(shù)據(jù)使能時(shí)鐘轉(zhuǎn)變的歷 史的存儲(chǔ)等。 圖9是說明PLL 64的方塊圖。 如圖9中所示，PLL 64包括相位比較器92、充電泵93、環(huán)路濾波器94、脈沖-電壓 轉(zhuǎn)換器95、電壓控制振蕩器(VC0)96和數(shù)字控制器97。 相位比較器92比較從時(shí)鐘分離器63接收的基準(zhǔn)時(shí)鐘REF_clk的相位與從時(shí)鐘分 離器復(fù)制電路(CSR)91接收的反饋邊沿(feedback edge)時(shí)鐘FB—clk的相位。相位比較 器92將與基準(zhǔn)時(shí)鐘REF_clk與反饋邊沿時(shí)鐘FB_clk之間的相位差相對(duì)應(yīng)的脈沖寬度作為 比較的結(jié)果。當(dāng)基準(zhǔn)時(shí)鐘REF—clk的相位早于反饋邊沿時(shí)鐘FB—clk的相位時(shí)，相位比較器 92輸出正脈沖。另一方面，當(dāng)基準(zhǔn)時(shí)鐘REF_clk的相位晚于反饋邊沿時(shí)鐘FB_clk的相位 時(shí)，相位比較器92輸出負(fù)脈沖。 充電泵93根據(jù)相位比較器92的輸出脈沖的寬度和極性控制電荷量，以便區(qū)別地 給環(huán)路濾波器94供給電荷。環(huán)路濾波器94根據(jù)由充電泵93控制的電荷量積聚或釋放電 荷，并移除包括輸入到脈沖-電壓轉(zhuǎn)換器95的時(shí)鐘中的諧波成分的高頻噪聲。
脈沖-電壓轉(zhuǎn)換器95將從環(huán)路濾波器94接收的脈沖轉(zhuǎn)換為VC0 96的控制電壓， 并根據(jù)從環(huán)路濾波器94接收的脈沖的寬度和極性控制VC0 96的控制電壓的電平。當(dāng)l個(gè) RGB數(shù)據(jù)包的比特流包括10比特RGB數(shù)據(jù)和4個(gè)時(shí)鐘比特時(shí)，VC0 96在每1個(gè)RGB數(shù)據(jù)包產(chǎn)生34個(gè)邊沿時(shí)鐘和34個(gè)中心時(shí)鐘。此夕卜，VC0 96根據(jù)來自脈沖-電壓轉(zhuǎn)換器95的控 制電壓以及根據(jù)來自數(shù)字控制器97的控制數(shù)據(jù)，控制時(shí)鐘的相位延遲量。
從VC0 96輸出的第一邊沿時(shí)鐘EG
是反饋邊沿時(shí)鐘，并輸入給時(shí)鐘分離器復(fù)制 電路91。反饋邊沿時(shí)鐘EG[O]具有與VCO 96的輸出頻率的1/34對(duì)應(yīng)的頻率。數(shù)字控制 器97從時(shí)鐘分離器63接收基準(zhǔn)時(shí)鐘REF_clk，從時(shí)鐘分離器復(fù)制電路91接收反饋邊沿時(shí) 鐘FB_clk，并比較基準(zhǔn)時(shí)鐘REF_clk的相位與反饋邊沿時(shí)鐘FB_clk的相位。此外，數(shù)字控 制器97將作為比較結(jié)果而獲得的相位差與來自POR 72的50MHz時(shí)鐘信號(hào)clk_0SC的相位 進(jìn)行比較。數(shù)字控制器97根據(jù)相位差的比較結(jié)果控制VC0 96的輸出延遲量，以便選擇VC0 96的振蕩區(qū)域。 圖10是說明在Phase 1中由時(shí)序控制器TCON產(chǎn)生的信號(hào)的波形圖。
如圖10中所示，在Phase 1中，時(shí)序控制器TCON產(chǎn)生鎖定信號(hào)和低頻率的前導(dǎo)信 號(hào)。在低頻率的前導(dǎo)信號(hào)中，具有高邏輯電平的多個(gè)比特相繼排列，然后具有低邏輯電平的 多個(gè)比特相繼排列。當(dāng)1個(gè)RGB數(shù)據(jù)包的比特流包括10比特RGB數(shù)據(jù)和4個(gè)時(shí)鐘比特時(shí)， 前導(dǎo)信號(hào)的頻率對(duì)應(yīng)于從時(shí)鐘分離和數(shù)據(jù)采樣單元21的PLL 64輸出的內(nèi)部時(shí)鐘脈沖的頻 率的1/34。時(shí)鐘分離和數(shù)據(jù)采樣單元21的時(shí)鐘分離器63與具有高邏輯電平的前導(dǎo)信號(hào)的 比特同步將基準(zhǔn)時(shí)鐘REF_clk轉(zhuǎn)換為高邏輯電平，并與具有低邏輯電平的前導(dǎo)信號(hào)的比特 同步將基準(zhǔn)時(shí)鐘REF_clk轉(zhuǎn)換為低邏輯電平。 每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的時(shí)鐘分離和數(shù)據(jù)采樣單元21反復(fù)進(jìn)行比較 根據(jù)前導(dǎo)信號(hào)產(chǎn)生的基準(zhǔn)時(shí)鐘REF_clk的相位與反饋邊沿時(shí)鐘FB_clk的相位并鎖定輸出 的操作。如果所述輸出穩(wěn)定地鎖定，則鎖定信號(hào)傳輸?shù)皆礃O驅(qū)動(dòng)IC SDICftl到SDICft8。
在液晶顯示器的最初電源導(dǎo)通階段中，時(shí)序控制器TCON從最末源極驅(qū)動(dòng)IC SDIC#8接收鎖定信號(hào)，以便確認(rèn)時(shí)鐘分離和數(shù)據(jù)采樣單元21的輸出的鎖定。然后，時(shí)序控 制器TCON在垂直sync信號(hào)Vsync的消隱周期期間輸出Phase 2信號(hào)。如果在液晶顯示器 上顯示視頻數(shù)據(jù)期間，時(shí)鐘分離和數(shù)據(jù)采樣單元21的輸出未被鎖定，則時(shí)序控制器TCON從 最末源極驅(qū)動(dòng)ICSDIC#8接收鎖定信號(hào)，以便確認(rèn)時(shí)鐘分離和數(shù)據(jù)采樣單元21輸出的鎖定。 然后，時(shí)序控制器TCON在垂直sync信號(hào)Vsync和水平sync信號(hào)Hsync的第一個(gè)消隱周期 期間輸出Phase 2信號(hào)。 圖11到13是說明在Phase 2中由時(shí)序控制器產(chǎn)生的信號(hào)的波形圖。
如圖11到13中所示，在Phase 2中，時(shí)序控制器TCON通過數(shù)據(jù)總線對(duì)DATA&CLK 給每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8傳輸多個(gè)PLL鎖定數(shù)據(jù)包和多個(gè)RGB數(shù)據(jù)包。在水 平sync信號(hào)Hsync的1個(gè)循環(huán)的消隱周期期間，分配PLL鎖定數(shù)據(jù)包，并且在水平sync信 號(hào)Hsync的1個(gè)循環(huán)的數(shù)據(jù)使能周期過程中，分配要在液晶顯示器的1條線上顯示的RGB 數(shù)據(jù)包。時(shí)鐘分離和數(shù)據(jù)采樣單元21將PLL鎖定數(shù)據(jù)包的時(shí)鐘恢復(fù)為基準(zhǔn)時(shí)鐘，并比較基 準(zhǔn)時(shí)鐘與輸出邊沿時(shí)鐘，以便在RGB數(shù)據(jù)包的輸入之前鎖定RGB數(shù)據(jù)包的輸出。然后，時(shí)鐘 分離和數(shù)據(jù)采樣單元21從RGB數(shù)據(jù)包分離出基準(zhǔn)時(shí)鐘，以便產(chǎn)生用于采樣RGB數(shù)據(jù)的比特 流的每個(gè)比特的高頻率采樣時(shí)鐘。如果1個(gè)RGB數(shù)據(jù)包的比特流包括10比特RGB數(shù)據(jù)和 4個(gè)時(shí)鐘比特，則低邏輯電平的虛擬時(shí)鐘DUM的比特、高邏輯電平的時(shí)鐘CLK的比特、比特 Rl到RIO、比特Gl到G5、低邏輯電平的虛擬使能時(shí)鐘DE DUM的比特、高邏輯電平的內(nèi)部數(shù) 據(jù)使能時(shí)鐘DE的比特、比特G6到G10和比特Bl到BIO按指定次序順序地分配給1個(gè)RGB
13數(shù)據(jù)包。如果產(chǎn)生高邏輯電平的內(nèi)部數(shù)據(jù)使能時(shí)鐘DE，則時(shí)鐘分離和數(shù)據(jù)采樣單元21會(huì)認(rèn) 為在內(nèi)部數(shù)據(jù)使能時(shí)鐘DE之后輸入RGB數(shù)據(jù)包的比特流，因而依照采樣時(shí)鐘采樣RGB數(shù)據(jù) 比特。因?yàn)樵赑hase 1中的前導(dǎo)信號(hào)的產(chǎn)生周期中，產(chǎn)生低邏輯電平的內(nèi)部數(shù)據(jù)使能時(shí)鐘 DE，所以表明在內(nèi)部數(shù)據(jù)使能時(shí)鐘DE之后沒有RGB數(shù)據(jù)的比特流。 時(shí)鐘分離和數(shù)據(jù)采樣單元21的時(shí)鐘分離器63產(chǎn)生上升沿與時(shí)鐘CLK和內(nèi)部數(shù)據(jù) 使能時(shí)鐘DE同步的基準(zhǔn)時(shí)鐘REF_clk。因?yàn)榛鶞?zhǔn)時(shí)鐘REF_clk在內(nèi)部數(shù)據(jù)使能時(shí)鐘DE中 再次轉(zhuǎn)變，所以在Phase 2中基準(zhǔn)時(shí)鐘REF_clk的頻率比Phase 1中恢復(fù)的基準(zhǔn)時(shí)鐘REF 的頻率大兩倍。如果時(shí)鐘分離和數(shù)據(jù)采樣單元21的基準(zhǔn)時(shí)鐘REF—clk的頻率增加，則由于 可以減少PLL 64的VCO內(nèi)部的級(jí)數(shù)，因此能進(jìn)一步穩(wěn)定PLL 64的輸出。更具體地說，如果 PLL64的基準(zhǔn)時(shí)鐘REF—clk在內(nèi)部數(shù)據(jù)使能時(shí)鐘DE中的RGB數(shù)據(jù)包的中部轉(zhuǎn)變，以便將PLL 64的基準(zhǔn)時(shí)鐘REF_clk的頻率增加兩倍，則PLL 64的VCO內(nèi)部的級(jí)數(shù)減少到1/2。如果內(nèi) 部數(shù)據(jù)使能時(shí)鐘DE不使用基準(zhǔn)時(shí)鐘REF_clk作為轉(zhuǎn)變時(shí)鐘，則必須要34個(gè)VCO級(jí)。另一 方面，如果內(nèi)部數(shù)據(jù)使能時(shí)鐘DE使用基準(zhǔn)時(shí)鐘REF_clk作為轉(zhuǎn)變時(shí)鐘，則必須要17個(gè)VCO 級(jí)。如果PLL64中的VCO級(jí)數(shù)增加，則過程、電壓、溫度PVT中每個(gè)的變化效果由VCO級(jí)數(shù) 內(nèi)增加的寬度的乘積表示。由于這種外部變化，可以釋放PLL 64的鎖定。因此，本發(fā)明的 實(shí)施例使用除時(shí)鐘CLK外的內(nèi)部數(shù)據(jù)使能時(shí)鐘DE作為轉(zhuǎn)變時(shí)鐘，因而增加了 PLL的基準(zhǔn)時(shí) 鐘REF_clk的頻率。因此，能提高PLL的鎖定可靠性。 圖14是說明時(shí)鐘CLK和響應(yīng)于由時(shí)鐘分離和數(shù)據(jù)采樣單元21恢復(fù)的時(shí)鐘CLK而 采樣的RGB數(shù)據(jù)的輸出的波形圖。 根據(jù)本發(fā)明的實(shí)施例的液晶顯示器及其驅(qū)動(dòng)方法并不限于圖11到13中所說明的 RGB數(shù)據(jù)包，可以根據(jù)如圖15A到15D中所說明的輸入圖像的比特率轉(zhuǎn)換RGB數(shù)據(jù)包的長(zhǎng) 度。 圖15A中所示，當(dāng)R數(shù)據(jù)、G數(shù)據(jù)和B數(shù)據(jù)中的每一個(gè)都是10比特?cái)?shù)據(jù)時(shí)，時(shí)序控 制器TCON產(chǎn)生1個(gè)RGB數(shù)據(jù)作為比特流，該比特流包括DUM、 CLK、 Rl到R10、 Gl到G5、 DE DUM、DE、G6到G10以及B1到BIO，時(shí)間為T個(gè)小時(shí)。在Phase 2中，每個(gè)源極驅(qū)動(dòng)IC SDIC#1 到SDIC#8的時(shí)鐘分離和數(shù)據(jù)采樣單元21從時(shí)序控制器TCON接收的1個(gè)RGB數(shù)據(jù)包產(chǎn)生 34個(gè)邊沿時(shí)鐘和34個(gè)中心時(shí)鐘并依照中心時(shí)鐘采樣RGB數(shù)據(jù)比特。然后，時(shí)鐘分離和數(shù)據(jù) 采樣單元21將RGB數(shù)據(jù)解串行化，以便輸出并行RGB數(shù)據(jù)。 如圖15B中所示，當(dāng)R數(shù)據(jù)、G數(shù)據(jù)和B數(shù)據(jù)中的每一個(gè)都是8比特?cái)?shù)據(jù)時(shí)，時(shí)序控 制器TCON產(chǎn)生1個(gè)RGB數(shù)據(jù)包作為比特流，該比特流包括DUM、 CLK、 Rl到R8、 Gl到G4、 DE DUM、DE、G5到G8以及Bl到B8，時(shí)間為TX (28/34)小時(shí)。在Phase 2中，每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的時(shí)鐘分離和數(shù)據(jù)采樣單元21從時(shí)序控制器TCON接收的1個(gè)RGB數(shù)據(jù) 包產(chǎn)生28個(gè)邊沿時(shí)鐘和28個(gè)中心時(shí)鐘并依照中心時(shí)鐘采樣RGB數(shù)據(jù)比特。然后，時(shí)鐘分 離和數(shù)據(jù)采樣單元21將RGB數(shù)據(jù)解串行化，以便輸出并行RGB數(shù)據(jù)。 如圖15C中所示，當(dāng)R數(shù)據(jù)、G數(shù)據(jù)和B數(shù)據(jù)中的每一個(gè)都是6比特?cái)?shù)據(jù)時(shí)，時(shí)序控 制器TCON產(chǎn)生1個(gè)RGB數(shù)據(jù)包作為比特流，該比特流包括DUM、 CLK、 Rl到R6、 Gl到G3、 DE DUM、DE、G4到G6以及Bl到B6，時(shí)間為TX (22/34)小時(shí)。在Phase 2中，每個(gè)源極驅(qū)動(dòng)IC SDIC#1到SDIC#8的時(shí)鐘分離和數(shù)據(jù)采樣單元21從時(shí)序控制器TCON接收的1個(gè)RGB數(shù)據(jù) 包產(chǎn)生22個(gè)邊沿時(shí)鐘和22個(gè)中心時(shí)鐘并依照中心時(shí)鐘采樣RGB數(shù)據(jù)比特。然后，時(shí)鐘分離和數(shù)據(jù)采樣單元21將RGB數(shù)據(jù)解串行化，以便輸出并行RGB數(shù)據(jù)。 如圖15D中所示，當(dāng)R數(shù)據(jù)、G數(shù)據(jù)和B數(shù)據(jù)中的每一個(gè)都是12比特?cái)?shù)據(jù)時(shí)，時(shí)序 控制器TCON產(chǎn)生1個(gè)RGB數(shù)據(jù)包作為比特流，該比特流包括DUM、CLK、R1到R12、G1到G6、 DE DUM、DE、G7至lj G12以及B1到B12，時(shí)間為TX (40/34)小時(shí)。在Phase 2中，每個(gè)源極驅(qū) 動(dòng)IC SDIC#1到SDIC#8的時(shí)鐘分離和數(shù)據(jù)采樣單元21從時(shí)序控制器TC0N接收的1個(gè)RGB 數(shù)據(jù)包產(chǎn)生40個(gè)邊沿時(shí)鐘和40個(gè)中心時(shí)鐘并依照中心時(shí)鐘采樣RGB數(shù)據(jù)比特。然后，時(shí) 鐘分離和數(shù)據(jù)采樣單元21將RGB數(shù)據(jù)解串行化，以便輸出并行RGB數(shù)據(jù)。
如圖15A到15D中所示，在Phase 2中時(shí)序控制器TCON決定輸入數(shù)據(jù)的比特率， 并可以自動(dòng)轉(zhuǎn)換1個(gè)RGB數(shù)據(jù)包的長(zhǎng)度。 如上所述，在根據(jù)本發(fā)明的實(shí)施例的液晶顯示器及其驅(qū)動(dòng)方法中，因?yàn)樵诿總€(gè)源 極驅(qū)動(dòng)IC內(nèi)部嵌有用于數(shù)據(jù)采樣的時(shí)鐘產(chǎn)生電路，所以可減小在時(shí)序控制器與源極驅(qū)動(dòng) IC之間所需的數(shù)據(jù)傳輸線的數(shù)量。此外，在根據(jù)本發(fā)明的實(shí)施例的液晶顯示器及其驅(qū)動(dòng)方 法中，在時(shí)序控制器與源極驅(qū)動(dòng)IC之間連接控制線，且時(shí)序控制器通過該控制線給源極驅(qū) 動(dòng)IC傳輸芯片識(shí)別代碼和控制數(shù)據(jù)。因此，能單獨(dú)控制源極驅(qū)動(dòng)IC，因而能單獨(dú)調(diào)試。
本說明書中針對(duì)"一個(gè)實(shí)施例"、"實(shí)施例"、"示例性實(shí)施例"等的任何參考都是指 結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu)或特性包含在本發(fā)明的至少一個(gè)實(shí)施例中。在說明書各 個(gè)地方出現(xiàn)這種術(shù)語不必全都是指同一個(gè)實(shí)施例。此外，當(dāng)結(jié)合任意實(shí)施例描述特定特征、 結(jié)構(gòu)或特性時(shí)，認(rèn)為是在本領(lǐng)域技術(shù)人員的范圍內(nèi)可結(jié)合其他實(shí)施例實(shí)現(xiàn)這種特征、結(jié)構(gòu) 或特性。 盡管參照多個(gè)說明性的實(shí)施例描述本發(fā)明，但應(yīng)當(dāng)理解，本領(lǐng)域技術(shù)人員能設(shè)計(jì) 出多個(gè)其他修改例和實(shí)施例，這將落在本發(fā)明的原理的范圍內(nèi)。更具體地說，在說明書、附 圖和所附權(quán)利要求的范圍內(nèi)，在組成部件和/或主題組合構(gòu)造的配置中可進(jìn)行各種變化和 修改。除了組成部件和/或配置中的變化和修改之外，可選擇的使用對(duì)于本領(lǐng)域技術(shù)人員 來說也將是顯而易見的。
權(quán)利要求
一種液晶顯示器，包括時(shí)序控制器；N個(gè)源極驅(qū)動(dòng)集成電路(IC)，其中N是等于或者大于2的整數(shù)；N個(gè)數(shù)據(jù)總線對(duì)，每個(gè)所述數(shù)據(jù)總線對(duì)都以點(diǎn)對(duì)點(diǎn)的方式將所述時(shí)序控制器與所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)連接；鎖定檢查線，將所述N個(gè)源極驅(qū)動(dòng)IC中的第一源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接，并將所述N個(gè)源極驅(qū)動(dòng)IC彼此級(jí)聯(lián)連接；以及反饋鎖定檢查線，將所述N個(gè)源極驅(qū)動(dòng)IC中的最末源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接，其中所述時(shí)序控制器通過所述N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)給所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)串行傳輸前導(dǎo)信號(hào)，在該前導(dǎo)信號(hào)中，具有高邏輯電平的多個(gè)比特相繼排列，然后具有低邏輯電平的多個(gè)比特相繼排列，所述時(shí)序控制器還通過所述鎖定檢查線給所述第一源極驅(qū)動(dòng)IC傳輸鎖定信號(hào)，該鎖定信號(hào)表示從所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)輸出的內(nèi)部時(shí)鐘脈沖的相位被鎖定，并且所述時(shí)序控制器通過所述反饋鎖定檢查線從所述最末源極驅(qū)動(dòng)IC接收所述鎖定信號(hào)的反饋信號(hào)。
2. 根據(jù)權(quán)利要求1所述的液晶顯示器，其中在所述時(shí)序控制器接收所述鎖定信號(hào)的所 述反饋信號(hào)之后，所述時(shí)序控制器通過所述N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)給所述N個(gè)源極驅(qū)動(dòng) IC中的每一個(gè)串行傳輸包括RGB數(shù)據(jù)比特、時(shí)鐘比特和內(nèi)部數(shù)據(jù)使能時(shí)鐘比特的每個(gè)RGB 數(shù)據(jù)包。
3. 根據(jù)權(quán)利要求2所述的液晶顯示器，其中所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都從所述 前導(dǎo)信號(hào)恢復(fù)基準(zhǔn)時(shí)鐘，以便輸出該基準(zhǔn)時(shí)鐘和相位被鎖定的內(nèi)部時(shí)鐘脈沖，其中所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都將所述RGB數(shù)據(jù)包的所述時(shí)鐘比特恢復(fù)為用 于數(shù)據(jù)采樣的所述基準(zhǔn)時(shí)鐘，以便采樣所述RGB數(shù)據(jù)比特。
4. 根據(jù)權(quán)利要求3所述的液晶顯示器，其中所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都將采樣 的數(shù)據(jù)解串行化，以便輸出并行數(shù)據(jù)，然后將該并行數(shù)據(jù)轉(zhuǎn)換為模擬數(shù)據(jù)電壓，以便給液晶 顯示面板的數(shù)據(jù)線供給該模擬數(shù)據(jù)電壓。
5. 根據(jù)權(quán)利要求4所述的液晶顯示器，其中所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都包括相 位鎖定電路，該相位鎖定電路根據(jù)所述基準(zhǔn)時(shí)鐘鎖定所述內(nèi)部時(shí)鐘脈沖的相位，并輸出相 位被鎖定的所述內(nèi)部時(shí)鐘脈沖。
6. 根據(jù)權(quán)利要求5所述的液晶顯示器，其中所述相位鎖定電路比較所述基準(zhǔn)時(shí)鐘的相 位與所述內(nèi)部時(shí)鐘脈沖的相位，以便根據(jù)所述基準(zhǔn)時(shí)鐘的相位鎖定所述內(nèi)部時(shí)鐘脈沖的相 位，并且根據(jù)所述時(shí)鐘比特和所述內(nèi)部數(shù)據(jù)使能時(shí)鐘比特轉(zhuǎn)變所述基準(zhǔn)時(shí)鐘。
7. 根據(jù)權(quán)利要求6所述的液晶顯示器，其中在傳輸所述RGB數(shù)據(jù)包之前，所述時(shí)序控制 器通過所述N個(gè)數(shù)據(jù)總線對(duì)給所述N個(gè)源極驅(qū)動(dòng)IC串行傳輸用于鎖定所述內(nèi)部時(shí)鐘脈沖 的相位的多個(gè)鎖定數(shù)據(jù)包，其中所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)都將所述鎖定數(shù)據(jù)包恢復(fù)為所述基準(zhǔn)時(shí)鐘，以便 鎖定所述內(nèi)部時(shí)鐘脈沖的相位。
8. 根據(jù)權(quán)利要求7所述的液晶顯示器，其中所述時(shí)序控制器在1個(gè)水平周期的消隱周 期期間通過所述N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)給所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)串行傳輸所述多個(gè)鎖定數(shù)據(jù)包的每一個(gè)之后，所述時(shí)序控制器在所述1個(gè)水平周期的數(shù)據(jù)使能周期期間 通過所述N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)給所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)串行傳輸每個(gè)RGB數(shù) 據(jù)包。
9. 根據(jù)權(quán)利要求1所述的液晶顯示器，進(jìn)一步包括將所述時(shí)序控制器并聯(lián)到所述N個(gè) 源極驅(qū)動(dòng)IC的控制線對(duì)。
10. 根據(jù)權(quán)利要求9所述的液晶顯示器，其中所述時(shí)序控制器通過所述控制線對(duì)給所 述N個(gè)源極驅(qū)動(dòng)IC傳輸從外部接收的控制信號(hào)，其中所述控制信號(hào)包括用于識(shí)別所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)的芯片識(shí)別代碼和用 于控制所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)的功能的控制數(shù)據(jù)。
11. 根據(jù)權(quán)利要求6所述的液晶顯示器，其中所述相位鎖定電路包括鎖相環(huán)(PLL)和延 遲鎖定環(huán)(DLL)之一。
12. —種驅(qū)動(dòng)液晶顯示器的方法，所述液晶顯示器包括時(shí)序控制器和N個(gè)源極驅(qū)動(dòng)集 成電路(IC)，其中N是等于或者大于2的整數(shù)，所述方法包括從所述時(shí)序控制器產(chǎn)生前導(dǎo)信號(hào)，在該前導(dǎo)信號(hào)中，具有高邏輯電平的多個(gè)比特相繼 排列，然后具有低邏輯電平的多個(gè)比特相繼排列；以點(diǎn)對(duì)點(diǎn)的方式，通過將所述時(shí)序控制器連接到所述N個(gè)源極驅(qū)動(dòng)IC的N個(gè)數(shù)據(jù)總線 對(duì)的每一對(duì)，給所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)串行傳輸所述前導(dǎo)信號(hào)；從所述時(shí)序控制器產(chǎn)生鎖定信號(hào)，該鎖定信號(hào)表示從所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)輸 出的內(nèi)部時(shí)鐘脈沖的相位被鎖定；通過鎖定檢查線，給所述N個(gè)源極驅(qū)動(dòng)IC的第一源極驅(qū)動(dòng)IC傳輸所述鎖定信號(hào)，其中 該鎖定檢查線將所述第一源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接，并將所述N個(gè)源極驅(qū)動(dòng)IC 彼此級(jí)聯(lián)連接；從所述N個(gè)源極驅(qū)動(dòng)IC中的最末源極驅(qū)動(dòng)IC產(chǎn)生所述鎖定信號(hào)的反饋信號(hào)；以及 通過將所述最末源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接的反饋鎖定檢查線，給所述時(shí)序 控制器傳輸所述鎖定信號(hào)的所述反饋信號(hào)。
13. 根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括在給所述時(shí)序控制器傳輸所述鎖定信號(hào)的所述反饋信號(hào)之后，從所述時(shí)序控制器產(chǎn)生 每個(gè)都包括RGB數(shù)據(jù)比特、時(shí)鐘比特和內(nèi)部數(shù)據(jù)使能時(shí)鐘比特的RGB數(shù)據(jù)包；以及通過N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)，給所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)串行傳輸每一個(gè)所述 RGB數(shù)據(jù)包。
14. 根據(jù)權(quán)利要求13所述的方法，進(jìn)一步包括在所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)內(nèi)，從所述前導(dǎo)信號(hào)恢復(fù)基準(zhǔn)時(shí)鐘，以便產(chǎn)生該基準(zhǔn) 時(shí)鐘和相位被鎖定的內(nèi)部時(shí)鐘脈沖；以及在所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)內(nèi)，將所述RGB數(shù)據(jù)包的所述時(shí)鐘比特恢復(fù)為用于數(shù) 據(jù)采樣的所述基準(zhǔn)時(shí)鐘，以便采樣所述RGB數(shù)據(jù)比特。
15. 根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包括在所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)內(nèi)，將采樣的數(shù)據(jù)解串行化，以便輸出并行數(shù)據(jù)；在所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)內(nèi)，將所述并行數(shù)據(jù)轉(zhuǎn)換為模擬數(shù)據(jù)電壓；以及給液晶顯示面板的數(shù)據(jù)線供給所述模擬數(shù)據(jù)電壓。
16. 根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包括通過在所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)內(nèi)包含的相位鎖定電路，比較所述基準(zhǔn)時(shí)鐘的相 位與所述內(nèi)部時(shí)鐘脈沖的相位，以便根據(jù)所述基準(zhǔn)時(shí)鐘的相位鎖定所述內(nèi)部時(shí)鐘脈沖的相 位，并且根據(jù)所述時(shí)鐘比特和所述內(nèi)部數(shù)據(jù)使能時(shí)鐘比特轉(zhuǎn)變所述基準(zhǔn)時(shí)鐘。
17. 根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包括在產(chǎn)生所述RGB數(shù)據(jù)包之前，從所述時(shí)序控制器產(chǎn)生用于鎖定所述內(nèi)部時(shí)鐘脈沖的相 位的多個(gè)鎖定數(shù)據(jù)包；通過所述N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)，給所述N個(gè)源極驅(qū)動(dòng)IC中的每一個(gè)串行傳輸所述 多個(gè)鎖定數(shù)據(jù)包；以及在所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)內(nèi)，將所述鎖定數(shù)據(jù)包恢復(fù)為所述基準(zhǔn)時(shí)鐘，以便鎖 定所述內(nèi)部時(shí)鐘脈沖的相位。
18. 根據(jù)權(quán)利要求17所述的方法，其中在1個(gè)水平周期的消隱周期期間，通過所述N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)，給所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)串行傳輸所述多個(gè)鎖定數(shù)據(jù)包的每 一個(gè)，其中通過所述N個(gè)數(shù)據(jù)總線對(duì)的每一對(duì)，給所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)串行傳輸每 個(gè)所述RGB數(shù)據(jù)包。
19. 根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括通過將所述時(shí)序控制器并聯(lián)到所述N個(gè)源極驅(qū)動(dòng)IC的控制線對(duì)，給所述N個(gè)源極驅(qū)動(dòng) IC傳輸從外部接收的控制信號(hào)，其中該控制信號(hào)包括用于識(shí)別所述N個(gè)源極驅(qū)動(dòng)IC的每一 個(gè)的芯片識(shí)別代碼和用于控制所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)的功能的控制數(shù)據(jù)。
20. 根據(jù)權(quán)利要求16所述的方法，其中所述相位鎖定電路包括鎖相環(huán)(PLL)和延遲鎖 定環(huán)(DLL)之一。
全文摘要
公開了一種液晶顯示器及其驅(qū)動(dòng)方法。所述液晶顯示器包括時(shí)序控制器；N個(gè)源極驅(qū)動(dòng)集成電路(IC)，其中N是等于或者大于2的整數(shù)；N個(gè)數(shù)據(jù)總線對(duì)，每個(gè)數(shù)據(jù)總線對(duì)都以點(diǎn)對(duì)點(diǎn)的方式將所述時(shí)序控制器與所述N個(gè)源極驅(qū)動(dòng)IC的每一個(gè)連接；鎖定檢查線，將所述N個(gè)源極驅(qū)動(dòng)IC中的第一源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接，并將所述N個(gè)源極驅(qū)動(dòng)IC彼此級(jí)聯(lián)連接；以及反饋鎖定檢查線，將所述N個(gè)源極驅(qū)動(dòng)IC中的最末源極驅(qū)動(dòng)IC與所述時(shí)序控制器連接。
文檔編號(hào)G09G3/36GK101751886SQ20091015164
公開日2010年6月23日 申請(qǐng)日期2009年7月20日 優(yōu)先權(quán)日2008年12月15日
發(fā)明者姜弼盛, 崔震虎, 李玟鎬, 楊成玄, 洪鎮(zhèn)鐵, 鄭良錫 申請(qǐng)人:樂金顯示有限公司