專利名稱：柵極驅(qū)動器的制作方法
技術(shù)領域：
本發(fā)明涉及一種柵極驅(qū)動器，特別是涉及一種有源矩陣顯示的柵極驅(qū)動器。
背景技術(shù)：
隨著非晶硅技術(shù)的發(fā)展，將柵極驅(qū)動器嵌入到液晶面板中的技術(shù)已經(jīng)得到廣 泛研究。使用該種結(jié)構(gòu)，可以節(jié)省柵極驅(qū)動ic，免去模組連接工序，極大的降低 了液晶顯示屏的成本。
圖1是現(xiàn)有的柵極驅(qū)動裝置結(jié)構(gòu)示意圖。
柵極驅(qū)動器包括多個級聯(lián)的移位寄存器ST1至STn。第一移位寄存器ST1與起 始脈沖(SP)輸入線5相連，其余移位寄存器ST2至STn與前一個移位寄存器的 輸出端相連。所有移位寄存器ST1至STn都與四個時鐘信號Cl至C4中的三個輸 入線相連。各個移位寄存器ST1至STn利用四個時鐘信號Cl至C4中的三個時鐘 信號使起始脈沖SP移位一個時鐘脈沖，然后輸出該起始脈沖SP。將分別從移位寄 存器ST1至STn輸出的輸出信號Vgl至Vgn依次供給相應的柵極線GL1至GLn，同 對供應給下一個移位寄存器作為起始脈沖。
中國專利CN200410091607. 1給出的移位寄存器的詳細電路圖。請參見圖2， 第一移位寄存器包括第一控制部21，用于響應第四時鐘信號C4對節(jié)點Q進行控 制；第二控制部23，用于響應第三時鐘信號C3或起始脈沖SP對節(jié)點QB0和QBE 進行控制；和輸出部25，用于響應節(jié)點Q的電壓以及節(jié)點QBO和QBE的電壓有選 擇的輸出第一時鐘信號C1和低態(tài)電壓Vss中的一個。
圖3是現(xiàn)有的移位寄存器的工作電壓波形圖。其中電源電壓VDD1和VDD2在 奇數(shù)幀和偶數(shù)幀極性反轉(zhuǎn)，分別控制節(jié)點QBO和QBE的電壓狀態(tài)，以控制下拉TFT T10和Tll的工作狀態(tài)。在奇數(shù)幀時，VDD1為高電壓，VDD2為低電壓，對QB0節(jié) 點充入高電壓，對QBE節(jié)點充入低電壓，相應的，下拉TFT T10導通，輸出低電 壓Vss， Tll關(guān)閉；在偶數(shù)幀時，則T10關(guān)閉，Tll導通，輸出低電壓Vss。如此 兩個下拉TFT交替工作，降低累積應力。
具體工作過程為(1) 奇數(shù)幀時
第一時鐘周期SP和C4同時變?yōu)楦邞B(tài)電壓，T1和T2導通，節(jié)點Q充電至高 態(tài)電壓。T9導通，將第一時鐘信號C1的低態(tài)電壓，施加給第一移位寄存器的柵極 線GL1。
第二時鐘周期SP和C4變?yōu)榈蛻B(tài)電壓，并且C1變?yōu)楦邞B(tài)電壓，節(jié)點Q懸浮， 由于T9的柵極和源極之間所形成的內(nèi)部電容Cgs而發(fā)生自舉現(xiàn)象，從而將節(jié)點Q 充電到更高電壓，通過T9，將第一時鐘信號C1的高態(tài)電壓，施加給第一移位寄存 器的柵極線GL1。
第三時鐘周期Cl變?yōu)榈蛻B(tài)電壓，C2變?yōu)楦邞B(tài)電壓，節(jié)點Q回落到未自舉前 的高態(tài)電壓，T9導通，將第一時鐘信號C1的低態(tài)電壓，施加給第一移位寄存器的 柵極線GL1。
第四時鐘周期C3變?yōu)楦邞B(tài)電壓，T5和T7導通，VDD1為高態(tài)電壓，VDD2 為低態(tài)電壓，將VDD1施加到節(jié)點QB0，將VDD2施加到節(jié)點QBE。因此，柵極與QB0 相連的T3和T10導通，同時柵極與QBE相連的T4和Tll保持關(guān)閉。節(jié)點Q被充 電至低態(tài)電壓，并且將低態(tài)電壓Vss通過導通的T10輸出至第一移位寄存器的柵 極線GL1。
(2) 偶數(shù)幀時
第一時鐘周期SP和C4同時變?yōu)楦邞B(tài)電壓，T1和T2導通，節(jié)點Q充電至高 態(tài)電壓。T9導通，將第一時鐘信號C1的低態(tài)電壓，施加給第一移位寄存器的柵極 線GL1。
第二時鐘周期SP和C4變?yōu)榈蛻B(tài)電壓，并且C1變?yōu)楦邞B(tài)電壓，節(jié)點Q懸浮， 由于T9的柵極和源極之間所形成的內(nèi)部電容Cgs而發(fā)生自舉現(xiàn)象，從而將節(jié)點Q 充電到更高電壓，通過T9，將第一時鐘信號C1的高態(tài)電壓，施加給第一移位寄存 器的柵極線GL1。
第三時鐘周期Cl變?yōu)榈蛻B(tài)電壓，C2變?yōu)楦邞B(tài)電壓，節(jié)點Q回落到未自舉前 的高態(tài)電壓，T9導通，將第一時鐘信號C1的低態(tài)電壓，施加給第一移位寄存器的 柵極線GL1。
第四時鐘周期C3變?yōu)楦邞B(tài)電壓，T5和T7導通，VDD1為低態(tài)電壓，VDD2 為高態(tài)電壓，將VDD1施加到節(jié)點QBO，將VDD2施加到節(jié)點QBE。因此，柵極與QBO相連的T3和T10保持關(guān)閉，同時柵極與QBE相連的T4和Tll導通。節(jié)點Q被充 電至低態(tài)電壓，并且將低態(tài)電壓Vss通過導通的T10輸出至第一移位寄存器的柵 極線GL1。
綜上所述，現(xiàn)有技術(shù)從外部引入一對反轉(zhuǎn)的電源電壓，分別對節(jié)點QBO和QBE 充電，保持兩節(jié)點的極性相反，從而促使兩個下拉TFT T10和Tll交替導通以及 關(guān)閉，由此防止累積應力電壓，從而防止劣化。但是，現(xiàn)有技術(shù)需要兩個外接的反 轉(zhuǎn)電源信號VDD1和VDD2，以及兩根接入電源信號的配線，相應的需要更多的控制信號 器件以及配線，不利于簡化設計，降低成本。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種柵極驅(qū)動器，減少輸入電源信號和配 線，降低成本。
本發(fā)明為解決上述技術(shù)問題而采用的技術(shù)方案是提供一種柵極驅(qū)動器，包括 多個移位寄存器；
每個移位寄存器包括多個時鐘輸入端子、 一電壓端子、 一置位端子和一輸出 端子；
所述多個移位寄存器依次串連在一起，其中，第一行移位寄存器的置位端子 與初始脈沖相連，其余移位寄存器的置位端子與前一行移位寄存器的輸出端子相 連，每一行移位寄存器的輸出端子與當前行柵極線相連；
每個移位寄存器包括第一控制部，第二控制部和輸出部；
所述第一控制部和第一時鐘輸入端子相連，用于響應于多個時鐘信號中的第 一時鐘信號對第一節(jié)點進行控制；
所述第二控制部和第二時鐘輸入端子、電壓端子、置位端子相連，所述電壓 端子和外部電壓信號線相連，用于響應于起始信號、外部電壓信號和第二時鐘信 號對第二和第三節(jié)點進行控制；
所述輸出部和輸出端子相連，用于響應于所述第一、第二和第三節(jié)點的電壓 有選擇地輸出第三時鐘信號和外部電壓信號；
其中，所述第二控制部包括響應于起始信號和第二時鐘信號的第二節(jié)點控制 部，以及響應于第二時鐘信號和外部電壓信號的具有反相功能的第三節(jié)點控制部，分別控制第二節(jié)點和第三節(jié)點處的電壓，響應于外部電壓信號的狀態(tài)，以轉(zhuǎn)換所 述第二和第三節(jié)點處電壓狀態(tài)。
上述的柵極驅(qū)動器，所述第一控制部包括與所述起始信號的輸入線相連的第 一晶體管T1;與所述第一晶體管T1、所述第一時鐘信號的輸入線和所述第一節(jié)點
Q相連的第二晶體管T2，用于響應于所述第一時鐘信號將所述起始信號施加給所 述第一節(jié)點；與所述第一節(jié)點Q、所述第二節(jié)點QBO和所述外部電壓信號線相連的 第三晶體管T3，用于將所述直流參考電壓信號Vss施加到所述第一節(jié)點Q;與所 述第一節(jié)點Q、所述第三節(jié)點QBE和所述外部電壓信號線相連的第四晶體管T4， 用于將所述直流參考電壓信號Vss施加到所述第一節(jié)點Q。
上述的柵極驅(qū)動器，所述第二控制部包括與所述外部電壓信號線、所述第二 時鐘信號的輸入線和所述第二節(jié)點QB0相連的第一晶體管T5，用于響應于所述第 二時鐘信號在所述第二節(jié)點QB0處施加所述外部電壓信號VDD;與所述第二節(jié)點 QB0、所述起始信號的輸入線和所述直流參考電壓信號線相連的第二晶體管T6，用 于響應于所述起始信號在所述第二節(jié)點處施加所述直流參考電壓信號Vss;與所述 第二時鐘信號、所述外部電壓信號線、所述直流參考電壓信號線和所述第三節(jié)點 QBE相連的具有反相功能的第三節(jié)點控制部，用于響應于所述第二時鐘信號和所述 外部電壓信號在所述第三節(jié)點處有選擇的施加所述直流參考電壓信號Vss和所述 第二時鐘信號。
上述的柵極驅(qū)動器，所述第三節(jié)點控制部包括與所述外部電壓信號線、所述 直流參考電壓信號線和所述第三節(jié)點QBE相連的第四晶體管T8，用于響應于所述 外部電壓信號在所述第三節(jié)點處施加所述直流參考電壓Vss;與所述第二時鐘信號 的輸入線、第五晶體管T12和所述第三節(jié)點相連的第六晶體管T13，用于響應于所 述第五晶體管T12的高電平輸出在所述第三節(jié)點處施加所述第二時鐘信號；與所 述第二時鐘信號的輸入線和所述第六晶體管T13相連的第五晶體管T12，用于響應 于所述第二時鐘信號在所述第六晶體管T13柵極處施加所述第二時鐘信號；與所 述外部電壓信號線、所述直流參考電壓信號線和所述第六晶體管T13柵極相連的 第三晶體管T7，用于響應于所述外部電壓信號在所述第六晶體管T13柵極處施加 所述直流參考電壓信號。
上述的柵極驅(qū)動器，所述輸出部包括連接在所述第一節(jié)點和所述第三時鐘信號的輸入線之間的第一晶體管T9，用于響應于所述第一節(jié)點的電壓輸出所述第三 時鐘信號；與所述第一晶體管、所述第二節(jié)點和所述外部電壓信號線相連的第二 晶體管TIO，用于響應于所述第二節(jié)點處的電壓輸出；與所述第一晶體管、所述第 三節(jié)點和所述外部電壓信號線相連的第三晶體管Tll，用于響應于所述第三節(jié)點處 的電壓輸出。
本發(fā)明對比現(xiàn)有技術(shù)有如下的有益效果本發(fā)明提供的柵極驅(qū)動器，通過第
一組反相器和第二組反相器，對所述外部電壓信號進行正反相變換，以在所述第 二和第三節(jié)點處進行施加，從而減少了輸入電源信號和配線，降低成本和設計難 度。


圖1是現(xiàn)有的柵極驅(qū)動裝置結(jié)構(gòu)示意圖。
圖2是現(xiàn)有的移位寄存器的電路圖。
圖3是現(xiàn)有的移位寄存器的工作電壓波形圖。
圖4是本發(fā)明的移位寄存器電路圖。
圖5是本發(fā)明的移位寄存器的工作電壓波形圖。
圖中
1、 31:第一時鐘信號線
3、 33:第三時鐘信號線
35:初始脈沖信號線 37:第二外部電壓引線 39:外部電壓引線 VDD1:第一外部電壓 VDD:外部電壓 GL:柵極線
2、 32:第二時鐘信號線 4、 34:第四時鐘信號線
36:第一外部電壓引線 38:直流參考電壓引線 VSS:直流參考電壓 VDD2:第二外部電壓 ST:移位寄存器 SP:起始脈沖信號
具體實施例方式
下面結(jié)合附圖及典型實施例對本發(fā)明作進一步說明。圖4是本發(fā)明的移位寄存器電路圖。
請參見圖l和圖4，本發(fā)明的柵極線驅(qū)動裝置包括多個移位寄存器；
每個移位寄存器包括和第一時鐘信號線32、第二時鐘信號線33、第三時鐘信 號線34、第四時鐘信號線34相連的多個時鐘輸入端子；和外部電壓引線39相連 的電壓端子； 一置位端子， 一輸出端子；
所述多個移位寄存器依次串連在一起，其中，第一行移位寄存器的置位端子 與初始脈沖初始脈沖信號線35相連，其余移位寄存器的置位端子與前一行移位寄 存器的輸出端子相連，每一行移位寄存器的輸出端子與當前行柵極線相連，第一 行移位寄存器的輸出端子與柵極線GL1相連；
每個移位寄存器包括第一控制部，第二控制部和輸出部；
所述第一控制部和第一時鐘輸入端子相連，用于響應于時鐘信號C4對第一節(jié) 點Q進行控制；
所述第二控制部和第二時鐘輸入端子、電壓端子、置位端子相連，所述電壓 端子和外部電壓信號線39相連，用于響應于起始信號SP、外部電壓信號VDD和時 鐘信號C3對第二節(jié)點QB0和第三節(jié)點QBE進行控制；
所述輸出部和輸出端子相連，用于響應于所述第一、第二和第三節(jié)點的電壓 有選擇地輸出時鐘信號Cl和外部電壓信號VDD;
其中，所述第二控制部包括響應于起始信號SP和時鐘信號C2的第二節(jié)點控 制部，以及響應于時鐘信號C2和外部電壓信號VDD的具有反相功能的第三節(jié)點控 制部，分別控制第二節(jié)點QBO和第三節(jié)點QBE處的電壓，響應于外部電壓信號VDD 的狀態(tài)，以轉(zhuǎn)換所述第二和第三節(jié)點處電壓狀態(tài)。
本發(fā)明只需一個外部電壓信號VDD對兩個節(jié)點QB0和QBE進行控制。保持下 拉TFT T10和T11以幀為頻率交替工作，即一個導通時，另外一個保持關(guān)閉，從 而降低下拉TFT柵極負載時間。
圖5是本發(fā)明的移位寄存器的工作電壓波形圖。輸入電源電壓VDD以幀為單 位在高態(tài)和低態(tài)電壓之間切換，這里優(yōu)先以一幀切換為例，即奇數(shù)幀時，VDD為高 態(tài)電壓，偶數(shù)幀時為低態(tài)電壓。
具體工作過程如下
第一時鐘周期SP和C4同時變?yōu)楦邞B(tài)電壓，T1和T2導通，節(jié)點Q充電至高
10態(tài)電壓。T9導通，將第一時鐘信號C1的低態(tài)電壓，施加給第一移位寄存器的柵極 線GL1。
第二時鐘周期SP和C4變?yōu)榈蛻B(tài)電壓，并且C1變?yōu)楦邞B(tài)電壓，節(jié)點Q懸浮， 由于T9的柵極和源極之間所形成的內(nèi)部電容Cgs而發(fā)生自舉現(xiàn)象，從而將節(jié)點Q 充電到更高電壓，通過T9，將第一時鐘信號C1的高態(tài)電壓，施加給第一移位寄存 器的柵極線GL1。
第三時鐘周期Cl變?yōu)榈蛻B(tài)電壓，C2變?yōu)楦邞B(tài)電壓，節(jié)點Q回落到未自舉前 的高態(tài)電壓，T9導通，將第一時鐘信號C1的低態(tài)電壓，施加給第一移位寄存器的 柵極線GL1。
第四時鐘周期C3變?yōu)楦邞B(tài)電壓，T5導通，存在兩種情況(1)奇數(shù)幀時， VDD為高態(tài)電壓，VDD通過T5對節(jié)點QBO充電至高態(tài)電壓，同時T3和T10導通， 節(jié)點Q被充電至低態(tài)電壓，并且將低態(tài)電壓Vss通過導通的T10輸出至第一移位 寄存器的柵極線GL1。節(jié)點QBE保持低態(tài)電壓，Tll在這一幀保持關(guān)閉。(2)偶 數(shù)幀時，VDD為低態(tài)電壓，VDD通過T5對節(jié)點QBO充電至低態(tài)電壓，T3和T10保 持關(guān)閉。T7和T8保持關(guān)閉，T12和T13導通，對節(jié)點QBE充電至高態(tài)電壓，T4和 Tll導通，節(jié)點Q被充電至低態(tài)電壓，并且將低態(tài)電壓Vss通過導通的Tll輸出至 第一移位寄存器的柵極線GL1。
由上分析可以發(fā)現(xiàn)，移位寄存器可以正常的工作，兩個下拉TFT仍可以保持 交替導通和關(guān)閉，同樣起到了降低累積應力的效果，防止器件劣化。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本領 域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的修改和完善，因此 本發(fā)明的保護范圍當以權(quán)利要求書所界定的為準。
權(quán)利要求
1、一種柵極驅(qū)動器，包括多個移位寄存器；每個移位寄存器包括多個時鐘輸入端子、一電壓端子、一置位端子和一輸出端子；所述多個移位寄存器依次串連在一起，其中，第一行移位寄存器的置位端子與初始脈沖相連，其余移位寄存器的置位端子與前一行移位寄存器的輸出端子相連，每一行移位寄存器的輸出端子與當前行柵極線相連；每個移位寄存器包括第一控制部，第二控制部和輸出部；所述第一控制部和第一時鐘輸入端子相連，用于響應于多個時鐘信號中的第一時鐘信號對第一節(jié)點進行控制；所述第二控制部和第二時鐘輸入端子、電壓端子、置位端子相連，所述電壓端子和外部電壓信號線相連，用于響應于起始信號、外部電壓信號和第二時鐘信號對第二和第三節(jié)點進行控制；所述輸出部和輸出端子相連，用于響應于所述第一、第二和第三節(jié)點的電壓有選擇地輸出第三時鐘信號和外部電壓信號；其特征在于，所述第二控制部包括響應于起始信號和第二時鐘信號的第二節(jié)點控制部，以及響應于第二時鐘信號和外部電壓信號的具有反相功能的第三節(jié)點控制部，分別控制第二節(jié)點和第三節(jié)點處的電壓，響應于外部電壓信號的狀態(tài)，以轉(zhuǎn)換所述第二和第三節(jié)點處電壓狀態(tài)。
2、 根據(jù)權(quán)利要求1所述的柵極驅(qū)動器，其特征在于，所述第一控制部包括 與所述起始信號的輸入線相連的第一晶體管(Tl);與所述第一晶體管(T1)、所述第一時鐘信號的輸入線和所述第一節(jié)點(Q)相連 的第二晶體管(T2)，用于響應于所述第一時鐘信號將所述起始信號施加給所述第 一節(jié)點；與所述第一節(jié)點(Q)、所述第二節(jié)點(QBO)和所述外部電壓信號線相連的第三 晶體管(T3)，用于將所述直流參考電壓信號(Vss)施加到所述第一節(jié)點(Q);與所述第一節(jié)點(Q)、所述第三節(jié)點(QBE)和所述外部電壓信號線相連的 第四晶體管(T4)，用于將所述直流參考電壓信號(Vss)施加到所述第一節(jié)點(Q)。
3、 根據(jù)權(quán)利要求1所述的柵極驅(qū)動器，其特征在于，所述第二控制部包括與所述外部電壓信號線、所述第二時鐘信號的輸入線和所述第二節(jié)點QB0相 連的第一晶體管(T5)，用于響應于所述第二時鐘信號在所述第二節(jié)點(QB0)處 施加所述外部電壓信號(VDD);與所述第二節(jié)點(QB0)、所述起始信號的輸入線和所述直流參考電壓信號線 相連的第二晶體管(T6)，用于響應于所述起始信號在所述第二節(jié)點處施加所述 直流參考電壓信號(Vss);與所述第二時鐘信號、所述外部電壓信號線、所述直流參考電壓信號線和所 述第三節(jié)點(QBE)相連的具有反相功能的第三節(jié)點控制部，用于響應于所述第二 時鐘信號和所述外部電壓信號在所述第三節(jié)點處有選擇的施加所述直流參考電壓 信號(Vss)和所述第二時鐘信號。
4、 根據(jù)權(quán)利要求3所述的柵極驅(qū)動器，其特征在于，所述第三節(jié)點控制部 包括與所述外部電壓信號線、所述直流參考電壓信號線和所述第三節(jié)點(QBE)相 連的第四晶體管(T8)，用于響應于所述外部電壓信號在所述第三節(jié)點處施加所 述直流參考電壓(Vss);與所述第二時鐘信號的輸入線、第五晶體管(T12)和所述第三節(jié)點相連的第 六晶體管(T13)，用于響應于所述第五晶體管的高電平輸出在所述第三節(jié)點處施加所述第二時鐘信號；與所述第二時鐘信號的輸入線和所述第六晶體管(T13)相連的第五晶體管 (T12)，用于響應于所述第二時鐘信號在所述第六晶體管(T13)柵極處施加所 述第二時鐘信號；與所述外部電壓信號線、所述直流參考電壓信號線和所述第六晶體管(T13) 柵極相連的第三晶體管(T7)，用于響應于所述外部電壓信號在所述第六晶體管 (T13)柵極處施加所述直流參考電壓信號。
5、 根據(jù)權(quán)利要求l所述的柵極驅(qū)動器，其特征在于，所述輸出部包括 連接在所述第一節(jié)點和所述第三時鐘信號的輸入線之間的第一晶體管(T9)，用于響應于所述第一節(jié)點的電壓輸出所述第三時鐘信號；與所述第一晶體管、所述第二節(jié)點和所述外部電壓信號線相連的第二晶體管 (T10)，用于響應于所述第二節(jié)點處的電壓輸出；與所述第一晶體管、所述第三節(jié)點和所述外部電壓信號線相連的第三晶體管 (Til)，用于響應于所述第三節(jié)點處的電壓輸出。
全文摘要
本發(fā)明涉及一種柵極驅(qū)動器，包括多個級聯(lián)的移位寄存器；每個移位寄存器包括第一控制部，第二控制部和輸出部；所述第一控制部用于響應于多個時鐘信號中的第一時鐘信號對第一節(jié)點進行控制；所述第二控制部包括響應于起始信號和第二時鐘信號的第二節(jié)點控制部，以及響應于第二時鐘信號和外部電壓信號的具有反相功能的第三節(jié)點控制部，分別控制第二節(jié)點和第三節(jié)點處的電壓，響應于第一外部電壓信號的狀態(tài)，以轉(zhuǎn)換所述第二和第三節(jié)點處電壓狀態(tài)，所述輸出部用于響應于所述第一、第二和第三節(jié)點的電壓有選擇地輸出第三時鐘信號和直流參考電壓信號。本發(fā)明提供的柵極驅(qū)動器，減少輸入電源信號和配線，降低成本。
文檔編號G09G3/36GK101625840SQ200910054148
公開日2010年1月13日 申請日期2009年6月30日 優(yōu)先權(quán)日2009年6月30日
發(fā)明者黃秋平 申請人:上海廣電光電子有限公司