專利名稱：嵌入式led顯示屏控制系統的制作方法
一、 技術領域.-
本發(fā)明涉及一種LED顯示屏控制系統，尤其是涉及一種嵌入式異步LED顯 示屏控制系統。
二背景技術：
近年來，借助于計算機技術、大規(guī)模集成電路和軟件技術的發(fā)展，嵌入式 的軟、硬件技術都得到了飛速的發(fā)展。高性能的嵌入式處理器不但功耗低，而 且性能優(yōu)越；同時，針對嵌入式領域的嵌入式操作系統的功能也越來越強大， 在很多方面已經不輸于桌面操作系統；而且嵌入式操作系統還有著高可靠性、 高時實性等這些桌面操作系統無法比擬的優(yōu)點。同時，目前國內的異步LED顯 屏控制系統多采用傳統的單片機+板載Flash或工控板+小型同步系統的方式來 實現數據的處理、存儲和顯示。
由于單片機數據處理能力差，外圍接口簡單，很難完成大數據量的傳輸與 處理，而板載Flash容量有量、成本較高，無法完成數據的海量存儲。這些都 導致單片機+板載Flash架構的異步LED控制系統只能顯示簡單的文字、圖形和 少數低等級灰度圖像，也無法海量的存儲顯示內容，更無法實現視頻的播放。
而工控板+小型同步系統架構的異步LED控制系統則可以顯示高等級灰度的
圖像，實現顯示內容的海量存儲，也可以實現視頻的流暢播放。但是這個架構的成本非常的高，可能會是單片機+板載Flash架構成本的幾倍到十幾倍，同時 由于工控板和小型同步系統之間多采用接插件或數據線連接，從而降低了系統
的可靠性。
正是由于以上原因，LED異步控制系統要么功能和技術指標有限，要么成本 太高、可靠性差。
發(fā)明內容
,本發(fā)明為了解決上述背景技術中的不足之處，提供一種嵌入式LED顯示屏 控制系統，其將嵌入式技術引入到LED異步控制系統中，以較低的成本實現了 較高的性能，同時還提高了系統的可靠性。
為了實現上述目的，本發(fā)明采用的技術方案為-
一種嵌入式LED顯示屏控制系統，其特征在于由以嵌入式處理器為核心 的計算機系統和以FPGA為核心的同步LED顯示系統構成，嵌入式計算機系統部 分包括200MHz主頻的CPU, 64MB的SDRAM、 16MB Flash、串口、網口、 CF卡接 口、 USB接口和LCD接口分別與CPU連接，在WinCE操作系統的管理下，完成整 個LED控制系統控制、數據傳輸和顯示圖像的處理；同步LED顯示系統包括FPGA 的用戶10 口和PS加載口，嵌入式計算機系統的LCD視頻輸出口、通用10接口 和FPGA(現場可編程邏輯器件)的用戶10 口和PS加載口相連，同步LED顯示系 統接收嵌入式計算機輸出的LCD顯示信息和控制信息，把從嵌入式計算機接收到 的LCD顯示信號，根據計算機傳輸的控制信息的要求轉換成顯示屏驅動板所能 接收的信號。
上述嵌入式處理器芯片為EP9315CBZ。
上述FPGA的芯片為EP1C6Q240C8N。一種嵌入式LED顯示屏控制系統的實現方法，其特征在于利用嵌入式計 算機系統EP9315CBZ的CF卡接口、以太網接口實現系統的海量存儲、大數據量 的傳輸，并將EP9315CBZ的LCD視頻輸出口、通用I 0 口和同步LED顯示系統 EP1C6Q240C8N的用戶10 口和PS加載口相連，向同步LED顯示系統輸出視頻、 圖像顯示信息、控制信息和加載信息；而同步LED顯示系統再同步的處理顯示、 控制信息，最后輸出到屏體上。
上述技術方案包括利于EP9315CBZ的以太網口、 CF卡接口，實現系統的 大數據量通信和海量信息存儲；利于EP9315CBZ的LCD輸出口向EP1C6Q240C8N 輸出視頻信息，利于EP9315CBZ的通用GPIO 口向EP1C6Q240C8N輸出控制信息 和加載信息。
上述技術方案包括EP1C6Q240C8N從EP9315CBZ處得到LCD視頻輸出信息、 控制信息、加載信息，完成自身的加載、控制并同步的處理、輸出視頻信息。 與現有技術相比，本發(fā)明具有的技術優(yōu)點如下
與傳統單片機+Flash的異步LED控制系統相比，該系統具有以下優(yōu)點1、 豐富的標準計算機接口，可以非常方便的和外界進行大數據量的數據傳輸。2、 具有海量的存儲設備，可以存儲大量的顯示信息。3、具有200MHz主頻的高性 能CPU，可以實現高灰度等級的圖像及其視頻的播放。
與工控板+小型同步系統的LED異步控制系統相比，該系統又具有以下優(yōu)點 1 、低功耗、結構緊湊、可靠性高。由于該系統的嵌入式CPU本身具有極低的 功耗和非常高的可靠性，加之整個系統被設計在一塊電路板上沒有過多的接插 件和數據線，使得系統具有很高的可靠性和很低的功耗。2、低成本。由于該系 統的嵌入式計算機是量身定制的，優(yōu)化了系統的軟、硬件資源，使得在保證系統性能的同時成本最低。 四

圖1為本發(fā)明EP9315CBZ的引腳圖以及部分引腳定義圖。 圖2為本發(fā)明EP1C6Q240C8N的引腳圖以及部分引腳定義圖。 -圖3為本發(fā)明嵌入式計算機部分原理框圖。 圖4為本發(fā)明LED同步顯示部分原理框圖。 圖5為GPIO硬件部份的相關驅動程序的流程圖。
圖6為對GPIO進行控制完成EP1C6Q240C8N的加載和控制功能的相關的應 用程序的流程圖。
,.五具體實施例方式
嵌入式LED顯示屏控制系統從系統結構上包括嵌入式計算機部分和同步 LED顯示部分組成。其最顯著的特點是將3 2位的嵌入式計算機技術和LED顯 示技術中的同步顯示技術相結合構成了 LED異步控制系統。這種結構的LED異 步控制系統在現實了大數據量信息傳輸、海量存儲和高灰度等級的圖像、視頻 播放的同時，作到了低功耗、低成本和高可靠性。
1、嵌入式計算機部分
嵌入式計算機系統部分的硬件部分包括1片EP9315CBZ (處理器)、2片 K4S561632 (SDRAM)、 1片E28F128J3A150 (Flash)、 1片KS8721、 1片MAX3232， 其連接關系參見圖3。 EP9315CBZ的R0W0 R0W7、 C0L0 C0L3作為通用GPIO 口， 被模擬成計算機總線的AD 0 AD 8 (地址/數據復用)信號線、WR、 RD 和ALE信號線，現實和EP1C6Q240C8N交換數據，完成相關的控制功能。 EP9315CBZ的LCD輸出口 P0 P17、 VSYNC、 HSYNC連接到EP1C6Q240C8N的用戶1/0口上，用于將視頻顯示信息傳給EP1C6Q240C8N,以便EP1C6Q240C8N完成顯 示信息的處理和輸出工作。
軟件部分包括引導程序、WinCE5.0的操作系統和系統控制程序。引導程 序—用于引導WinCE操作系統的正常起動；WinCE操作系統管理整個嵌入式計算機 系統的各種軟、硬件資源，屏蔽硬件的不同向用戶提供統一的接口；系統控制 程序運行于WinCE的操作系統之上，完成整個LED控制系統的控制和顯示圖像 的處理。由于在EP9315CBZ的廠家提供的WinCE 5. 0的BSP開發(fā)包中，沒有GPIO 的相關驅動，而WinCE的應用程序又不能直接對硬件進行操作，所以要完成對 EP C6Q240C8N的加載和實現對EP1C6Q240C8N的控制，就必須完成兩部分軟件代 碼的編寫1、編寫GPIO硬件部份的相關驅動程序，向應用程序提供統一的接口。 2、編寫相關的應用程序，利用GPIO硬件驅動程序提供的統一接口對GPIO進行 控制完成EP1C6Q240C8N的加載和控制功能。其程序的結構框圖如圖5和圖6所
示
如圖5所示，當系統起動后，應用程序先完成EP1C6Q240C8N的加載工作； 然后進行顯示屏參數的初始化，如掃描方式、屏體大小等。之后程序將開始 循環(huán)等待串口或網口發(fā)來的控制命令，并在收到控制命令后執(zhí)行相關操作。
應用程序在進行顯示屏參數初始化和執(zhí)行控制命令時都會去調用GPIO驅動 程序和EP1C6Q240C8N交換數據。在這里GPIO驅動程序將通用的GPIO 口模擬成 了一個8位的計算機總線，并以文件的方式提供給應用程序。應用程序通過對 此文件的讀、寫來完成和EP1C6Q240C8N的數據交換，其結構框圖如圖6所示。
2、同步LED顯示部分
LED顯示系統部分包括1片EP1C6Q240C8N (FPGA)、 1片HY57V643220、 1片IS61LV6416、 8片74HCT574、 3片74HCT245,其連接關系見圖4。如圖所示， HY57V643220和IS61LV6416的引腳分別和EP1C6Q240C8N的10引腳相連接，存 放顯示數據，74HCT574、和74HCT245也分別和EP1C6Q240C8N的其它10引腳相 連，輸出信號到LED屏的屏體上。EP1C6Q240C8N的215 238的10引腳和 EP9315CBZ的LCD輸出信號P0 P17、 VSYNC、 HSYNC相連，接收LCD的輸出的視 頻信號；EP1C6Q240C8N的17 41的10引腳和EP9315CBZ的R0W0 R0W7、C0L0 C0L3連接，接收EP9315CBZ的命令信息。此外，EP1C6Q240C8N的CONF—DONE、 DCLK、 nCONFIG、 DATA管腳分別接收EP9315CBZ的EGPI09 EGPI012輸出的FPGA 加載信號，完成自身的加載。
根據上述的分析，將嵌入式計算機技術和LED同步顯示技術相結的嵌入式 LED異步控制系統，可以在較低的成本上實現高灰度等級的圖像及其視頻流的播 放及海量的信息存儲，并達到比較高的可靠性。
權利要求
1、一種嵌入式LED顯示屏控制系統，其特征在于由以嵌入式處理器為核心的計算機系統和以FPGA為核心的同步LED顯示系統構成，嵌入式計算機系統部分包括200MHz主頻的CPU，64MB的SDRAM、16MB Flash、串口、網口、CF卡接口、USB接口和LCD接口分別與CPU連接，在WinCE操作系統的管理下，完成整個LED控制系統控制、數據傳輸和顯示圖像的處理；同步LED顯示系統包括FPGA的用戶IO口和PS加載口，嵌入式計算機系統的LCD視頻輸出口、通用I O口和可編程門陣列器件FPGA的用戶IO口和PS加載口相連，同步LED顯示系統接收嵌入式計算機輸出的LCD顯示信息和控制信息，把從嵌入式計算機接收到的LCD顯示信號，根據計算機傳輸的控制信息的要求轉換成顯示屏驅動板所能接收的信號。
2、 根據權利要求1所述的嵌入式LED顯示屏控制系統，其特征在于嵌入 式處理器芯片為EP9315CBZ。
3、 根據權利要求1所述的嵌入式LED顯示屏控制系統，其特征在于FPGA 的芯片為EP1C6Q240C8N。
4、 根據權利要求1所述的嵌入式LED顯示屏控制系統的實現方法，其特征 在于利用嵌入式計算機系統EP9315CBZ的CF卡接口、以太網接口實現系統的 海量存儲、大數據量的傳輸，并將EP9315③Z的LCD視頻輸出口、通用I 0 口 和同步LED顯示系統EP1C6Q240C柳的用戶10 口和PS加載口相連，向同步LED 顯^系統輸出視頻、圖像顯示信息、控制信息和加載信息；而同步LED顯示系 統再同步的處理顯示、控制信息，最后輸出到屏體上。
5、 根據權利要求4所述的嵌入式LED顯示屏控制系統，其特征在于利于EP9315CBZ的以太網口、 CF卡接口，實現系統的大數據量通信和海量信息存儲； 利于EP9315CBZ的LCD輸出口向EP1C6Q240C8N輸出視頻信息，利于EP9:315CBZ 的通用GPIO 口向EP1C6Q240C8N輸出控制信息和加載信息。
6、根據權利要求4所述的嵌入式LED顯示屏控制系統，其特征在于 EP1C6Q240C8N從EP9315CBZ處得到LCD視頻輸出信息、控制信息、加載信息， 完成自身的加載、控制并同步的處理、輸出視頻信息。
全文摘要
本發(fā)明涉及一種嵌入式異步LED顯示屏控制系統，該系統具有大數據量通信、海量信息存儲和高灰度等級圖像、視頻的播放功能。本發(fā)明是利用嵌入式CPU上的以太網口和CF卡接口實現大數據量通信、海量信息存儲，利用嵌入式CPU上的LCD接口和通用GPIO口將視頻信息、控制信息和加載信息輸出到LED同步系統的FPGA上，之后LED同步系統同步的完成信息處理后，輸出到顯示屏上。
文檔編號G09G3/32GK101515436SQ20081023646
公開日2009年8月26日 申請日期2008年12月25日 優(yōu)先權日2008年12月25日
發(fā)明者王小超, 趙富榮 申請人:西安青松科技股份有限公司