專利名稱：移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示領(lǐng)域，尤其涉及一種移位寄存器及液晶顯示器柵極 驅(qū)動(dòng)裝置。
背景技術(shù)：
現(xiàn)有的移位寄存器中，典型的結(jié)構(gòu)為Thomson公司的四晶體管二電容結(jié) 構(gòu)，圖1所示為該移位寄存器結(jié)構(gòu)示意圖，圖2所示為圖1所示移位寄存器 的輸入輸出時(shí)序圖。工作原理為選擇圖2所示時(shí)序圖中的一部分并將其劃 分為五個(gè)階段，在第一階段，信號(hào)輸入端(INPUT)輸入信號(hào)為高電平，復(fù) 位信號(hào)輸入端(RESETIN )輸入信號(hào)為低電平，晶體管T103導(dǎo)通，晶體管T104 截止，所以結(jié)點(diǎn)PU處通過晶體管T103充電也為高電平；在第二階段，信號(hào) 輸入端(INPUT)輸入信號(hào)為低電平，復(fù)位信號(hào)輸入端(RESETIN)輸入信號(hào) 為低電平，在第一階段中，PU結(jié)點(diǎn)被拉至高電平，并在第二階段中繼續(xù)升高， 晶體管T101導(dǎo)通，第一時(shí)鐘信號(hào)輸入端(CLKIN)輸入信號(hào)為高電平，所以 信號(hào)輸出端(OUTPUT)為高電平；由于晶體管T103、 T104截止，則PU結(jié)點(diǎn) 此時(shí)浮空，信號(hào)輸出端(OUTPUT)為高電平，通過電容C102向結(jié)點(diǎn)PU耦合， 所以PU結(jié)點(diǎn)處電平在第一階段基礎(chǔ)上繼續(xù)升高；在第三階段，信號(hào)輸入端 (INPUT)輸入信號(hào)為低電平，復(fù)位信號(hào)輸入端(RESETIN)輸入信號(hào)為高電 平，晶體管T102和T104導(dǎo)通，由于T102的源極連接低電壓信號(hào)輸入端 (VSSIN)，所以信號(hào)輸出端(OUTPUT)為低電平；在第四階段，信號(hào)輸入端 (INPUT)輸入信號(hào)為低電平，復(fù)位信號(hào)輸入端(RESETIN)輸入信號(hào)為低電 平，PU結(jié)點(diǎn)為低電平，所以TlOl、 T102、 T103、 T104均截止，信號(hào)輸出端(OUTPUT)保持為低電平；在第五階段，信號(hào)輸入端(INPUT)輸入信號(hào)為低 電平，復(fù)位信號(hào)輸入端(RESET)輸入信號(hào)為低電平，各晶體管保持第四階段 的狀態(tài)，所以信號(hào)輸出端(OUTPUT)仍為低電平。在這五個(gè)階段中，第一階 段信號(hào)輸入端(INPUT)端輸入高電平，第二階段信號(hào)輸出端(OUTPUT)為高 電平，完成一次移位，第三階段復(fù)位信號(hào)輸入端(RESETIN)端輸入高電平， 完成復(fù)位的操作，所以可以將第一、二、三階段定義為移位寄存器的工作時(shí) 間，第四、五階段，信號(hào)輸入端(INPUT)、復(fù)位信號(hào)輸入端(RESETIN)端 均為低電平，所以可以將第四、五階段定義為移位寄存器的非工作時(shí)間。
可以看出，在非工作時(shí)間內(nèi)，信號(hào)輸入端(INPUT)、復(fù)位信號(hào)輸入端
(RESETIN)、信號(hào)輸出端(OUTPUT)均為低電平，當(dāng)?shù)谝粫r(shí)鐘信號(hào)(CLKIN) 升高時(shí)，通過晶體管T101的寄生電容Cgdl耦合到PU結(jié)點(diǎn)，使得晶體管T101 的漏電流增大，從而信號(hào)輸出端(OUTPUT)電位升高，并且由于在非工作時(shí) 間內(nèi)T103、 T104、 T102均截止，所以當(dāng)信號(hào)輸出端(OUTPUT)受CLKIN端的 影響電位升高時(shí)，沒有下拉晶體管來使信號(hào)輸出端(OUTPUT)的電壓降低，從 而使信號(hào)輸出端(OUTPUT)輸出信號(hào)產(chǎn)生較大噪聲。
針對(duì)該問題，Thomson公司提出了六晶體管結(jié)構(gòu)的移位寄存器，如圖3 所示為該移位寄存器結(jié)構(gòu)示意圖，圖4所示為圖3所示移位寄存器的輸入輸 出時(shí)序圖。從圖3和圖4中可以看出，在移位寄存器的非工作時(shí)間內(nèi)PD結(jié)點(diǎn) 保持高電平，T202保持導(dǎo)通，由于T202的源極連接低電壓信號(hào)輸入端
(VSSIN),所以信號(hào)輸出端(OUTPUT)可以保持低電平，這樣就不容易受到 第一時(shí)鐘信號(hào)輸入端(CLKIN)輸入信號(hào)的影響。但是，將如圖3所示的移位 寄存器應(yīng)用到液晶顯示器的柵極驅(qū)動(dòng)裝置中時(shí)，對(duì)于掃描方式為逐行掃描的 液晶顯示器來說，每一個(gè)移位寄存器負(fù)責(zé)一行用于控制液晶像素開關(guān)薄膜晶 體管的打開和關(guān)閉，當(dāng)移位寄存器處于工作時(shí)間時(shí)，控制薄膜晶體管打開， 當(dāng)移位寄存器處于非工作時(shí)間時(shí)，控制薄膜晶體管關(guān)閉。如果總共有1000行 液晶像素， 一個(gè)移位寄存器控制一行薄膜晶體管，則每個(gè)移位寄存器在液晶顯示器顯示一幀圖像的時(shí)間T內(nèi)，只有3T/1000的時(shí)間處于工作狀態(tài)，其余 絕大多數(shù)時(shí)間處于非工作狀態(tài)，這樣晶體管T202、 T204受到了近乎直流的偏 置作用，這樣會(huì)造成T202、 T204產(chǎn)生較大的閾值電壓偏移，降低了移位寄存 器的可靠性，最終會(huì)影響移位寄存器的壽命。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)現(xiàn)有技術(shù)的缺陷，提供一種移位寄存器，可以抑 制移位寄存器輸出噪聲，并能保證移位寄存器中各晶體管不產(chǎn)生大的閾值電 壓偏移，從而保證移位寄存器工作的可靠性。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種移位寄存器，包括 第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極和源極之間連
接第一電容，源極還連接信號(hào)輸出端；
第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第 一薄膜晶體管的源極連 接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接；
第三薄膜晶體管，其柵極與信號(hào)輸入端連接，漏極與高電壓信號(hào)輸入端
連接；
第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與第三薄膜 晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；
下拉薄膜晶體管，其漏極分別與信號(hào)輸出端、第一電容的一端以及第一 薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；以及
下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出信號(hào)為低電平且第一 時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制所述下拉薄膜晶體管打開，分別 與高電壓信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第三薄膜晶體管的源極和漏極、 低電壓信號(hào)輸入端、第一薄膜晶體管的柵極以及所述下拉薄膜晶體管的柵極 連接。
本發(fā)明還提供了一種移位寄存器，包括第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極和源極之間連
接第一電容，源極還連接信號(hào)輸出端；
第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連
接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接； 第三薄膜晶體管，其柵極和漏極均與信號(hào)輸入端連接； 第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與第三薄膜
晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；
下拉薄膜晶體管，其漏極分別與信號(hào)輸出端、第一電容的一端以及第一 薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；以及
下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出信號(hào)為低電平且第一 時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制下拉薄膜晶體管打開，分別與高 電壓信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第三薄膜晶體管的源極、低電壓信 號(hào)輸入端、第一薄膜晶體管的柵極以及所述下拉薄膜晶體管的柵極連接。
本發(fā)明還提供了一種移位寄存器，包括
第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極和源極之間連 接第一電容，源極還連接信號(hào)輸出端；
第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連 接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接；
第三薄膜晶體管，其柵極和漏極均與信號(hào)輸入端連接；
第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與第三薄膜
晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；
下拉薄膜晶體管，其漏極分別與信號(hào)輸出端、第一電容的一端以及第一 薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；以及
下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出信號(hào)為低電平且第一 時(shí)鐘信號(hào)輸入端輸入高電平時(shí)，控制下拉薄膜晶體管打開，分別與第一時(shí)鐘 信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、第三薄膜晶體管的源極、低電壓信號(hào)輸入端、第一薄膜晶體管的柵極以及所述下拉薄膜晶體管的柵極連接。
本發(fā)明還提供了一種液晶顯示器柵極驅(qū)動(dòng)裝置，包括沉積在液晶顯示 器陣列基板上的多個(gè)移位寄存器；
除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和
與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端以及自身的復(fù)位信號(hào)輸入端 連接；
第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)；
第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第 二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器的第 一 時(shí)鐘 信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘 信號(hào)；
每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。 本發(fā)明還提供了一種液晶顯示器柵極驅(qū)動(dòng)裝置，包括多個(gè)沉積在液晶 顯示器陣列基板上的多個(gè)移位寄存器；
除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和 與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接；
第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)，最后一個(gè)移位寄存器 的復(fù)位信號(hào)輸入端輸入幀起始信號(hào)；
第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器的第一時(shí)鐘 信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第 一 時(shí)鐘
信號(hào)；
每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。
本發(fā)明還提供了一種液晶顯示器柵極驅(qū)動(dòng)裝置，包括多個(gè)沉積在液晶 顯示器陣列基板上的多個(gè)移位寄存器；
除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和 與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端以及自身的復(fù)位信號(hào)輸入端 連接；
第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)； 第奇數(shù)個(gè)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信 號(hào)，第偶數(shù)個(gè)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)； 每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。 本發(fā)明還提供了一種液晶顯示器柵極驅(qū)動(dòng)裝置，包括多個(gè)沉積在液晶 顯示器陣列基板上的多個(gè)移位寄存器；
除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和 與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端以及自身的復(fù)位信號(hào)輸入端 連接；第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)，最后一個(gè)移位寄存器
的復(fù)位信號(hào)輸入端輸入幀起始信號(hào)；
第奇數(shù)個(gè)移位寄存器的第 一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第 一時(shí)鐘信號(hào)，第
偶數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)； 每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。 本發(fā)明提供的移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置，能夠有效抑制輸 出噪聲，并能保證移位寄存器和柵極驅(qū)動(dòng)裝置中的各薄膜晶體管不會(huì)產(chǎn)生大 的閾值電壓偏移，從而保證移位寄存器以及柵極驅(qū)動(dòng)裝置的正常工作壽命。 下面通過具體實(shí)施例并結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的詳細(xì)描述。


圖1所示為Thomson公司四晶體管二電容移位寄存器結(jié)構(gòu)示意圖;
圖2所示為圖1所示移位寄存器的輸入輸出時(shí)序圖3所示為Thomson公司六晶體管移位寄存器結(jié)構(gòu)示意圖4所示為圖3所示移位寄存器的輸入輸出時(shí)序圖5所示為本發(fā)明移位寄存器實(shí)施例一結(jié)構(gòu)示意圖6所示為本發(fā)明移位寄存器實(shí)施例二結(jié)構(gòu)示意圖7所示為圖6所示移位寄存器的輸入輸出時(shí)序圖8所示為本發(fā)明移位寄存器實(shí)施例三結(jié)構(gòu)示意圖9所示為圖8所示移位寄存器的輸入輸出時(shí)序圖IO所示為本發(fā)明移位寄存器實(shí)施例四結(jié)構(gòu)示意圖11所示為本發(fā)明移位寄存器實(shí)施例五結(jié)構(gòu)示意圖12所示為本發(fā)明移位寄存器實(shí)施例六結(jié)構(gòu)示意圖13所示為本發(fā)明移位寄存器實(shí)施例七結(jié)構(gòu)示意圖14所示為本發(fā)明移位寄存器實(shí)施例八結(jié)構(gòu)示意15圖15所示為本發(fā)明移位寄存器實(shí)施例九結(jié)構(gòu)示意圖； 圖16所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例一結(jié)構(gòu)示意圖； 圖17所示為圖16所示液晶顯示器柵極驅(qū)動(dòng)裝置的輸入輸出時(shí)序圖； 圖18所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例二結(jié)構(gòu)示意圖； 圖19所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例三結(jié)構(gòu)示意圖； 圖2 0所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例四結(jié)構(gòu)示意圖。
具體實(shí)施例方式
如圖5所示為本發(fā)明移位寄存器實(shí)施例一結(jié)構(gòu)示意圖，該移位寄存器包 括薄膜晶體管T301、 T302、 T303、 T304、 Till以及下拉薄膜晶體管驅(qū)動(dòng)單 元l， T301的漏極與系統(tǒng)第一時(shí)鐘信號(hào)輸入端(CLKIN)連接，柵極與所述下 拉薄膜晶體管驅(qū)動(dòng)單元1以及電容C301的一端連接，源極與C301的另一端 以及信號(hào)輸出端(OUTPUT)連接；T302的漏極與T301的源極連接，柵極與 復(fù)位信號(hào)輸入端(RESETIN)連接，源極與低電壓信號(hào)輸入端(VSSIN)連接； T303的漏極與高電壓信號(hào)輸入端(VDDIN)連接，柵極與信號(hào)輸入端(INPUT) 連接；T304的漏極與T303的源極連接，柵極與復(fù)位信號(hào)輸入端(RESETIN ) 連接，源極與低電壓信號(hào)輸入端(VSSIN)連接；下拉薄膜晶體管驅(qū)動(dòng)單元l 分別與第一時(shí)鐘信號(hào)輸入端、高電壓信號(hào)輸入端(VDDIN) 、 T301的柵極、 Till的柵極、T303的源極以及第電壓信號(hào)輸入端(VSSIN)連接，下拉薄膜 晶體管驅(qū)動(dòng)單元1的作用在于在移位寄存器的非工作時(shí)間內(nèi)，當(dāng)?shù)谝粫r(shí)鐘 信號(hào)輸入端(CLKIN)輸入高電平信號(hào)時(shí)，下拉薄膜晶體管驅(qū)動(dòng)單元輸出高電 平，控制下拉薄膜晶體管Till打開，由于Till的源極與低電壓信號(hào)輸入端 (VSSIN)連接，漏極與信號(hào)輸出端(OUTPUT)連接，從而可以保證信號(hào)輸出 端(OUTPUT )輸出為低電平，輸出信號(hào)不會(huì)受到第一時(shí)鐘信號(hào)輸入端(CLKIN ) 的影響產(chǎn)生噪聲。其中Till即為用于降低信號(hào)輸出端(OUTPUT)輸出信號(hào)噪 聲的下拉薄膜晶體管。需要說明的是，對(duì)于液晶顯示領(lǐng)域的薄膜晶體管來說，漏極和源極沒有 明確的區(qū)別，所以本發(fā)明中所提到的薄膜晶體管的源極可以為薄膜晶體管的 漏極，薄膜晶體管的漏極也可以為薄膜晶體管的源極。
本發(fā)明實(shí)施例一通過下拉薄膜晶體管驅(qū)動(dòng)單元以及下拉薄膜晶體管，使 得移位寄存器在非工作時(shí)間內(nèi)可以保持低電平輸出，而不會(huì)由于受到第 一 時(shí) 鐘信號(hào)輸入端的干擾產(chǎn)生噪聲，并且下拉薄膜晶體管驅(qū)動(dòng)單元僅在第一時(shí)鐘 信號(hào)輸入端輸入為高電平時(shí)才會(huì)給下拉薄膜晶體管的柵極施加高電壓，這樣 就不會(huì)使下拉薄膜晶體管長(zhǎng)時(shí)間受到偏置作用，可以有效減少薄膜晶體管閾 值電壓偏移，從而保證下拉薄膜晶體管的正常工作。
如圖6所示為本發(fā)明移位寄存器實(shí)施例二結(jié)構(gòu)示意圖，如圖7所示為圖 6所示以移位寄存器的輸入輸出時(shí)序圖，圖6所示移位寄存器為圖5的具體 化，圖6中，通過薄膜晶體管T305、 T306、 T307、 T308、 T309、 TMO來實(shí)現(xiàn) 下拉薄膜晶體管驅(qū)動(dòng)單元的功能。
本實(shí)施例二的原理具體如下
選擇圖7所示時(shí)序圖的一部分并將其劃分為五個(gè)階段，在第一階段，信 號(hào)輸入端(INPUT)為高電平，復(fù)位信號(hào)輸入端(RESETIN)為低電平，T303 導(dǎo)通，T303的漏極連接高電壓信號(hào)輸入端(VDDIN)，結(jié)點(diǎn)Q處輸出高電平， T301和T306導(dǎo)通；第一時(shí)鐘信號(hào)輸入端(CLKIN)為低電平，H05和H10 截止；T309的柵極和漏極連接高電壓信號(hào)輸入端(VDDIN)，結(jié)點(diǎn)CKB處輸 出高電平，T307導(dǎo)通，由于T307的源極連接低電壓信號(hào)輸入端(VSSIN)， 結(jié)點(diǎn)LN處輸出低電平，T308和Till截止；復(fù)位信號(hào)輸入端(RESETIN)為 低電平，T302和T304截止，信號(hào)輸出端(OUTPUT )輸出低電平。
在第二階段，信號(hào)輸入端(INPUT )為低電平，復(fù)位信號(hào)輸入端(RESETIN) 為低電平，T303截止，由于此時(shí)源極與結(jié)點(diǎn)Q相連的晶體管T303、漏極與 結(jié)點(diǎn)Q相連的晶體管T304、晶體管T308都處于截止?fàn)顟B(tài)，所以Q結(jié)點(diǎn)處 于浮空狀態(tài)，在第二階段第一時(shí)鐘信號(hào)輸入端(CLKIN)為高電平時(shí)，通過晶體管T301的寄生電容向Q結(jié)點(diǎn)處耦合，使其輸出電壓繼續(xù)升高；同時(shí)， 信號(hào)輸出端(OUTPUT)電壓也升高，通過電容C301向Q結(jié)點(diǎn)處耦合，也 使得Q結(jié)點(diǎn)處電壓繼續(xù)升高；所以，第二階段結(jié)點(diǎn)Q處輸出電平為在第一 階段基礎(chǔ)上疊加之后的高電平；結(jié)點(diǎn)Q為高電平，所以T301和T306導(dǎo)通； 第一時(shí)鐘信號(hào)輸入端(CLKIN)為高電平，T305和T310導(dǎo)通，T310的源極連 接低電壓信號(hào)輸入端(VSSIN),所以結(jié)點(diǎn)CKB處為低電平，T307截止；由 于T306導(dǎo)通，T306的源極連接低電壓信號(hào)輸入端(VSSIN)，所以結(jié)點(diǎn)LN 處輸出低電平，T308和T111截止；復(fù)位信號(hào)輸入端(RESETIN)為低電平， T302和T304截止，由于第一時(shí)鐘信號(hào)輸入端(CLKIN )為高電平，T301導(dǎo)通， 所以信號(hào)輸出端(OUTPUT)為高電平。
在第三階段，信號(hào)輸入端(INPUT )為低電平，復(fù)位信號(hào)輸入端(RESETIN) 為高電平，T303截止，T302和T304導(dǎo)通，由于T304的源極與低電壓信號(hào)輸 入端(VSSIN)連接，所以結(jié)點(diǎn)Q處為低電平，T301和T306截止；第一時(shí)鐘 信號(hào)輸入端(CLKIN)為低電平，T305和T310截止；T309的柵極和漏極連接 高電壓信號(hào)輸入端(VDDIN)，結(jié)點(diǎn)CKB處輸出高電平，T307導(dǎo)通，T307的源 極連接低電壓信號(hào)輸入端(VSSIN)，結(jié)點(diǎn)LN處為低電平，T308和Till戴 止；由于T302導(dǎo)通，T302的源極連接低電壓信號(hào)輸入端(VSSIN),所以信 號(hào)輸出端(OUTPUT)輸出低電平。
在第四階段，信號(hào)輸入端(INPUT )為低電平，復(fù)位信號(hào)輸入端(RESETIN) 為低電平，T303、 T304和T302截止，所以結(jié)點(diǎn)Q處仍保持低電平，T301和 T306截止；第一時(shí)鐘信號(hào)輸入端(CLKIN)為高電平，T305和T310導(dǎo)通，T310 的源極與低電壓信號(hào)輸入端(VSSIN)連接，所以結(jié)點(diǎn)CKB處輸出低電平，T307 截止，T305的漏極連接高電壓信號(hào)輸入端(VDDIN),所以結(jié)點(diǎn)LN處輸出高 電平，T308和Tlll導(dǎo)通，由于下拉薄膜晶體管Till的源極與低電壓信號(hào)輸 入端(VSSIN)連接，所以信號(hào)輸出端(OUTPUT)保持為低電平。
在第五階段，信號(hào)輸入端(INPUT )為低電平，復(fù)位信號(hào)輸入端(RESETIN)為J氐電平，T303、 T304和T302截止，所以結(jié)點(diǎn)Q處仍保持低電平，T301和 T306截止；第一時(shí)鐘信號(hào)輸入端(CLKIN)為低電平，T305和T310截止，由 于T309的柵極和漏極連接高電壓信號(hào)輸入端(VDDIN)，結(jié)點(diǎn)CKB處輸出高 電平，T307導(dǎo)通，T307的源極連接低電壓信號(hào)輸入端(VSSIN)，結(jié)點(diǎn)LN處 輸出j氐電平，T308和T111截止，由于T301、 T302和Till截止，信號(hào)輸出 端(OUTPUT)保持低電平輸出。
以上五個(gè)階段中，第一階段中信號(hào)輸入端(INPUT)輸入高電平，第二階 段中信號(hào)輸出端(OUTPUT)輸出高電平，完成了一次移位，第三階段中復(fù)位 信號(hào)輸入端(RESETIN)為高電平，進(jìn)行了復(fù)位操作，使信號(hào)輸出端(OUTPUT) 輸出低電平，第四和第五階段為信號(hào)輸出端(OUTPUT)低電平保持階段。將 該移位寄存器應(yīng)用到液晶顯示器柵極驅(qū)動(dòng)裝置中，第一、二、三階段可以看 作是該移位寄存器的工作時(shí)間，圖7中僅畫出了移位寄存器的部分時(shí)序圖。 液晶顯示器每顯示一幀圖像，控制某一行液晶像素的移位寄存器都會(huì)輸出一 個(gè)高電平，信號(hào)輸入端(INPUT)、復(fù)位信號(hào)輸入端(RESETIN)和第一時(shí)鐘 信號(hào)輸入端(CLKIN)都會(huì)重復(fù)一次第一、二、三階段的輸入時(shí)序，在液晶顯 示器顯示一幀圖像的時(shí)間中，除第一、二、三階段之外的其余時(shí)間，信號(hào)輸 入端(INPUT )、復(fù)位信號(hào)輸入端(RESETIN )和第一時(shí)鐘信號(hào)輸入端(CLKIN ) 都會(huì)重復(fù)與第四和第五階段相同的輸入時(shí)序。從以上對(duì)五個(gè)階段的詳細(xì)描述 中可以看出，第四階段中當(dāng)?shù)谝粫r(shí)鐘信號(hào)輸入端(CLKIN)輸入信號(hào)為高電平 時(shí)，結(jié)點(diǎn)LN處為高電平，控制下拉薄膜晶體管Till導(dǎo)通，從而保持信號(hào)輸 出端(OUTPUT)輸出低電平，第五階段中當(dāng)?shù)谝粫r(shí)鐘信號(hào)輸入端(CLKIN)為 低電平時(shí)，結(jié)點(diǎn)LN處為低電平，下拉薄膜晶體管Till截止，信號(hào)輸出端 (OUTPUT)輸出保持低電平，后續(xù)輸入時(shí)序重復(fù)第四、第五階段時(shí)序，信號(hào) 輸出端(OUTPUT)仍然保持低電平。與現(xiàn)有技術(shù)中Thomson公司六晶體管移 位寄存器相比，本發(fā)明實(shí)施例二中下拉薄膜晶體管只有當(dāng)?shù)?一 時(shí)鐘信號(hào)輸入 端(CLKIN)輸入高電平時(shí)才會(huì)受到結(jié)點(diǎn)LN處輸出高電平的偏置作用，并不像Thomson公司的六晶體管移位寄存器那樣絕大多數(shù)時(shí)間某一晶體管都受到 偏置電壓的作用，這樣可以保證本發(fā)明實(shí)施例二中每一薄膜晶體管都能正常 工作，可以保證移位寄存器的正常工作壽命，并且，由于加入了下拉薄膜晶 體管，可以有效得使移位寄存器在非工作時(shí)間保持低電平輸出，從而抑制噪 聲。
如圖8所示為本發(fā)明移位寄存器實(shí)施例三結(jié)構(gòu)示意圖，如圖9所示為如 圖8所示移位寄存器的輸入輸出時(shí)序圖，圖8與圖6所示移位寄存器的區(qū)別 在于圖8中晶體管T307的柵極與第二時(shí)鐘信號(hào)輸入端(CLKBIN)連接，第 二時(shí)鐘信號(hào)輸入端(CLKBIN)輸入信號(hào)為第一時(shí)鐘信號(hào)輸入端(CLKIN)輸入 信號(hào)的反相信號(hào)，圖6中晶體管T307的柵極與結(jié)點(diǎn)CKB連接，從圖7的時(shí)序 圖中可以看出，結(jié)點(diǎn)CKB輸出的時(shí)序信號(hào)實(shí)質(zhì)上也是第一時(shí)鐘信號(hào)輸入端 (CLKIN)的反相信號(hào)，圖6所示的移位寄存器與圖8相比，增加了 T309和 T310，由移位寄存器內(nèi)部產(chǎn)生用于產(chǎn)生第一時(shí)鐘信號(hào)輸入端(CLKIN)輸入信 號(hào)的反相信號(hào)，而圖8則是通過外部信號(hào)來輸入第一時(shí)鐘信號(hào)輸入端(CLKIN) 的反相信號(hào)。
如圖10所示為本發(fā)明移位寄存器實(shí)施例四結(jié)構(gòu)示意圖，圖IO與圖5所 示移位寄存器的區(qū)別在于圖10中薄膜晶體管T303的柵極和漏極均連接在 信號(hào)輸入端(INPUT)，圖5中T303的柵極連接信號(hào)輸入端(INPUT),漏極 連接高電壓信號(hào)輸入端(VDDIN)。通常，高電壓信號(hào)輸入端(VDDIN)輸入 的高電壓信號(hào)電壓會(huì)低于信號(hào)輸入端(INPUT)輸入信號(hào)的電壓，采用如圖 10所示的移位寄存器結(jié)構(gòu)，就可以提高結(jié)點(diǎn)Q處輸出的電壓，增大晶體管T301 的柵極電流，從而縮短信號(hào)輸出端(OUTPUT)輸出的高電平信號(hào)的上升時(shí)間。
如圖11所示為本發(fā)明移位寄存器實(shí)施例五結(jié)構(gòu)示意圖，圖11所示移位 寄存器為圖10的具體化，圖11中，通過薄膜晶體管"05、 T306、 T307、 "08、 T309、 T310來實(shí)現(xiàn)下拉薄膜晶體管驅(qū)動(dòng)單元的功能。圖11移位寄存器的工 作原理與圖6基本相同，此處不再贅述。如圖12所示為本發(fā)明移位寄存器實(shí)施例六結(jié)構(gòu)示意圖，圖12與圖ll所
示移位寄存器的區(qū)別在于圖12中薄膜晶體管T305的柵極和漏極均與第一 時(shí)鐘信號(hào)輸入端(CLKIN)連接，圖11中薄膜晶體管T305的漏極與高電壓信 號(hào)輸入端(VDDIN)連接，柵極與第一時(shí)鐘信號(hào)輸入端(CLKIN)連接。
如圖13所示為本發(fā)明移位寄存器實(shí)施例七結(jié)構(gòu)示意圖，圖13與圖ll所 示移位寄存器的區(qū)別在于圖11中，第一時(shí)鐘信號(hào)輸入端(CLKIN)時(shí)序信 號(hào)的反相信號(hào)是通過移位寄存器內(nèi)部產(chǎn)生，圖13中，第一時(shí)鐘信號(hào)輸入端 (CLKIN )輸入信號(hào)的反相信號(hào)是外部反相信號(hào)第二時(shí)鐘信號(hào)輸入端(CLKBIN ) 輸入的信號(hào)。
如圖14所示為本發(fā)明移位寄存器實(shí)施例八結(jié)構(gòu)示意圖，圖14與圖10所 示移位寄存器的區(qū)別在于圖14中下拉薄膜晶體管驅(qū)動(dòng)單元不與高電壓信號(hào) 輸入端(VDDIN)連接，圖11中下拉薄膜晶體管驅(qū)動(dòng)單元需要與高電壓信號(hào) 輸入端(VDDIN)連接。
如圖15所示為本發(fā)明移位寄存器實(shí)施例九結(jié)構(gòu)示意圖，圖15所示移位 寄存器為圖14的具體化，通過薄膜晶體管T305、 T306、 T307、 T308、 T309、 T310來實(shí)現(xiàn)下拉薄膜晶體管驅(qū)動(dòng)單元的功能。圖15與圖13所示的移位寄存 器的區(qū)別在于圖15中薄膜晶體管T305的柵極和漏極均與第一時(shí)鐘信號(hào)輸 入端(CLKIN)連接，圖13中薄膜晶體管T305的柵極與第一時(shí)鐘信號(hào)輸入端 (CLKIN)連接，漏極與高電壓信號(hào)輸入端(VDDIN)連接，圖15中的移位寄 存器可以省去高電壓信號(hào)輸入端(VDD工N),在用該移位寄存器掃描液晶像素 時(shí)可以省去一個(gè)輸入信號(hào)。
如圖16所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例一結(jié)構(gòu)示意圖，如 圖17所示為圖16所示液晶顯示器柵極驅(qū)動(dòng)裝置的輸入輸出時(shí)序圖，STV為 幀起始信號(hào)，STV只輸入到第一移位寄存器的信號(hào)輸入端(INPUT)，高電壓 信號(hào)(VDD)輸入到每個(gè)移位寄存器的高電壓信號(hào)輸入端(VDDIN)，低電壓 信號(hào)(VSS)輸入到每個(gè)移位寄存器的低電壓信號(hào)輸入端(VSSIN),系統(tǒng)第一時(shí)鐘信號(hào)(CLK)輸入到第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端
(CLKIN)，系統(tǒng)第二時(shí)鐘信號(hào)(CLKB)輸入到第偶數(shù)個(gè)移位寄存器的第二時(shí) 鐘信號(hào)輸入端(CLKBIN)，除第一個(gè)移位寄存器和最后一個(gè)移位寄存器之外， 每個(gè)移位寄存器的信號(hào)輸出端(OUTPUT)均和與其相鄰的上一移位寄存器的 復(fù)位信號(hào)輸入端(RETSETIN)以及與其相鄰的下一移位寄存器的信號(hào)輸入端
(INPUT)連接，第一個(gè)移位寄存器的信號(hào)輸出端(OUTPUT 1)只與第二個(gè)移 位寄存器的信號(hào)輸入端(INPUT)連接，最后一個(gè)移位寄存器(如圖16所示 圖中的第n+1移位寄存器)的輸出端(OUTPUT n十l)分別和與其相鄰的第n 個(gè)移位寄存器的復(fù)位信號(hào)輸入端(RETSETIN)以及自身的復(fù)位信號(hào)輸入端
(RETSETIN)連接。薄膜晶體管液晶顯示器采用逐行掃描的方式，同一行中 與液晶像素串聯(lián)的薄膜晶體管的柵極均與同一移位寄存器相連，液晶顯示器 柵極驅(qū)動(dòng)裝置中的移位寄存器可以控制處于同行中的全部薄膜晶體管的導(dǎo)通 和截止。圖16中液晶顯示器柵極驅(qū)動(dòng)裝置的具體原理為假設(shè)液晶顯示器面 板中有n行液晶像素，參見圖17所示時(shí)序圖，在第一階段幀起始信號(hào)輸入到 第一移位寄存器的信號(hào)輸入端(INPUT);第二階段，第一移位寄存器信號(hào)輸 出端(OUTPUT)輸出高電平，同時(shí)該高電平信號(hào)輸入到第二移位寄存器的信 號(hào)輸入端(INPUT);第三階段，第二移位寄存器信號(hào)輸出端(OUTPUT)輸出 高電平，此后每個(gè)移位寄存器依次輸出高電平，用于控制與該移位寄存器相 連的同行薄膜晶體管的導(dǎo)通，原理同第二、三階段；到第四階段，第n個(gè)移 位寄存器輸出高電平，同時(shí)第n移位寄存器輸出的高電平作為第n+1移位寄 存器的信號(hào)輸入端(INPUT)的輸入信號(hào)；第五階段，第n+l移位寄存器輸出 高電平，該第n+1移位寄存器輸出的高電平不用于驅(qū)動(dòng)負(fù)載，即第n+l移位 寄存器不負(fù)責(zé)驅(qū)動(dòng)控制一行液晶像素的薄膜晶體管，其輸出的高電平信號(hào)僅 用于作為第n移位寄存器和其自身的復(fù)位信號(hào)。圖16中所示液晶顯示器柵極 驅(qū)動(dòng)裝置中的移位寄存器為輸入的時(shí)鐘信號(hào)為兩個(gè)的移位寄存器。
如圖18所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例二結(jié)構(gòu)示意圖，圖18與圖16所示柵極驅(qū)動(dòng)裝置的區(qū)別在于圖18中省去了第n+l個(gè)移位寄存 器，幀起始信號(hào)除與第一移位寄存器的信號(hào)輸入端(INPUT)連接以外，還與 第n移位寄存器的復(fù)位信號(hào)輸入端(RESETIN)連接，則第n移位寄存器的復(fù) 位信號(hào)由幀起始信號(hào)STV提供，而無需如圖16所示移位寄存器那樣需要增加 一個(gè)移位寄存器來產(chǎn)生第n移位寄存器的復(fù)位信號(hào)。
如圖19所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例三結(jié)構(gòu)示意圖，圖 19所示柵極驅(qū)動(dòng)裝置中的移位寄存器為輸入時(shí)鐘信號(hào)為 一 個(gè)的移位寄存器. 該柵極驅(qū)動(dòng)裝置的工作原理與如圖16所示的柵極驅(qū)動(dòng)裝置的工作原理類同， 此處不再贅述。
如圖20所示為本發(fā)明液晶顯示器柵極驅(qū)動(dòng)裝置實(shí)施例四結(jié)構(gòu)示意圖，圖 20與圖19所示柵極驅(qū)動(dòng)裝置的區(qū)別在于圖20中省去了第n+l個(gè)移位寄存 器，幀起始信號(hào)除與第一移位寄存器的信號(hào)輸入端(INPUT)連接以外，還與 第n移位寄存器的復(fù)位信號(hào)輸入端(RESETIN)連接，則第n移位寄存器的復(fù) 位信號(hào)可以由幀起始信號(hào)STV提供，而無需如圖19所示移位寄存器那樣需要 增加一個(gè)移位寄存器來產(chǎn)生第n移位寄存器的復(fù)位信號(hào)。
本發(fā)明實(shí)施例提供的移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置，能夠有效 抑制輸出噪聲，并能保證移位寄存器和柵極驅(qū)動(dòng)裝置中的各薄膜晶體管不會(huì) 產(chǎn)生大的閾值電壓偏移，從而保證移位寄存器以及柵極驅(qū)動(dòng)裝置的正常工作 壽命。
最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其 限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù) 人員應(yīng)當(dāng)理解其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或 者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技
術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
權(quán)利要求
1、一種移位寄存器，其特征在于，包括第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極和源極之間連接第一電容，源極還連接信號(hào)輸出端；第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接；第三薄膜晶體管，其柵極與信號(hào)輸入端連接，漏極與高電壓信號(hào)輸入端連接；第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與第三薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；下拉薄膜晶體管，其漏極分別與信號(hào)輸出端、第一電容的一端以及第一薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；以及下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出信號(hào)為低電平且第一時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制所述下拉薄膜晶體管打開，分別與高電壓信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第三薄膜晶體管的源極和漏極、低電壓信號(hào)輸入端、第一薄膜晶體管的柵極以及所述下拉薄膜晶體管的柵極連接。
2、 根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述下拉薄膜晶體 管驅(qū)動(dòng)單元還與第二時(shí)鐘信號(hào)輸入端連接；所述下拉薄膜晶體管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極與所述高電壓信號(hào)輸入端連接，柵極與第一時(shí) 鐘信號(hào)輸入端連接，源極與所述下拉薄膜晶體管的柵極連接；第六薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極分別與第三薄膜晶體管的源極、第一薄膜晶體管的柵極以及第一電容的一端連接， 源極與所述低電壓信號(hào)輸入端連接；第七薄膜晶體管，其漏極與第五薄膜晶體管的源極連接，柵極與第二時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接；以及第八薄膜晶體管，其漏極與第三薄膜晶體管的源極連接，柵極與第五薄 膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接。
3、 根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述下拉薄膜晶體 管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極與所述高電壓信號(hào)輸入端連接，柵極與第一時(shí)鐘信號(hào)輸入端連接，源極與所述下拉薄膜晶體管的柵極連接；第六薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極分別與第三薄膜晶體管的源極、第一薄膜晶體管的柵極以及第一電容連接，源極 與所述低電壓信號(hào)輸入端連接；第七薄膜晶體管，其漏極與第五薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第八薄膜晶體管，其漏極與第三薄膜晶體管的源極連接，柵極與第五薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第九薄膜晶體管，其漏極和柵極均與所述高電壓信號(hào)輸入端連接；以及 第十薄膜晶體管，其漏極分別與第七薄膜晶體管的4冊(cè)極、第九薄膜晶體管的源極連接，柵極與第五薄膜晶體管的柵極以及所述第一時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接。
4、 一種移位寄存器，其特征在于，包括第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極和源極之間連接第一電容，源極還連接信號(hào)輸出端；第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接； 第三薄膜晶體管，其柵極和漏極均與信號(hào)輸入端連接； 第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與第三薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；下拉薄膜晶體管，其漏極分別與信號(hào)輸出端、第一電容的一端以及第一 薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；以及下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出信號(hào)為低電平且第一 時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制下拉薄膜晶體管打開，分別與高 電壓信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第三薄膜晶體管的源極、低電壓信 號(hào)輸入端、第一薄膜晶體管的柵極以及所述下拉薄膜晶體管的柵極連接。
5、 根據(jù)權(quán)利要求4所述的移位寄存器，其特征在于，所述下拉薄膜晶體 管驅(qū)動(dòng)單元還與第二時(shí)鐘信號(hào)輸入端連接；所述下拉薄膜晶體管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極與所述高電壓信號(hào)輸入端連接，柵極與第一時(shí)鐘信號(hào)輸入端連接；第六薄膜晶體管，其漏極與所述第五薄膜晶體管的漏極連接，柵極分別與第三薄膜晶體管的源極、第一薄膜晶體管的柵極以及第一電容的一端連接，源極與所述低電壓信號(hào)輸入端連接；第七薄膜晶體管，其漏極與第五薄膜晶體管的源極連接，柵極與第二時(shí) 鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接；以及第八薄膜晶體管，其漏極與第三薄膜晶體管的源極連接，柵極與第五薄 膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接。
6、 根據(jù)權(quán)利要求4所述的移位寄存器，其特征在于，所述下拉薄膜晶體管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極與所述高電壓信號(hào)輸入端連接，柵極與第一時(shí)鐘信號(hào)輸入端連接；第六薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極分別與第三薄膜晶體管的源極、第一薄膜晶體管的柵極以及第一電容的一端連接， 源極與所述低電壓信號(hào)輸入端連接；第七薄膜晶體管，其漏極與第五薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第八薄膜晶體管，其漏極與第三薄膜晶體管的源極連接，柵極與第五薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第九薄膜晶體管，其漏極和柵極均與所述高電壓信號(hào)輸入端連接；以及 第十薄膜晶體管，其漏極分別與第七薄膜晶體管的柵極和第九薄膜晶體管的源極連接，柵極與第五薄膜晶體管的柵極以及所述第一時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接。
7、 根據(jù)權(quán)利要求4所述的移位寄存器，其特征在于，所述下拉薄膜晶體 管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極和柵極均與所述第 一時(shí)鐘信號(hào)輸入端連接； 第六薄膜晶體管，其漏極與所述第五薄膜晶體管的漏極連接，柵極分別與第三薄膜晶體管的源極、第一薄膜晶體管的柵極以及第一電容的一端連接， 源極與所述低電壓信號(hào)輸入端連接；第七薄膜晶體管，其漏極與第五薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第八薄膜晶體管，其漏極與第三薄膜晶體管的源極連接，柵極與第五薄膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接；第九薄膜晶體管，其漏極和柵極均與所述高電壓信號(hào)輸入端連接；以及 第十薄膜晶體管，其漏極分別與第七薄膜晶體管的柵極和第九薄膜晶體管的源極連接，柵極與第五薄膜晶體管的柵極以及所述第一時(shí)鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接。
8、 一種移位寄存器，其特征在于，包括第一薄膜晶體管，其漏極連接第一時(shí)鐘信號(hào)輸入端，柵極和源極之間連 接第一電容，源極還連接信號(hào)輸出端；第二薄膜晶體管，其漏極分別與信號(hào)輸出端和第一薄膜晶體管的源極連 接，柵極連接復(fù)位信號(hào)輸入端，源極與低電壓信號(hào)輸入端連接；第三薄膜晶體管，其柵極和漏極均與信號(hào)輸入端連接； 第四薄膜晶體管，其柵極與所述復(fù)位信號(hào)輸入端連接，漏極與第三薄膜晶體管的源極連接，源極與低電壓信號(hào)輸入端連接；下拉薄膜晶體管，其漏極分別與信號(hào)輸出端、第一電容的一端以及第一薄膜晶體管的源極連接，源極連接低電壓信號(hào)輸入端；以及下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出信號(hào)為低電平且第一 時(shí)鐘信號(hào)輸入端輸入高電平時(shí)，控制下拉薄膜晶體管打開，分別與第一時(shí)鐘 信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、第三薄膜晶體管的源極、低電壓信號(hào)輸 入端、第 一薄膜晶體管的柵極以及所述下拉薄膜晶體管的柵極連接。
9、 根據(jù)權(quán)利要求8所述的移位寄存器，其特征在于，所述下拉薄膜晶體 管驅(qū)動(dòng)單元還與第二時(shí)鐘信號(hào)輸入端連"^妄；所述下拉薄膜晶體管驅(qū)動(dòng)單元具體包括第五薄膜晶體管，其漏極和柵極均與所述第一時(shí)鐘信號(hào)輸入端連接；第六薄膜晶體管，其漏極與所述第五薄膜晶體管的源極連接，柵極分別 與第三薄膜晶體管的源極、第一薄膜晶體管的柵極以及第一電容的一端連接，源極與所述低電壓信號(hào)輸入端連接；第七薄膜晶體管，其漏極與第五薄膜晶體管的源極連接，柵極與第二時(shí) 鐘信號(hào)輸入端連接，源極與所述低電壓信號(hào)輸入端連接；以及第八薄膜晶體管，其漏極與第三薄膜晶體管的源極連接，柵極與第五薄 膜晶體管的源極連接，源極與所述低電壓信號(hào)輸入端連接。
10、 一種液晶顯示器柵極驅(qū)動(dòng)裝置，其特征在于，包括沉積在液晶顯 示器陣列基板上的多個(gè)移位寄存器；除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和寄存器的復(fù)位信號(hào)輸入端以及自身的復(fù)位信號(hào)輸入端 連接；第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)；第奇數(shù)個(gè)移位寄存器的第 一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第 二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器的第一時(shí)鐘 信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘 信號(hào)；每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。
11、 一種液晶顯示器柵極驅(qū)動(dòng)裝置，其特征在于，包括多個(gè)沉積在液 晶顯示器陣列基板上的多個(gè)移位寄存器；除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和 與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接；第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)，最后一個(gè)移位寄存器 的復(fù)位信號(hào)輸入端輸入幀起始信號(hào)；第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第 二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)；第偶數(shù)個(gè)移位寄存器的第一時(shí)鐘 信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘 信號(hào)；每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。
12、 一種液晶顯示器柵極驅(qū)動(dòng)裝置，其特征在于，包括多個(gè)沉積在液 晶顯示器陣列基板上的多個(gè)移位寄存器；除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和 與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端以及自身的復(fù)位信號(hào)輸入端連接；第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)； 第奇數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第一時(shí)鐘信號(hào)，第 偶數(shù)個(gè)移位寄存器的第一時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)； 每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。
13、 一種液晶顯示器柵極驅(qū)動(dòng)裝置，其特征在于，包括多個(gè)沉積在液 晶顯示器陣列基板上的多個(gè)移位寄存器；除第一個(gè)移位寄存器和最后一個(gè)移位寄存器外，其余每個(gè)移位寄存器的 信號(hào)輸出端均和與其相鄰下一個(gè)移位寄存器的信號(hào)輸入端以及與其相鄰的上 一個(gè)移位寄存器的復(fù)位信號(hào)輸入端連接，第一個(gè)移位寄存器的信號(hào)輸出端與 第二個(gè)移位寄存器的信號(hào)輸入端連接，最后一個(gè)移位寄存器的信號(hào)輸出端和 與與其相鄰的上一個(gè)移位寄存器的復(fù)位信號(hào)輸入端以及自身的復(fù)位信號(hào)輸入端連接；第一個(gè)移位寄存器的信號(hào)輸入端輸入幀起始信號(hào)，最后一個(gè)移位寄存器的復(fù)位信號(hào)輸入端輸入幀起始信號(hào)；第奇數(shù)個(gè)移位寄存器的第 一 時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第 一 時(shí)鐘信號(hào)，第偶數(shù)個(gè)移位寄存器的第 一 時(shí)鐘信號(hào)輸入端輸入系統(tǒng)第二時(shí)鐘信號(hào)； 每個(gè)移位寄存器的低電壓信號(hào)輸入端輸入低電平信號(hào)； 每個(gè)移位寄存器的高電壓信號(hào)輸入端輸入高電平信號(hào)。
全文摘要
本發(fā)明涉及一種移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置，該移位寄存器包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管，還包括下拉薄膜晶體管驅(qū)動(dòng)單元，用于當(dāng)信號(hào)輸出端輸出低電平且第一時(shí)鐘信號(hào)輸入端輸入信號(hào)為高電平時(shí)，控制下拉薄膜晶體管打開；以及下拉薄膜晶體管，其柵極連接所述下拉薄膜晶體管驅(qū)動(dòng)單元，漏極分別與信號(hào)輸出端、第一電容以及第一薄膜晶體管的漏極連接，源極連接低電壓信號(hào)輸入端。本發(fā)明提供的移位寄存器及液晶顯示器柵極驅(qū)動(dòng)裝置，能夠有效抑制輸出噪聲，并能保證移位寄存器和柵極驅(qū)動(dòng)裝置中的各薄膜晶體管不會(huì)產(chǎn)生大的閾值電壓偏移，從而保證移位寄存器以及柵極驅(qū)動(dòng)裝置的正常工作壽命。
文檔編號(hào)G09G3/36GK101546607SQ20081010278
公開日2009年9月30日 申請(qǐng)日期2008年3月26日 優(yōu)先權(quán)日2008年3月26日
發(fā)明者商廣良 申請(qǐng)人:北京京東方光電科技有限公司