專利名稱：用于顯示器件的驅(qū)動集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種利用PSRAM或DRAM作為圖形存儲器的驅(qū)動集成電路， 更具體地，涉及一種用于能夠增加存儲器產(chǎn)量的顯示器件的驅(qū)動集成電路。
背景技術(shù)：
在用于驅(qū)動顯示器件的驅(qū)動集成電路中，靜態(tài)隨機接入存儲器(SRAM) 通常用于作為圖形存儲器，最近，偽SRAM (PSRAM)或動態(tài)隨機接入存儲 器(DRAM)被用作圖形存儲器。
對于傳統(tǒng)PSRAM啟動偏置電壓的電平是通過寄存器中的數(shù)字數(shù)據(jù)設(shè)置 來控制的。即，傳統(tǒng)上，對于所有集成在個晶圓中的驅(qū)動集成電路的基準(zhǔn)偏 置電壓的電平基于已經(jīng)設(shè)置在寄存器中的數(shù)字數(shù)據(jù)進行選擇，最終的字線偏置 電壓根據(jù)所選的基準(zhǔn)偏置電壓電平來確定。
在此，為向每一個驅(qū)動集成電路的PSRAM提供基準(zhǔn)偏置電壓，該基準(zhǔn)偏 置電壓與一個公共程序設(shè)置的相同數(shù)字數(shù)據(jù)對應(yīng)。此時，由于基準(zhǔn)偏置電壓為 模擬電壓，其可以根據(jù)工藝環(huán)境而改變。
換句話說，盡管分別提供給驅(qū)動集成電路的所有數(shù)字數(shù)據(jù)具有相同值，但 基于這些數(shù)字數(shù)據(jù)產(chǎn)生的基準(zhǔn)偏置電壓可以根據(jù)工藝環(huán)境具有不同的值。因 此， 一些基準(zhǔn)偏置電壓中所具有的電平遠遠偏離目標(biāo)值，并且施加這些基準(zhǔn)偏 置電壓的一些驅(qū)動集成電路可能因此而不工作。
通過該方式制造的驅(qū)動集成電路與存儲前面所提到的程序的軟件一起供 應(yīng)給顯示器件制造商。此時，如前面所述，在提供的驅(qū)動集成電路中，施加遠 遠偏離目標(biāo)值的基準(zhǔn)偏置電壓的有缺陷的驅(qū)動集成電路，不得不被丟棄，因為程序不能對其進行操作。
總之，按照慣例，在一個晶圓中形成的所有驅(qū)動集成電路中，提供給 PSRAM所必須的基準(zhǔn)偏置電壓的電平依靠公共程序設(shè)置，從而使得不可能補
償由于工藝變化而引起的用于PSRAM的驅(qū)動電壓的不穩(wěn)定性，由于不穩(wěn)定性 而導(dǎo)致驅(qū)動集成電路的產(chǎn)量損失。

發(fā)明內(nèi)容
因此，本發(fā)明涉及一種用于顯示器件的驅(qū)動集成電路，其基本消除了現(xiàn)有 技術(shù)的局限和缺點而導(dǎo)致的一個或多個問題。
本發(fā)明的一個目標(biāo)在于提供一種用于顯示器件的驅(qū)動集成電路，其能夠利 用額外的非易失性存儲器穩(wěn)定字線偏置電壓，并利用外部驅(qū)動電壓或來自驅(qū)動 集成電路的泵單元的泵升電壓驅(qū)動非易失性存儲器，以最小化集成電路由于增 加非易失性存儲器而導(dǎo)致的尺寸增加，從而在沒有很大程度增加驅(qū)動集成電路 的尺寸的情況下能夠增加驅(qū)動集成電路的產(chǎn)量。
本發(fā)明的其他優(yōu)點、目的以及特征部分將在下面詳細描述，并且對于熟悉
本領(lǐng)域的技術(shù)人員通過下面描述的研究部分變得清晰，或從本發(fā)明的實踐中得 知。通過在文字描述、杈利要求書以及附圖中具體指出的結(jié)果可以實現(xiàn)并獲得 本發(fā)明的目的以及其他優(yōu)點。
為了達到本發(fā)明的這些目的和其它優(yōu)點，正如在此具體地和廣義地描述，
用于顯示器件的驅(qū)動集成電路包括用于存儲圖像數(shù)據(jù)的第一存儲單元；用于 存儲控制所述第一存儲單元的操作中所必須的各種驅(qū)動信號的電平的基準(zhǔn)數(shù) 據(jù)的第二存儲單元；用于基于存儲在所述第二存儲單元中的基準(zhǔn)數(shù)據(jù)設(shè)置驅(qū)動 信號電平并將所述設(shè)置電平的驅(qū)動信號提供給所述第一存儲單元的功率產(chǎn)生 單元；以及用于控制所述功率產(chǎn)生單元的操作的控制單元。
驅(qū)動信號可以包括用于驅(qū)動第一存儲單元的字線的字線偏置電壓；用于 驅(qū)動第一存儲單元的位線的位線預(yù)加壓偏置電壓；以及用于驅(qū)動第一存儲單元 的電容器的上電極的電容器上電極偏置電壓。
功率產(chǎn)生單元可以基于存儲在第二存儲單元的基準(zhǔn)數(shù)據(jù)設(shè)置基準(zhǔn)偏置電 壓的電平來控制驅(qū)動信號的電平。
第一存儲單元可以是易失性存儲器。優(yōu)選地，第一存儲單元可以是動態(tài)隨機接入存儲器(DRAM)或偽靜態(tài)速
記接入存儲器(PSRAM)。
第二存儲單元可以是非易失性存儲器。
優(yōu)選地，第二存儲單元可以是電可檫除和可編程只讀存儲器(EEPROM)、 一次可編程(OTP) EPROM、鐵電RAM (FRAM)、磁RAM (MRAM)和
閃存中的一種。
功率產(chǎn)生單元包括基準(zhǔn)偏置發(fā)生器，其用于基于來自第二存儲單元的基準(zhǔn) 數(shù)據(jù)設(shè)置基準(zhǔn)偏置電壓電平，并輸出所設(shè)置的電平的基準(zhǔn)偏置電壓；RAM功 率發(fā)生器用于從基準(zhǔn)偏置發(fā)生器接收基準(zhǔn)偏置電壓，基于所接收的基準(zhǔn)偏置電 壓設(shè)置驅(qū)動信號的電平，并輸出所設(shè)置的電平的驅(qū)動信號。
功率產(chǎn)生單元還包括增強(boosting)時鐘發(fā)生器，其用于將時鐘信號提 供給RAM功率發(fā)生器，以使RAM功率發(fā)生器能夠放大和輸出驅(qū)動信號中的 任何一種；RAM功率發(fā)生控制器，用于基于提供給控制單元的來自存儲器操 作模式控制寄存器的控制值，控制基準(zhǔn)偏置發(fā)生器、RAM功率發(fā)生器和增強 時鐘發(fā)生器的操作；以及上電復(fù)位電路，用于確定到第一和第二存儲單元的 RAM驅(qū)動電壓是否穩(wěn)定，以確定是否運行第一存儲單元、第二存儲單元、基 準(zhǔn)偏置發(fā)生器以及RAM功率發(fā)生控制器。
第二存儲單元可以通過用于顯示器件的驅(qū)動集成電路的多個外部終端提 供基準(zhǔn)數(shù)據(jù)、阱偏置電壓、位線預(yù)加壓偏置電壓和字線偏置電壓。
驅(qū)動集成電路還包括泵單元，用于在控制單元的控制下輸出泵升電壓；穩(wěn) 定電路，用于穩(wěn)定來自泵單元的泵升電壓以產(chǎn)生對于驅(qū)動第二存儲單元所必須 的偏置電壓，并分別通過第一到第三轉(zhuǎn)換器將產(chǎn)生的偏置電壓提供給第二存儲 單元；以及基準(zhǔn)電壓電平控制解碼器，其中控制單元可以包括控制寄存器， 用于控制穩(wěn)定電路和第一到第三轉(zhuǎn)換器的操作，以控制用于第二存儲單元的擦 除操作和寫入操作的時間和第二存儲單元的偏置電壓的應(yīng)用次數(shù)；以及電平控 制寄存器，用于產(chǎn)生基準(zhǔn)數(shù)據(jù)的RAM功率發(fā)生器，其中基準(zhǔn)電壓電平控制解 碼器可以接收來自RAM功率發(fā)生器電平控制寄存器的基準(zhǔn)數(shù)據(jù)，解碼接收到 的基準(zhǔn)數(shù)據(jù)并將解碼后的基準(zhǔn)數(shù)據(jù)提供給第二存儲單元。
偏置電壓可以包括阱偏置電壓、位線預(yù)加壓偏置電壓和字線偏置電壓，其 中驅(qū)動集成電路還包括多個外部終端，分別用于提供基準(zhǔn)數(shù)據(jù)、阱偏置電壓、位線預(yù)加壓偏置電壓和字線偏置電壓到第二存儲單元；以及多個轉(zhuǎn)換器，每一 個用于在所述控制器的控制下，在所述一個終端和所述第二存儲單元之間使能 或中斷電連接。
第二存儲單元還存儲用于設(shè)置第一存儲單元的更新時間的更新數(shù)據(jù)。 驅(qū)動集成電路還包括更新信號發(fā)生器，用于基于來自第—存儲單元的更新
數(shù)據(jù)產(chǎn)生更新信號，并將產(chǎn)生的更新信號提供給第一存儲單元。
應(yīng)該理解，本發(fā)明的前面概括性描述和以下詳細描述都是示意性的和解釋
性的，意在對本發(fā)明的權(quán)利要求提供進一步解釋。


附圖提供對本發(fā)明進一步理解，并且結(jié)合進來作為本說明書一部分。附圖 示出多個實施例，并且結(jié)合說明書以解釋本發(fā)明的原理。在附圖中
圖1示出了根據(jù)本發(fā)明第一實施方式的用于顯示器件的驅(qū)動集成電路結(jié) 構(gòu)的方框圖2示出了根據(jù)本發(fā)明第二實施方式的用于顯示器件的驅(qū)動集成電路結(jié) 構(gòu)的方框圖；以及
圖3示出了根據(jù)本發(fā)明第三實施方式的用于顯示器件的驅(qū)動集成電路結(jié) 構(gòu)的方框圖。
具體實施例方式
下面將詳細說明本發(fā)明的優(yōu)選實施方式，其實施例在附圖中示出。盡可能， 附圖中相同的附圖標(biāo)記表示相同或相似的元件。在本發(fā)明以下描述中，如果在 此引入的已知的功能和結(jié)構(gòu)的詳細描述使得本發(fā)明的主要內(nèi)容變得不清晰，則 將其省略。
第一實施方式
圖1示出了根據(jù)本發(fā)明第一實施方式的用于顯示器件的驅(qū)動集成電路結(jié) 構(gòu)的方框圖。
如圖1所示，根據(jù)本發(fā)明第一實施方式的用于顯示器件的驅(qū)動集成電路包 括用于存儲圖像數(shù)據(jù)的第一存儲單元301;用于存儲基準(zhǔn)數(shù)據(jù)的第二存儲單 元302，該基準(zhǔn)數(shù)據(jù)用于控制對于第一存儲單元301的工作所必須的多種驅(qū)動信號的電平；用于基于第二存儲單元302中存儲的基準(zhǔn)數(shù)據(jù)設(shè)置驅(qū)動信號的電 平并將設(shè)置的電平的驅(qū)動信號提供給第一存儲單元301的功率產(chǎn)生單元101;
以及用于控制功率產(chǎn)生單元101的控制單元100。
在此，第一存儲單元301為存儲外部圖像數(shù)據(jù)的圖形存儲器。優(yōu)選地，第 一存儲單元301可以是動態(tài)隨機接入存儲器(DRAM)或利用DRAM單元的 偽靜態(tài)隨機接入存儲器(PSRAM)
第二存儲單元302為非易失性存儲器，其即使在斷電的情況下也能保持存 在其中的信息。優(yōu)選地，第二存儲單元302可以是電可擦除和可編程只讀存儲 器(EEPROM)、 一次可編程(OTP) EPROM、鐵電RAM (FRAM)、磁 RAM (MRAM)和閃存中的一種。
功率產(chǎn)生單元101包括基準(zhǔn)偏置發(fā)生器215，其用于基于來自第二存儲單 元302的基準(zhǔn)數(shù)據(jù)設(shè)置基準(zhǔn)偏置電壓電平，并輸出所設(shè)置的電平的基準(zhǔn)偏置電 壓；RAM功率發(fā)生器213，用于從基準(zhǔn)偏置發(fā)生器215接收基準(zhǔn)偏置電壓， 基于所接收的基準(zhǔn)偏置電壓設(shè)置驅(qū)動信號的電平，并輸出所設(shè)置的電平的驅(qū)動 信號；增強時鐘發(fā)生器212，其用于將時鐘信號CLK1和CLK2提供給RAM 功率發(fā)生器2D，以使RAM功率發(fā)生器2B能夠放大和輸出驅(qū)動信號中的任 何一種；RAM功率發(fā)生控制器211，用于基于提供給控制單元100的來自存 儲器操作模式控制寄存器411的控制值，控制基準(zhǔn)偏置發(fā)生器215、 RAM功 率發(fā)生器213和增強時鐘發(fā)生器212的操作；以及上電復(fù)位電路214，用于確 定到第一和第二存儲單元301和302的RAM驅(qū)動電壓是否穩(wěn)定，以確定是否 運行第一存儲單元301、第一存儲單元302、基準(zhǔn)偏置發(fā)生器215以及RAM 功率發(fā)生控制器211。
在此，存儲器工作模式控制寄存器411為控制第一存儲單元301工作的寄 存器。寄存器411通過以待機模式、睡眠模式以及深度待機模式中的一種運行 第一存儲單元301減小驅(qū)動集成電路功率消耗。
基準(zhǔn)偏置發(fā)生器215包括多個雙極型晶體管(BJT)和多個金屬氧化硅場效 應(yīng)晶體管(MOSFET)。從基準(zhǔn)偏置發(fā)生器215輸出的基準(zhǔn)偏置電壓約為IV。 基準(zhǔn)偏置電壓的電平可以根據(jù)存儲在第二存儲單元302的基準(zhǔn)數(shù)據(jù)減小或增 加。將來自基準(zhǔn)偏置發(fā)生器215的基準(zhǔn)偏置電壓提供給RAM功率發(fā)生器213。 RAM功率發(fā)生器213確定基于基準(zhǔn)偏置電壓輸出的驅(qū)動信號是否準(zhǔn)確地具有目標(biāo)電壓電平。
在第一存儲器單元301包括彼此交叉排列的多個字線和多個位線，以及多 個用于存儲圖像數(shù)據(jù)的電容。
驅(qū)動信號包括用于驅(qū)動第一存儲單元301的字線的字線偏置電壓VPP;用 T驅(qū)動第一存儲單元301的位線的位線預(yù)加壓偏置電壓VBLP;以及用于驅(qū)動
第一存儲單元301的電容器的上電極的電容器上電極偏置電壓VCP。
除字線偏置電壓VPP、位線預(yù)加壓偏置電壓VBLP以及電容其上電極偏 置電壓VCP，基于基準(zhǔn)偏置RAM功率發(fā)生器213還產(chǎn)生對于第一存儲單元 301的工作所必須的各種偏置電壓。
RAM發(fā)生器213接收來自基準(zhǔn)偏置發(fā)生器215的基準(zhǔn)偏置電壓，并利用 基準(zhǔn)偏置電壓產(chǎn)生諸如字線偏置電壓VPP、位線預(yù)加壓偏置電壓VBLP以及 電容其上電極偏置電壓VCP的驅(qū)動信號。換句話說，RAM功率發(fā)生器213通 過以預(yù)定的比率升高或降低基準(zhǔn)偏置電壓來產(chǎn)生驅(qū)動信號。因此，驅(qū)動信號的 電平受基準(zhǔn)偏置電壓的電平的影響。
字線偏置電壓VPP高于提供給控制單元100的工作電壓VCC。 RAM功 率發(fā)生器213通過泵激工作電壓VCC以升壓(boost)，產(chǎn)生字線偏置電壓 VPP。對于泵作業(yè)，需要時鐘信號CLK1禾BCLK2。最后，增強時鐘發(fā)生器212 將這些時鐘脈沖CLK1和CLK2提供給RAM功率發(fā)生器213。
驅(qū)動信號具有預(yù)定范圍的電平以驅(qū)動第一存儲單元301。特別地，根據(jù)工 藝環(huán)境，驅(qū)動信號的電平可以超過所允許的誤差范圍。傳統(tǒng)地，沒有方法能夠 恢復(fù)施加電平超過所允許的誤差范圍的驅(qū)動信號的驅(qū)動集成電路。
然而，在本發(fā)明中，由于基準(zhǔn)偏置電壓的電平能夠通過改變存儲在第二存 儲單元302的基準(zhǔn)數(shù)據(jù)的電平來改變，可以達到隨著工藝環(huán)境的改變而將驅(qū)動 信號的電平變?yōu)樵寄繕?biāo)電平。
為了寫入或擦除第二存儲單元302中的基準(zhǔn)數(shù)據(jù)，有必要將基準(zhǔn)數(shù)據(jù)、阱 偏置電壓(阱偏置電壓)、位線預(yù)加壓偏置電壓VBLP以及字線偏置電壓VPP 提供給第二存儲單元302。最后，在第一實施方式中，在驅(qū)動集成電路外形成 用于提供基準(zhǔn)數(shù)據(jù)和各個電壓(阱偏置電壓、位線預(yù)加壓偏置電壓VBLP以及 字線偏置電壓VPP)的多個外部終端501到504。
艮P，第一外部終端501為提供基準(zhǔn)數(shù)據(jù)的終端，第二外部終端502為提供阱偏置電壓的終端，第三外部終端503為提供位線預(yù)加壓偏置電壓VBLP的終 端，第四外部終端504為提供字線偏置電壓VPP的終端。在未形成驅(qū)動集成 電路的晶圓的部分之上形成第一到第四外部終端501到504。通過第一外部終 端501提供給第二存儲單元302的基準(zhǔn)數(shù)據(jù)為解碼后的數(shù)據(jù)。
第二存儲單元302可以是EEPROM，如前面所述。需要非常高的電壓在 該EEPROM中寫入基準(zhǔn)數(shù)據(jù)。在第一實施方式中，從驅(qū)動集成電路的外面提 供該電壓。
另一方面，第一存儲單元301為易失性存儲器。為了保留存儲在第一存儲 單元301的信息，必須定期將更新信號提供給第一存儲單元301以將信息數(shù)據(jù) 重新輸入到第一存儲單元301。最后，含有關(guān)于第一存儲單元301的更新時間 的信息的更新數(shù)據(jù)進一步地存儲在本發(fā)明的第二存儲單元302。更新的數(shù)據(jù)通 過第一外部終端501以與上述基準(zhǔn)數(shù)據(jù)相同的方式存儲在第二存儲單元302。
同時，根據(jù)本發(fā)明第一實施方式的顯示器件的驅(qū)動集成電路還包括更新信 號發(fā)生器555，用于基于來自第二存儲單元302的更新數(shù)據(jù)來輸出更新信號。
艮口，更新信號發(fā)生器555從第二存儲單元302接收更新數(shù)據(jù)，基于接收的 更新數(shù)據(jù)產(chǎn)生更新信號，并將更新的信號提供給第一存儲單元301。隨后，上 述信息通過更新信號重新輸入到第一存儲單元301 。
在傳統(tǒng)驅(qū)動集成電路中，SRAM通常用于第一存儲單元。相比而言，在本 發(fā)明中，如上面所述，通過將更新數(shù)據(jù)存儲在第二存儲單元301，在不考慮存 第一存儲單元301的存儲器類型(非易失性存儲器或易失性存儲器)的情況下， 執(zhí)行驅(qū)動集成電路的寄存器設(shè)置。
第二實施方式
圖2示出了根據(jù)本發(fā)明第二實施方式的用于顯示器件的驅(qū)動集成電路結(jié) 構(gòu)的方框圖
參見圖2，除了圖l的結(jié)構(gòu)，根據(jù)本發(fā)明第二實施方式的用于顯示器件的 驅(qū)動集成電路還包括泵單元420，用于在控制單元100的控制下輸出泵升電壓； 穩(wěn)定電路421，用于穩(wěn)定來自泵單元420的泵升電壓以產(chǎn)生對于驅(qū)動第二存儲 單元302所必須的偏置電壓(阱偏置電壓、位線預(yù)加壓偏置電壓以及字線偏置 電壓)，并分別通過第一到第三轉(zhuǎn)換器SW1到SW3將產(chǎn)生的偏置電壓提供給 第二存儲單元302。除了存儲器操作模式控制寄存器411之外，控制單元IOO還包括控制寄存器412，用于控制穩(wěn)定電路421和轉(zhuǎn)換器SW1到SW3的操作， 以控制用于第二存儲單元302的擦除操作和寫入操作的時間和第二存儲單元 302的偏置電壓的應(yīng)用次數(shù)；以及用于產(chǎn)生基準(zhǔn)數(shù)據(jù)的RAM功率發(fā)牛器電平 控制寄存器413。根據(jù)本發(fā)明第二實施方式的用于顯示器件的驅(qū)動集成電路還 包括基準(zhǔn)電壓電平控制解碼器424，用于接收來自RAM功率發(fā)生器電平控制 寄存器413的基準(zhǔn)數(shù)據(jù)，解碼接收到的基準(zhǔn)數(shù)據(jù)并將解碼后的基準(zhǔn)數(shù)據(jù)提供給 第二存儲單元302。
穩(wěn)定電路421和第二存儲單元302通過第一到第三轉(zhuǎn)換器SW1到SW3 互相連接。阱偏置電壓通過第一轉(zhuǎn)換器SW1提供給第二存儲單元302，位線 預(yù)加壓偏置電壓通過第二轉(zhuǎn)換器SW2提供給第二存儲單元302，字線偏置電 壓通過第三轉(zhuǎn)換器SW3提供給第二存儲單元302。
調(diào)節(jié)器用作穩(wěn)定電路421 。泵單元420產(chǎn)生顯示器工作所必須的泵升電壓。 在驅(qū)動集成電路中提供泵單元420和穩(wěn)定電路421。
基準(zhǔn)電壓電平控制解碼器424在RAM功率產(chǎn)生電平控制寄存器413的控 制下，減少在第一和第二存儲單元301和302中使用的各種電壓的誤差。艮卩， 基準(zhǔn)電壓電平控制解碼器424產(chǎn)生1V的基準(zhǔn)電壓以確定用于第一和第二存儲 單元301和302中的各種電壓的矯正電平(correct level)。隨后，基準(zhǔn)電壓電 平控制解碼器424將每一個電壓與基準(zhǔn)電壓相比，并根據(jù)比較結(jié)果減小二者的 誤差。
根據(jù)本發(fā)明的第二實施方式的結(jié)構(gòu)中，將來自驅(qū)動集成電路中的相應(yīng)組成 元件的基準(zhǔn)數(shù)據(jù)、阱偏置電壓、位線預(yù)加壓偏置電壓和字線偏置電壓提供給第 二存儲單元302。
從控制單元100中的RAM功率發(fā)生電平控制寄存器413提供基準(zhǔn)數(shù) 據(jù)，從穩(wěn)定電路421提供阱偏置電壓、位線預(yù)加壓偏置電壓和字線偏置電壓。
基于設(shè)置在控制單元100的控制寄存器412中的控制值控制第二存儲單元 302的寫操作。
從RAM功率發(fā)生器電平控制寄存器413輸出的基準(zhǔn)數(shù)據(jù)被基準(zhǔn)電壓 電平控制解碼器424解碼，并隨后提供給第二存儲單元302。此時，在第二存 儲單元302所必須的電壓(阱偏置電壓、位線預(yù)加壓偏置電壓和字線偏置電壓) 未提供給第二存儲單元302之前，不執(zhí)行第二存儲單元302的寫操作(存儲基準(zhǔn)數(shù)據(jù)操作)或擦除操作(擦除基準(zhǔn)數(shù)據(jù)操作)?？刂萍拇嫫?12控制諸如第二存儲單元302的寫和擦除操作。當(dāng)控制寄存 器412操作穩(wěn)定電路421并打開第一到第三轉(zhuǎn)換器SW1到SW3時，將來自穩(wěn) 定電路421的阱偏置電壓、位線預(yù)加壓偏置電壓和字線偏置電壓提供給第二存 儲單元302因此，控制寄存器412控制穩(wěn)定電路421和第一到第三轉(zhuǎn)換器SW1到 SW3，以從穩(wěn)定電路421到第二存儲單元302控制阱偏置電壓，位線預(yù)加壓偏 置電壓和字線偏置電壓的應(yīng)用時間和次數(shù)，從而控制第二存儲單元302的寫操 作和擦除操作?？刂萍拇嫫?12控制穩(wěn)定電路421，并基于控制值設(shè)置第一到第三轉(zhuǎn)換器 SW1到SW3。因此，控制寄存器412能夠通過改變控制值調(diào)整應(yīng)用時間和應(yīng) 用次數(shù)。根據(jù)本發(fā)明第二實施方式，上述更新數(shù)據(jù)還存儲在用于顯示器件的驅(qū)動集 成電路中提供的第二存儲單元302，在驅(qū)動集成電路中還提供更新信號發(fā)生器 555。從RAM功率發(fā)生器電平控制寄存器413輸出更新數(shù)據(jù)。更新的數(shù)據(jù)以與 上面所述的基準(zhǔn)數(shù)據(jù)相同的方式存儲在第二存儲單元302中。 第三實施方式圖3示出了根據(jù)本發(fā)明第三實施方式的用于顯示器件的驅(qū)動集成電路結(jié) 構(gòu)的方框圖。根據(jù)本發(fā)明第三實施方式的用于顯示器件的驅(qū)動集成電路包括第一實施 方式和第二實施方式的功能，如圖3所示。根據(jù)本發(fā)明第三實施方式的用于顯示器件的驅(qū)動集成電路能夠通過控制 寄存器412控制打開/關(guān)閉轉(zhuǎn)換器SW1到SWIO，使得存儲在第二存儲單元302 的基準(zhǔn)數(shù)據(jù)不起作用(inactive)，并根據(jù)傳統(tǒng)程序通過允許用戶設(shè)置RAM功 率發(fā)生器電平控制寄存器413，調(diào)整基準(zhǔn)偏置電壓和字線偏置電壓的電平。在圖3中，編碼后的基準(zhǔn)數(shù)據(jù)輸入到第一外部終端501。編碼后的基準(zhǔn)數(shù) 據(jù)通過基準(zhǔn)電壓電平控制解碼器424解碼并提供給第二存儲單元302。在第一到第十轉(zhuǎn)換器SW1到SW10中的第一到第三轉(zhuǎn)換器SW1到SW3 與上述的第一到第三轉(zhuǎn)換器SW1到SW3相同，從而省略對其描述。第四轉(zhuǎn)換器SW4打開/關(guān)閉以響應(yīng)來自控制寄存器412的控制信號，并在 SW4打開時，將第一外部終端501的基準(zhǔn)數(shù)據(jù)提供給基準(zhǔn)電壓電平控制解碼 器424。第五轉(zhuǎn)換器SW5打開/關(guān)閉以響應(yīng)來自控制寄存器412的控制信號， 并在SW5打開時，將第二外部終端502的阱偏置電壓提供給基準(zhǔn)電壓電平控 制解碼器424。第六轉(zhuǎn)換器SW6打開/關(guān)閉以響應(yīng)來自控制寄存器412的控制 信號，并在SW6打開時，將第三外部終端503的位線預(yù)加壓偏置電壓提供給 基準(zhǔn)電壓電平控制解碼器424。第七轉(zhuǎn)換器SW7打開/關(guān)閉以響應(yīng)來自控制寄 存器412的控制信號，并在SW7打開時，將第四外部終端504的字線偏置電 壓提供給基準(zhǔn)電壓電平控制解碼器424。第八轉(zhuǎn)換器SW8打開/關(guān)閉以響應(yīng)來自控制寄存器412的控制信號，并在 SW8打開時，將來自RAM功率發(fā)生器電平控制寄存器413的基準(zhǔn)數(shù)據(jù)提供給 基準(zhǔn)電壓電平控制解碼器424。第九轉(zhuǎn)換器SW9打開/關(guān)閉以響應(yīng)來自控制寄 存器412的控制信號，并在SW9打開時，將來自基準(zhǔn)電壓電平控制解碼器424 的解碼后的基準(zhǔn)數(shù)據(jù)提供給基準(zhǔn)偏置發(fā)生器215。第十轉(zhuǎn)換器SW10打開/關(guān)閉 以響應(yīng)來自控制寄存器412的控制信號，并在SW9打開時，將來自第二存儲 單元302的基準(zhǔn)數(shù)據(jù)提供給基準(zhǔn)偏置發(fā)生器215。第九和第十轉(zhuǎn)換器SW9到SW10以相反的方式工作。g卩，當(dāng)?shù)诰呸D(zhuǎn)換器 SW9打開時，第十轉(zhuǎn)換器SW10關(guān)閉，以及當(dāng)?shù)诰呸D(zhuǎn)換器SW9關(guān)閉時，第十 轉(zhuǎn)換器SW10打開。第一到第十轉(zhuǎn)換器SW1到SW10的操作通過來自控制寄存器412的相應(yīng) 的控制信號來分別控制。當(dāng)?shù)谒牡降谄咿D(zhuǎn)換器SW4到SW7打幵并且其它轉(zhuǎn)換器關(guān)閉時，來自第一 外部終端501的基準(zhǔn)數(shù)據(jù)和來自第二到第四外部終端502到504的各種偏置電 壓提供給第二存儲單元302。同樣，當(dāng)?shù)诎宿D(zhuǎn)換器SW8和第一到第三轉(zhuǎn)換器SW1到SW3打開并且其 它轉(zhuǎn)換器關(guān)閉時，來自RAM功率發(fā)生器電平控制寄存器413的基準(zhǔn)數(shù)據(jù)和來 自穩(wěn)定電路421的各種偏置電壓提供給第二存儲單元302。同樣，當(dāng)?shù)诎宿D(zhuǎn)換器SW8和第五到第七轉(zhuǎn)換器SW5到SW7打開并且其 它轉(zhuǎn)換器關(guān)閉時，來自RAM功率發(fā)生器電平控制寄存器413的基準(zhǔn)數(shù)據(jù)和來 自第二到第四的外部終端502到504的各種偏置電壓提供給第二存儲單元302。同樣，當(dāng)?shù)谒霓D(zhuǎn)換器SW4和第一到第三轉(zhuǎn)換器SW1到SW3打開并且其 它轉(zhuǎn)換器關(guān)閉時，來自第一外部終端501的基準(zhǔn)數(shù)據(jù)和來自穩(wěn)定電路421的各 種偏置電壓提供給第二存儲單元302。在基準(zhǔn)數(shù)據(jù)存儲在第二存儲單元302以前，可以執(zhí)行以下操作以確定基于 基準(zhǔn)數(shù)據(jù)從基準(zhǔn)偏置發(fā)生器215輸出的基準(zhǔn)偏置電壓的電平是否滿足理想值。艮口，首先，打開第四轉(zhuǎn)換器SW4和第八轉(zhuǎn)換器SW8中的任一個和第九轉(zhuǎn) 換器SW9。因此，從外部終端501和RAM功率發(fā)生器電平控制寄存器413 中的任一個輸出基準(zhǔn)數(shù)據(jù)，然后將其提供給基準(zhǔn)電壓電平控制解碼器424。隨后，基準(zhǔn)電壓電平控制解碼器424解碼基準(zhǔn)數(shù)據(jù)并將解碼后的基準(zhǔn)數(shù)據(jù) 提供給第二存儲單元302。同樣，基準(zhǔn)電壓電平控制解碼器424將解碼后的基 準(zhǔn)數(shù)據(jù)通過打開的第九轉(zhuǎn)換器SW9提供給基準(zhǔn)偏置發(fā)生器215此時，由于驅(qū)動第二存儲單元302的偏置電壓未提供給第二存儲單元302， 所以基準(zhǔn)數(shù)據(jù)沒有存儲在第二存儲單元302。一旦從基準(zhǔn)電壓電平控制解碼器424接收到基準(zhǔn)數(shù)據(jù)，則基準(zhǔn)偏置發(fā)生器 215基于基準(zhǔn)數(shù)據(jù)輸出基準(zhǔn)偏置電壓。此時，如果基準(zhǔn)偏置電壓的電平在允許的范圍內(nèi)，則第五到第七轉(zhuǎn)換器 SW5到SW7或第一到第三轉(zhuǎn)換器SW1到SW3打開以將偏置電壓提供給第二 存儲單元302。因此，基準(zhǔn)數(shù)據(jù)存儲在第二存儲單元302。然后，第九轉(zhuǎn)換器SW9關(guān)閉，第十轉(zhuǎn)換器SW10打開。從而將存儲在第 二存儲單元302中的基準(zhǔn)數(shù)據(jù)提供給基準(zhǔn)偏置發(fā)生器215。另一方面，當(dāng)基準(zhǔn)偏置電壓超過允許的范圍內(nèi)，則通過改變RAM功率發(fā) 生器電平控制寄存器413的值來改變來自基準(zhǔn)電壓電平控制解碼器424的基準(zhǔn) 數(shù)據(jù)的電平，直到基準(zhǔn)偏置電壓的電平在所允許的范圍內(nèi)。然后，當(dāng)基準(zhǔn)偏置 電壓的電平在允許的范圍內(nèi)，則如上所述，將基準(zhǔn)數(shù)據(jù)存儲在第二存儲單元 302。如果基準(zhǔn)數(shù)據(jù)存儲在第二存儲單元302中，僅有第十轉(zhuǎn)換器SW10打開， 其它的轉(zhuǎn)換器關(guān)閉，從而將來自第二存儲單元302的基準(zhǔn)數(shù)據(jù)提供給基準(zhǔn)偏置 發(fā)生器215。當(dāng)生產(chǎn)驅(qū)動集成電路并將其投放市場時，只有第十轉(zhuǎn)換器SW10保持打開，其它的轉(zhuǎn)換器保持關(guān)閉狀態(tài)。卜.述更新數(shù)據(jù)進一步地存儲在根據(jù)本發(fā)明第三實施方式的用于顯示器件 的驅(qū)動集成電路中提供的第二存儲單元302。在驅(qū)動集成電路中還提供更新信號發(fā)生器555。更新數(shù)據(jù)可通過第一外部終端501從外部提供，或從RAM功率發(fā)生器電 平控制寄存器413提供。該更新數(shù)據(jù)以與上述基準(zhǔn)數(shù)據(jù)相同的方式存儲在第二 存儲單元302。根據(jù)本發(fā)明的第一到第三實施方式，具有上述結(jié)構(gòu)的驅(qū)動集成電路可用于 液晶顯示器件、等離子體顯示器件、發(fā)光顯示器件等。例如，液晶顯示器件包括彼此交叉排列的多個柵線GL和多個數(shù)據(jù)線DL， 以及在像素區(qū)中分別形成的多個像素單元，這些像素單元由柵線GL和數(shù)據(jù)線 DL交叉限定。每一個像素單元包括薄膜晶體管TFT，其用于轉(zhuǎn)換來自相應(yīng)的一個數(shù)據(jù)線 DL的灰度電壓，以響應(yīng)來自相應(yīng)的一個柵線GL的掃描脈沖；像素電極，用 于從薄膜晶體管TFT接收灰度電壓并基于所接收的灰度電壓顯示圖像；通用 電極，其與灰度電極相對設(shè)置并施加公用電壓Vcom;以及在像素電極和通用 電極之間形成的液晶層。根據(jù)第一到第三實施方式的驅(qū)動集成電路可用于驅(qū)動數(shù)據(jù)線。根據(jù)第一到第三實施方式，在第二存儲單元302中的更新數(shù)據(jù)的存儲使能 用于使用SRAM的液晶顯示器件的驅(qū)動程序可兼容地用于使用DRAM或 PSRAM的液晶顯示器件。根據(jù)本發(fā)明，利用額外的非易失性存儲器通過穩(wěn)定字線偏置電壓提高驅(qū)動 集成電路的產(chǎn)量，從上面描述中是顯而易見的。首先，利用外部驅(qū)動電壓或由驅(qū)動集成電路中的泵單元產(chǎn)生的泵升電壓驅(qū) 動非易失性存儲器，從而最小化集成電路由于增加非易失性存儲器而導(dǎo)致的尺 寸增加。其次，傳統(tǒng)驅(qū)動集成電路中，SRAM通常用作第一存儲單元。比較而言， 在本發(fā)明中，在第二存儲單元中的更新數(shù)據(jù)的存儲使能在相同的環(huán)境中執(zhí)行驅(qū) 動集成電路的寄存器設(shè)置，而不需考慮第一存儲單元的存儲器類型(非易失性 存儲器或易失性存儲器)。對于本領(lǐng)域的技術(shù)人員來說，在不偏離本發(fā)明精神或范圍的情況下，顯然 可以進行各種改進和變型。因此，本發(fā)明實施方式意欲覆蓋所有落入在本發(fā)明 的所附權(quán)利要求書及及其等效無限定的范圍內(nèi)的改進和變型。
權(quán)利要求
1. 一種用于顯示器件的驅(qū)動集成電路，包括第一存儲單元，用于存儲圖像數(shù)據(jù)；第二存儲單元，用于存儲控制所述第一存儲單元的操作中所必須的各種驅(qū)動信號的電平的基準(zhǔn)數(shù)據(jù)；功率產(chǎn)生單元，用于基于存儲在所述第二存儲單元中的基準(zhǔn)數(shù)據(jù)設(shè)置驅(qū)動信號電平，并將所述設(shè)置電平的驅(qū)動信號提供給所述第一存儲單元；以及控制單元，用于控制所述功率產(chǎn)生單元的操作。
2. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于，所述驅(qū)動信號包括用于驅(qū)動所述第一存儲單元的字線的字線偏置電壓； 用于驅(qū)動所述第一存儲單元的位線的位線預(yù)加壓偏置電壓；以及 用于驅(qū)動所述第一存儲單元的電容器的上電極的電容器上電極偏置電壓。
3. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于，所述功率產(chǎn)生單 元通過基于存儲在所述第二存儲單元的基準(zhǔn)數(shù)據(jù)設(shè)置基準(zhǔn)偏置電壓的電平來 控制所述驅(qū)動信號的電平。
4. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于，所述存儲單元為 易失性存儲器。
5. 根據(jù)權(quán)利要求4所述的驅(qū)動集成電路，其特征在于，所述第一存儲單 元為動態(tài)隨機接入存儲器(DRAM)或偽靜態(tài)隨機接入存儲器(PSRAM)。
6. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于，所述第二存儲單 元為非易失性存儲器。
7. 根據(jù)權(quán)利要求6所述的驅(qū)動集成電路，其特征在于，所述第二存儲單 元為電可擦除和可編程只讀存儲器(EEPROM)、 一次可編程(OTP) EPROM、 鐵電RAM (FRAM)、磁RAM (MRAM)和閃存中的一種。
8. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于，所述功率產(chǎn)生單 元包括基準(zhǔn)偏置發(fā)生器，其用于基于來自所述第二存儲單元的基準(zhǔn)數(shù)據(jù)設(shè)置基準(zhǔn) 偏置電壓并輸出所設(shè)置電平的基準(zhǔn)偏置電壓；以及RAM功率發(fā)生器，用于接收來自基準(zhǔn)偏置發(fā)生器的基準(zhǔn)偏置電壓，基于 所接收的基準(zhǔn)偏置電壓設(shè)置所述驅(qū)動信號的電平，以及輸出所述設(shè)置電平的驅(qū) 動信號。
9. 根據(jù)權(quán)利要求8所述的驅(qū)動集成電路，其特征在于，所述功率產(chǎn)生單元還包括增強時鐘發(fā)生器，用于將時鐘信號提供給RAM功率發(fā)生器，以使RAM 功率發(fā)生器能夠放大和輸出驅(qū)動信號中的任何一種；RAM功率發(fā)生控制器，用于基于控制電路中所提供的存儲器操作模式控 制寄存器的控制值來控制基準(zhǔn)偏置發(fā)生器、RAM功率發(fā)生控制器以及增強時 鐘發(fā)生器的操作；以及上電復(fù)位電路，用于確定第一和第二電壓單元的驅(qū)動電壓是否穩(wěn)定，以確 定是否運行第存儲單元、第二存儲單元、基準(zhǔn)偏置發(fā)生器以及RAM功率發(fā) 生控制器。
10. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于，所述第二存儲單 元通過用于顯示器件的驅(qū)動集成電路的多個外部終端，分別提供基準(zhǔn)數(shù)據(jù)、阱 偏置電壓、位線預(yù)加壓偏置電壓以及字線偏置電壓。
11. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于，還包括-泵單元，用于在所述控制電路的控制下輸出泵升電壓；穩(wěn)定單元，用于穩(wěn)定所述來自泵單元的泵升電壓以產(chǎn)生驅(qū)動所述第二存儲 單元所需的偏置電壓，并通過第一到第三轉(zhuǎn)換器分別將所述產(chǎn)生的偏置電壓提 供給所述第二存儲單元；以及基準(zhǔn)電j上電平控制解碼器，其中所述控制單元包括控制寄存器，用于控制所述穩(wěn)定電路和第一到第三轉(zhuǎn)換器的操作，以控制 第二存儲單元的擦除操作和寫操作的時間以及所述第二存儲單元的偏置電壓的應(yīng)用次數(shù)；以及RAM功率發(fā)生器電平控制寄存器，用于產(chǎn)生所述基準(zhǔn)數(shù)據(jù)； 其中所述基準(zhǔn)電壓電平控制解碼器從RAM功率發(fā)生器電平控制寄存器接收所述基準(zhǔn)數(shù)據(jù)，解碼所述接收到的基準(zhǔn)數(shù)據(jù)并將所述解碼后的基準(zhǔn)數(shù)據(jù)提供給所述第二存儲單元。
12. 根據(jù)權(quán)利要求11所述的驅(qū)動集成電路，其特征在于，所述偏置電壓 包括阱偏置電壓、位線預(yù)加壓偏置電)上以及字線偏置電壓；其中驅(qū)動集成電路還包括多個外部終端，用于分別為所述第二存儲單元提供基準(zhǔn)數(shù)據(jù)、阱偏置電壓、 位線預(yù)加壓偏置電壓以及字線偏置電壓；以及多個轉(zhuǎn)換器，每一個用于在所述控制器的控制下，在所述一個終端和所述 第二存儲單元之間使能或中斷電連接。
13. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于，所述第二存儲單 元還存儲用于設(shè)置所述第一存儲單元的更新時間的更新數(shù)據(jù)；以及還包括更新信號發(fā)生器，用于基于來自所述第二存儲單元的更新數(shù)據(jù)產(chǎn)生 更新信號并將產(chǎn)生的更新信號提供給所述第一存儲單元。
全文摘要
本發(fā)明公開了一種用于顯示器件的驅(qū)動集成電路，其能夠增加存儲器的產(chǎn)量。驅(qū)動集成電路包括用于存儲圖像數(shù)據(jù)的第一存儲單元，用于存儲控制所述第一存儲單元的操作中所必須的各種驅(qū)動信號的電平的第二存儲單元，用于基于存儲在所述第二存儲單元中的基準(zhǔn)數(shù)據(jù)設(shè)置驅(qū)動信號電平并將所述設(shè)置電平的驅(qū)動信號提供給所述第一存儲單元的功率產(chǎn)生單元，以及用于控制所述功率產(chǎn)生單元的操作的控制單元。
文檔編號G09G5/39GK101299329SQ20081009449
公開日2008年11月5日 申請日期2008年4月30日 優(yōu)先權(quán)日2007年5月2日
發(fā)明者崔淏镕, 徐尚助, 方正培, 樸根亨, 申奉祚, 鄭用喆, 金學(xué)潤 申請人:忠北大學(xué)校產(chǎn)學(xué)協(xié)力團