專利名稱：用于顯示控制的半導體集成電路器件的制作方法
技術領域：
本發(fā)明涉及用于顯示控制的半導體集成電路器件，以及可以有 效地應用于例如驅動液晶顯示(LCD)面板的LCD控制器/驅動器的 技術。
背景技術：
近年來，具有二維地設置成矩陣的用于顯示的多個像素的點陣 型液晶面板通常用作諸如移動電話和個人數(shù)字助理(PDA)的便攜式 電子設備的顯示單元。在設備內部設置有液晶顯示控制器件(LCD 控制器)，其以半導體集成電路形式實現(xiàn)，且負責液晶面板的顯示 控制；以及LCD驅動器，用于在控制器件或組合LCD控制器和LCD 驅動器而構建的LCD驅動和控制器件(LCD控制器/驅動器)的控制 下驅動液晶面4反。
關于包括在使用LCD單元的移動電話中的顯示驅動和控制器件 (LCD驅動和控制器件)的描述例如可以參閱專利文獻1。日本未審專利公開No. 2005-4343
發(fā)明內容
本發(fā)明對上述用來驅動移動電話或PDA的LCD面板的液晶顯示 (LCD)驅動和控制器件(LCD控制器/驅動器)進行了研究。根據(jù)該 研究，對于所設置的用來在LCD控制器/驅動器中存儲顯示數(shù)據(jù)以便
以QVGA分辨率即320 x 240像素的分辨率驅動LCD面板的隨機訪問 存儲器(RAM)而言，其在10MHz量級上的訪問周期不會引起產品規(guī) 范上的問題。然而，在800 x 480像素的WVGA分辨率的情況下，已 證明需要更高速的存儲器訪問周期來滿足WVGA分辨率，因為盡管在 WVGA中由于像素數(shù)目增大引起要傳送的數(shù)據(jù)量也增大，但產品規(guī)范 仍要求保持和QVGA情況中一樣快的數(shù)據(jù)傳送時間。在這個方面，考 慮到在移動電話和PDA中設置LCD控制器/驅動器并且從在待機狀態(tài) 消耗盡可能低的電流的角度而言，通過提高存儲器件的電流承載能 力來改進RAM的性能并不是合適的。
本發(fā)明的 一 個目的是提供一種用于在不提高存儲器件的電流承 載能力的情況下實現(xiàn)更高速的存儲器訪問周期的技術。
通過說明書和附圖的描述，本發(fā)明的上述目的和其它目的以及 新穎特征將變得明顯。
本申請中公開的本發(fā)明的典型方面概括如下。
一種用于顯示控制的半導體集成電路器件，設置有存儲單元陣 列，其中以陣列來布置能夠存儲顯示數(shù)據(jù)的多個存儲單元；外圍電
路，位于存儲單元陣列的外圍，能夠實現(xiàn)將顯示數(shù)據(jù)寫入到顯示數(shù) 據(jù)存儲器中以及將顯示數(shù)據(jù)從顯示數(shù)據(jù)存儲器中讀出；以及控制電 路，其能夠控制經由外圍電路對存儲單元陣列的讀寫操作。存儲單 元陣列包括多個存儲塊，每個存儲塊都能夠存儲顯示數(shù)據(jù)?？刂齐?路包括控制邏輯，該控制邏輯能夠以下列方式實現(xiàn)對存儲塊的寫操 作的并行處理在完成對存儲塊中的一個存儲塊的數(shù)據(jù)寫入之前， 開始對另一存儲塊的數(shù)據(jù)寫入。由此，可以執(zhí)行對存儲塊的寫操作 的并行處理。
以下簡要描述通過本申請中公開的本發(fā)明的典型方面可以獲得 的有益效果。
因此，可以提供一種在不提高存儲器件的電流承載能力的情況下 實現(xiàn)對顯示數(shù)據(jù)存儲器的更高速訪問周期的技術。
圖l是示出LCD控制器/驅動器的配置的例子的框圖，該LCD控 制器/驅動器是根據(jù)本發(fā)明的用于顯示控制的半導體集成電路器件 的例子。
圖2示出LCD控制器/驅動器以及由其所驅動的LCD面板。
圖3是示出LCD控制器/驅動器主要部分的配置的例子的框圖。
圖4是示出LCD控制器/驅動器主要部分的配置的另一例子的框圖。
圖5A和5B示出對圖3所示配置中的存儲塊的行向寫入。 圖6A和6B示出對圖4所示配置中的存儲塊的列向寫入。 圖7是示出LCD控制器/驅動器主要部分的配置的另一例子的框圖。
圖8是圖7所示配置的操作時序圖。 圖9示出LCD控制器/驅動器的行向寫入和列向寫入。 圖10A和10B是對圖3所示配置中的顯示存儲器的寫入操作的 時序圖。
圖11是LCD控制器/驅動器的配置的另 一例子中的操作時序圖。 圖12示出LCD控制器/驅動器的配置的另一例子。
具體實施例方式
1.典型實施例。首先，概述這里所公開發(fā)明的典型實施例。在 對典型實施例的該概要描述中，為識別附圖中部件而在括號中給出 的參考標記或標號只是參考標記或標號所指部件的概念中所涵蓋的 有代表性的實體。根據(jù)本發(fā)明典型實施例的用于顯示控制的半導體集成電路 器件(200 ),包括存儲單元陣列(ARY)，其中以陣列來布置能 夠存儲顯示數(shù)據(jù)的多個存儲單元；外圍電路(100-1、 101-1、 102-1、 103-1),位于存儲單元陣列的外圍，能夠實現(xiàn)將顯示數(shù)據(jù)寫入到存 儲單元陣列中以及將顯示數(shù)據(jù)從存儲單元陣列中讀出；以及控制電
路，其能夠控制經由外圍電路對存儲單元陣列的讀寫操作。存儲單
元陣列包括多個存儲塊(100-2、 101-2、 102-3、 103-2)，每個存 儲塊都能夠存儲顯示數(shù)據(jù)?？刂齐娐钒刂七壿?400 )，該控制 邏輯能夠以下列方式實現(xiàn)對存儲塊的寫操作的并行處理在完成對 存儲塊中的一個存儲塊的數(shù)據(jù)寫入之前，開始對另一存儲塊的數(shù)據(jù) 寫入。借助于這種配置，由于以下列方式執(zhí)行對存儲塊的寫操作的 并行處理在完成對存儲塊中的一個存儲塊的數(shù)據(jù)寫入之前，開始 對另一存儲塊的數(shù)據(jù)寫入，所以可以縮短寫周期并實現(xiàn)更高速的存 儲器訪問周期。而且，在這種情況下，也不需要提高存儲器件的電 流承載能力。更具體而言，在根據(jù)本發(fā)明 一個實施例的用于顯示控制的半 導體集成電路(200 )中，控制邏輯可以配置成，當以一個像素數(shù)據(jù) 為單位執(zhí)行對存儲單元陣列的數(shù)據(jù)寫入時，使得在完成將一 個像素 數(shù)據(jù)寫入到一個存儲塊之前，開始將下一像素數(shù)據(jù)寫入到另一存儲 塊中。存儲單元陣列可以分成多個列向和行向的存儲塊?？刂七壿嬇渲贸赡軌蛲ㄟ^輸入訪問命令來進行順序操作，并 且在存儲塊之間可以共享數(shù)據(jù)總線(D-BUS)和地址總線(A-BUS)。傳送控制電路(401 )可以設置成以將由顯示單元顯示的逐線 的數(shù)據(jù)順序對來自存儲塊的輸出數(shù)據(jù)進行重新布置，且然后將重新 布置的數(shù)據(jù)傳送到下一電路。傳送控制電路以將由顯示單元顯示的逐線的數(shù)據(jù)順序對來自 存儲塊的輸出數(shù)據(jù)進行重新布置，且然后將重新布置的數(shù)據(jù)傳送到 下一電路，被重新布置的輸出數(shù)據(jù)在傳遞期間通過總線(F-BUS)傳 送至下一電路，在該總線上可以以時分方式傳送來自存儲塊的輸出 數(shù)據(jù)。提供了窗口功能，所述窗口功能能夠實現(xiàn)對通過設定可選地 址而限定的矩形區(qū)域進行連續(xù)訪問，并且當用n來表示所分割的存 儲塊的數(shù)目時，列數(shù)和行數(shù)被設定成n的倍數(shù)。用于顯示控制的半導體集成電路可以配置成使得在一系列 的用于寫入的寫周期中插入命令周期，且在命令周期中接受用于隨 才幾訪問的命令。用于顯示控制的半導體集成電路可以配置成使得當N表示 在顯示數(shù)據(jù)傳送期間順序選擇的存儲器內部地址中的 一 個存儲器內 部地址時，將地址N和地址N+l分配給不同的存儲塊。 2.實施例的描述。然后更為詳細地描述實施例。 圖1示出了一種液晶顯示(LCD)控制器/驅動器，該LCD控制器 /驅動器是根據(jù)本發(fā)明的用于顯示控制的半導體集成電路的例子。如 圖2所示，該LCD控制器/驅動器200驅動點陣型LCD面板300。盡 管不是限制性的，但該LCD面板300支持WVGA且具有800 x 480像 素的分辨率。如圖1所示，LCD控制器/驅動器200包括顯示數(shù)據(jù)存 儲器2 06 ，作為存儲器來存儲在點陣型LCD面板上以圖形方式顯示的 數(shù)據(jù)，且該LCD控制器/驅動器200與用于對存儲器進行讀寫的電路 以及輸出LCD面板驅動信號的驅動器一起，在單個半導體襯底上構 造為半導體集成電路。
LCD控制器/驅動器200設置有控制單元201,該控制單元201 根據(jù)來自外部微處理器、微計算機等的命令來控制芯片內部的所有 部件。LCD控制器/驅動器200還設置有脈沖發(fā)生器202，其基于 來自外部的振蕩信號或來自耦合到外部終端的振蕩器的振蕩信號生 成芯片內部的參考時鐘脈沖；以及時序控制電路203，其基于時鐘脈 沖生成芯片內部的各種電路的操作時序的時序信號。
L C D控制器/驅動器2 0 0進 一 步設置有系統(tǒng)接口 2 0 4,其接收諸如 經由未示出的系統(tǒng)總線從微計算機等傳送的靜態(tài)顯示數(shù)據(jù)之類的數(shù) 據(jù)和指令并將顯示數(shù)據(jù)發(fā)送給微計算機。LCD控制器/驅動器200進 一步設置有外部顯示數(shù)據(jù)接口 205，其接收經由未示出的顯示數(shù)據(jù)總 線從應用處理器等傳送的水平和垂直同步信號HSYNC、 VSYNC以及動 態(tài)圖像數(shù)據(jù)。
此外，LCD控制器/驅動器200設置有顯示數(shù)據(jù)存儲器2G6和位 轉換(BGR)電路207，顯示數(shù)據(jù)存儲器206存儲位圖形式的顯示數(shù) 據(jù)，BGR電路207執(zhí)行諸如對從微計算機寫入的RGB數(shù)據(jù)的位進行重 新布置的位處理。LCD控制器/驅動器200還設置有寫入數(shù)據(jù)鎖存電 路208、讀取數(shù)據(jù)鎖存電路209以及地址生成電路210，寫入數(shù)據(jù)鎖 存電路208鎖存并保持通過位轉換電路207轉換的顯示數(shù)據(jù)或者經 由外部顯示數(shù)據(jù)接口 205輸入的顯示數(shù)據(jù)，讀取數(shù)據(jù)鎖存電路209 保持從顯示數(shù)據(jù)存儲器206讀取的顯示數(shù)據(jù)，并且地址生成電路210 生成對顯示數(shù)據(jù)存儲器206的選定地址。
顯示數(shù)據(jù)存儲器206由包括多個存儲單元、字線和位線(數(shù)據(jù)線) 的存儲陣列以及可讀/寫RAM組成，該可讀/寫RAM具有地址解碼器， 該解碼器將從地址生成電路210供給的地址解碼成選擇存儲陣列內 的字線和位線的信號。顯示數(shù)據(jù)存儲器206還包括放大從存儲單元
列內的位線的寫驅動器。盡管不是限制性的，但在此實施例中，存 儲陣列配置成具有172， 800字節(jié)的存儲容量且允許通過17位地址 信號對列U8位)進行數(shù)據(jù)讀寫。
還進一步設置有用于要在面板上顯示的數(shù)據(jù)的鎖存電路212，以 便順序鎖存從顯示數(shù)據(jù)存儲器206讀取的顯示數(shù)據(jù)。LCD控制器/驅 動器還設置有LCD驅動電平生成電路216、色調電壓生成電路217 和Y調整電路218， LCD驅動電平生成電路216生成驅動液晶面板所 需的處于多級電平的電壓，色調電壓生成電路217生成為生成顯示 彩色和灰度圖像的波形信號所需的色調電壓，y調整電路218設定色 調電壓以便校正液晶面板的y特性。
在用于要在面板上顯示的數(shù)據(jù)的鎖存電路212之后，設置源極 線驅動電路215,其在從色調電壓生成電路217供給的色調電壓中選 擇與從用于要在面板上顯示的數(shù)據(jù)的鎖存電路212輸出的數(shù)據(jù)對應 的電壓，并輸出該電壓(源極線驅動信號)Sl-S480，該電壓S1-S480 又被施加到作為液晶面板的信號線的源極線。此外，還設置有柵 極線驅動電路219,其輸出被施加到作為液晶面板的選擇線的柵極線
(也稱作公共線)的電壓(柵極線驅動信號)G1-G800;以及掃描數(shù) 據(jù)生成電路220,其由移位寄存器等構成，生成掃描數(shù)據(jù)，用于將液 晶面板的每條柵極線依次驅動到所選電平。
還進一步設置有內部參考電壓生成電路221和電壓調節(jié)器222, 內部參考電壓生成電路221生成內部參考電壓，電壓調節(jié)器222通 過逐步降低從外部供給的例如3. 3V或2. 5V的電壓Vcc來為內部邏 輯電路生成例如為1. 5V的供給電壓VDD。在圖1中，SEL1、 SEL2是 數(shù)據(jù)選擇器，每個數(shù)據(jù)選擇器都可以在由時序控制電路輸出的選擇 信號的控制下允許多個輸入信號中的任意輸入信號通過。
控制單元201設置有用于控制諸如LCD控制器/驅動器200的工 作模式之類的芯片工作狀態(tài)的控制寄存器CTR,以及用于存儲用來引 用控制寄存器CTR和顯示數(shù)據(jù)存儲器206的索引信息的索引寄存器 IXR。當外部微計算機等指定指令以通過將指令寫入到索引寄存器中 來執(zhí)行時，控制單元201生成并輸出與指定的指令對應的控制信號。
在上述配置的控制單元201的控制下，LCD控制器/驅動器200 執(zhí)行呈現(xiàn)(rendering)處理，其中LCD控制器/驅動器200根據(jù)來 自微計算機等的命令和數(shù)據(jù)，順序地將顯示數(shù)據(jù)寫入到顯示數(shù)據(jù)存 儲器206中以便將圖像顯示在未示出的液晶面板上。LCD控制器/驅 動器還執(zhí)行讀取處理，其中LCD控制器/驅動器周期性地從顯示數(shù)據(jù) 存儲器206中讀取顯示數(shù)據(jù)，且生成和輸出被施加到液晶面板的源 極線的信號以及生成和輸出被順序施加到柵極線的信號。
系統(tǒng)接口 204接收從諸如微計算機的系統(tǒng)控制器件傳送來的諸 如要被設定在寄存器中的數(shù)據(jù)和顯示數(shù)據(jù)的信號以及將顯示數(shù)據(jù)發(fā) 送到系統(tǒng)控制器件，其中這些數(shù)據(jù)是呈現(xiàn)到顯示數(shù)據(jù)存儲器206中 所需要的。在這個實施例中，系統(tǒng)接口配置成使得可以根據(jù)IM3-1 和IM0/ID終端的狀態(tài)，從作為Series 80接口的18位、16位、9 位、8位并行或串行輸入/輸出接口中選^^f壬一接口 。
LCD控制器/驅動器200設置有用于顯示數(shù)據(jù)存儲器206的修復 電路2 30和修復信息設定電路240，修復電路230修復存儲器數(shù)據(jù)內
容的錯誤位，修復信息設定電路240保留包括錯誤位的待修復的存 儲器行的地址作為修復信息。盡管不是限制性的，但作為修復信息 設定電路240,這里使用可以存儲待修復的存儲器行或列的地址的熔 斷器電路。根據(jù)設定在修復信息設定電路240中的修復信息，修復 電路230用冗余部分來替換顯示數(shù)據(jù)存儲器206中包括錯誤位的字 線或數(shù)據(jù)線部分。在顯示數(shù)據(jù)存儲器206中，除了用于存儲顯示數(shù) 據(jù)的正常存儲空間之外，單獨設置了修復區(qū)域(修復存儲區(qū)域)2 06a。 修復區(qū)域206a包括用于修復字線的字線修復區(qū)域和用于修復數(shù)據(jù)線 的數(shù)據(jù)線修復區(qū)域。根據(jù)設定在修復信息設定電路240中的信息， 執(zhí)行通過修復電路230的冗余修復。這可能在以下的各種情況下發(fā) 生當顯示數(shù)據(jù)經由寫數(shù)據(jù)鎖存電路208被寫入到顯示數(shù)據(jù)存儲器 206中時，當存儲在顯示數(shù)據(jù)存儲器206中的數(shù)據(jù)被讀出以便傳送到 系統(tǒng)側時，以及當存儲在顯示數(shù)據(jù)存儲器206中的數(shù)據(jù)經由用于要 顯示在面板上的數(shù)據(jù)的鎖存電路212被讀出時。
圖3示出LCD控制器/驅動器200的主要部分的配置的例子。 顯示數(shù)據(jù)存儲器206包括存儲單元陣列ARY和控制邏輯400，在 存儲單元陣列ARY中能夠存儲顯示數(shù)據(jù)的存儲單元以陣列形式被行 向和列向布置。存儲單元陣列ARY在行向被分成兩個存儲塊100-2、 101-2。
在存儲塊(塊0) 100-2的外圍，布置有用于讀取的顯示數(shù)據(jù)且 能夠對從存儲器塊100-2中輸出的顯示數(shù)據(jù)進行鎖存的鎖存電路
100- 3和外圍電路100-1。
在存儲塊(塊1) 101-2的外圍，布置有用于讀取的顯示數(shù)據(jù)且 能夠對從存儲器塊101-2中輸出的顯示數(shù)據(jù)進行鎖存的鎖存電路
101- 3和外圍電路101-1。
控制邏輯400輸出分別用于存儲塊、數(shù)據(jù)和地址信號的讀/寫控 制信號RWO、 RW1。讀/寫控制信號RW0供給到外圍電3各100-1，且該 讀/寫控制信號RWO能夠控制從存儲塊100-2讀取數(shù)據(jù)以及控制將數(shù) 據(jù)寫入到存儲塊100-2。讀/寫控制信號RW1供給到外圍電路101-1，
且該讀/寫控制信號RW1能夠控制從存儲塊101-2讀取數(shù)據(jù)以及控制 將數(shù)據(jù)寫入到存儲塊101-2。控制邏輯400經由數(shù)據(jù)總線D-BUS耦合 到外圍電路100-1、 101-1。對外圍電路100-1、 101-1的數(shù)據(jù)收發(fā)可 以經由該數(shù)據(jù)總線D-BUS來執(zhí)行。此外，控制邏輯400經由地址總 線A-BUS耦合到外圍電路100-1、 101-1。通過該地址總線A-BUS可 以執(zhí)行讀取地址和寫入地址向外圍電3各100-1、 101-1的傳送。
在這個例子中，內部邏輯地址被如下地分配給存儲塊100-2、 101-2。
偶數(shù)的列地址被分配給存儲塊100-2且奇數(shù)的列地址被分配給 存儲塊101-2。如圖5A所示，通過這樣的地址分配，才艮據(jù)列地址為 奇數(shù)還是偶數(shù)，將逐像素的顯示數(shù)據(jù)寫入到顯示數(shù)據(jù)存儲器206中 的不同塊中。即，在連續(xù)的行向訪問中，如果對顯示數(shù)據(jù)存儲器206 設置偶數(shù)的列地址，則數(shù)據(jù)被寫入到存儲塊(塊0) 100-2,如果對 顯示數(shù)據(jù)存儲器206設置奇數(shù)的列地址，則數(shù)據(jù)被寫入到存儲塊(塊 1)101-2。列地址每次增加或減少時，交替給出偶數(shù)列或奇數(shù)列。 因而，將顯示數(shù)據(jù)分布在存儲塊(塊0)100-2和存儲塊(塊1 )101-2 中，并寫入到每個塊中。如圖5B中所示，將這種寫入定義為與LCD 面板300的水平方向對應的行向寫入。對于顯示數(shù)據(jù)存儲器206的 行向寫入，按行地址和列地址的增加和減少的不同組合，可以有四
種模式。
圖IOA和圖IOB示出對顯示數(shù)據(jù)存儲器206的寫入操作的時序。 為了進行比較，圖IOB示出圖3中所示配置的存儲器的寫入操 作的時序，圖1 OA示出本例寫入操作的時序。
這里，與圖3中所示配置不同，在存儲器沒有被分成塊的情況 下，如圖10A所示，每次寫使能信號WR為低電平時，通過內部數(shù)據(jù) 總線來傳送來自外部數(shù)據(jù)總線DB的顯示數(shù)據(jù)(Data)。這時，給出 內部地址信號，通過該信號執(zhí)行向顯示數(shù)據(jù)存儲器206的數(shù)據(jù)寫入。
在這種情況下，在完成在當前寫周期中的一個像素數(shù)據(jù)的寫入后， 在下一寫周期開始另一像素數(shù)據(jù)的寫入。例如，在完成在一個像素
的第一顯示數(shù)據(jù)Datal的寫入后，在下一寫周期開始另一像素的下 一顯示數(shù)據(jù)Data2的寫入。在完成顯示數(shù)據(jù)Data2的寫入后，在下 一寫周期開始一個像素的下一顯示數(shù)據(jù)DaU3的寫入。
另一方面，根據(jù)圖3所示配置，由于偶數(shù)的列地址分配給存儲 塊100-2且奇數(shù)的列地址分配給存儲塊101-2,如圖IOB所示，因此 在完成對存儲塊100-2的數(shù)據(jù)寫入之前，可以開始對存儲塊101-2 的數(shù)據(jù)寫入。在完成對存儲塊101-2的寫入前，可以開始對存儲塊
100- 2的數(shù)據(jù)寫入。例如，在完成將一個像素的第一顯示數(shù)據(jù)Datal 寫入到存儲塊(塊0) 100-2中前，可以在下一寫周期中開始將一個 像素的下一顯示數(shù)據(jù)Data2寫入到存儲塊101-2中。在完成該顯示 數(shù)據(jù)Data2的寫入前，可以在下一寫周期中開始將一個像素的下一 顯示數(shù)據(jù)Data3寫入到存儲塊100-2中。這樣，可以并行地執(zhí)行對 存儲塊100-2的數(shù)據(jù)寫入和對存儲塊101-2的數(shù)據(jù)寫入。因而，圖 10B中所示的寫入操作可以使寫周期比圖10A所示情形中的寫周期 更短，且可以獲得更高速的存儲器訪問周期。另外，不需要提高存 儲器件的電流承載能力。
如上所述，對顯示數(shù)據(jù)存儲器206分配內部邏輯地址，且如果 列地址是偶數(shù)則將數(shù)據(jù)寫入到存儲塊(塊0) 100-2,如果列地址是 奇數(shù)則將數(shù)據(jù)寫入到存儲塊(塊1 ) 101-2。因此，當從顯示數(shù)據(jù)存 儲器206中讀取顯示數(shù)據(jù)時，對顯示數(shù)據(jù)進行重新布置以符合與LCD 面板300的終端配置對應的物理尋址。由傳送電路402在傳送控制 電路401的控制下執(zhí)行該顯示數(shù)據(jù)的重新布置。
應注意到，在存儲器置于可讀狀態(tài)后，結束該寫操作。這是為 了更高速地讀取要在異步工作的LCD面板300上顯示的數(shù)據(jù)。
圖7示出了傳送控制電路401和傳送電3各402的配置的例子。
如圖7所示，傳送控制電路401包括選擇器71、鎖存選擇電路 72以及總線控制電路73。用于讀取的顯示數(shù)據(jù)的鎖存電路100-3、
101- 3、用于要在面板上顯示的數(shù)據(jù)的鎖存電路212、以及選擇器71 通過傳送總線F-BUS耦合。提供選擇器71以便選擇性地將來自用于
讀取的顯示數(shù)據(jù)的鎖存電路100-3的輸出數(shù)據(jù)或者來自用于讀取的 顯示數(shù)據(jù)的鎖存電路101-3的輸出數(shù)據(jù)傳送至用于要在面板上顯示 的數(shù)據(jù)的鎖存電路212。鎖存選擇電路72選擇性地將用于讀取的顯 示數(shù)據(jù)的鎖存電路100-3、 101-3中的任一個設置在數(shù)據(jù)輸出狀態(tài)。 總線控制電路73通過控制選擇器71的操作，能夠實現(xiàn)將來自用于 讀取的顯示數(shù)據(jù)的鎖存電路100-3、 101-3的顯示數(shù)據(jù)時分傳送至用 于要在面板上顯示的數(shù)據(jù)的鎖存電路212。 圖8示出顯示面板的時分傳送的方案。
當通過傳送激活信號指示傳送開始時，與傳送時鐘信號同步地 執(zhí)行數(shù)據(jù)傳送。具體而言，從存儲塊100-2讀取顯示數(shù)據(jù)Data0、
Data2、 Data4.....n，并通過用于讀取的顯示數(shù)據(jù)的鎖存電路100-3
鎖存，同時從存儲塊101-2讀取顯示數(shù)據(jù)Datal、 Data3、 Data5.....
n+l，并通過用于讀取的顯示數(shù)據(jù)的鎖存電路101-3鎖存。通過選 擇器71執(zhí)行數(shù)據(jù)片(patch)切換，使得通過用于要在面板上顯示 的數(shù)據(jù)的鎖存電路212鎖存為了符合與LCD面板300的終端配置對 應的物理尋址而以Data0、 Datal、 Data2、 Data3、…、n、 n+l的 順序重新布置的顯示數(shù)據(jù)。
這里，在沒有在傳送總線F-BUS上執(zhí)行時分傳送的情況下，用 于顯示數(shù)據(jù)的重新布置的復雜布線將不可避免地存在于用于讀取的 顯示數(shù)據(jù)的鎖存電路100-3、 101-3與用于要在面板上顯示的數(shù)據(jù)的 鎖存電路212之間。這種布線區(qū)域將成為芯片尺寸減小的瓶頸。
另一方面，如果采用圖7所示的配置，則通過使用時分方式的 傳送總線F-BUS可以避免布線區(qū)域的顯著增大。
根據(jù)上述例子，可以獲得以下的有益效果。 (1)可以并行執(zhí)行對存儲塊100-2的數(shù)據(jù)寫入和對存儲塊 101-2的數(shù)據(jù)寫入；因而，可以使寫周期更短且可以實現(xiàn)更高速的存 儲器訪問周期。另外，不需要提高存儲器件的電流承載能力。
(2 )通過使用時分方式的傳送總線F-BUS可以避免布線區(qū)域的 顯著增大。200710192732.5
說明書第12/14頁
圖4示出LCD控制器/驅動器200的主要部分的配置的另一例子。 圖4所示的LCD控制器/驅動器200與圖3所示的LCD控制器/ 驅動器的主要不同在于，存儲單元陣列ARY不僅在行向分割還在列 向分割。具體而言，根據(jù)圖4所示的配置，存儲單元陣列ARY分成 四個存儲塊100-2、 101-2、 102-2、 103-2。關于各個存儲塊，外圍 電路100-1、 101-1、 102-1、 103-1和用于讀取的顯示數(shù)據(jù)的鎖存電 路100-3、 101-3、 102-3、 103-3分別相鄰設置。傳送電路402位于 用于所讀取的顯示數(shù)據(jù)的鎖存電路100-3、 101-3和用于所讀取的顯 示數(shù)據(jù)的鎖存電路102-3、 103-3之間。讀/寫控制信號RWO供給到 外圍電路100-1,且該讀/寫控制信號RWO能夠控制從存儲塊100-2 讀取數(shù)據(jù)和控制向存儲塊100-2寫入數(shù)據(jù)。讀/寫控制信號RW1供給 到外圍電路101-1,且該讀/寫控制信號RW1能夠控制從存儲塊 101-2讀取數(shù)據(jù)和控制向存儲塊101-2寫入數(shù)據(jù)。
讀/寫控制信號RW2供給到外圍電路102-1,且該讀/寫控制信 號RW2能夠控制從存儲塊102-2讀取數(shù)據(jù)和控制對存儲塊102-2寫 入數(shù)據(jù)。讀/寫控制信號RW3供給到外圍電路103-1,且該讀/寫控 制信號RW3能夠控制從存儲塊103-2讀取數(shù)據(jù)和控制對存儲塊103-2 寫入數(shù)據(jù)。控制邏輯4 00經由數(shù)據(jù)總線D-BUS耦合到外圍電路100-1 、 101-1、 102-1、 103-1?？梢酝ㄟ^該數(shù)據(jù)總線D-BUS對外圍電路IOO-I、 101-1、 102-1、 103-1執(zhí)行數(shù)據(jù)收發(fā)。進一步，控制邏輯400經由地 址總線A-BUS耦合到外圍電路100-1、 101-1、 102-1、 103-1?？梢?通過該地址總線A-BUS對外圍電路100-1、 101-1、 102-1、 103-1執(zhí) 行讀地址和寫地址的傳送。
如下向存^諸塊100-2、 101-2、 102-2、 103-2分配內部邏輯地址。 具體而言，向存儲塊100-2分配偶數(shù)的列地址和偶數(shù)的行地址。 向存儲塊101-2分配奇數(shù)的列地址和偶數(shù)的行地址。向存儲塊102-2 分配偶數(shù)的列地址和奇數(shù)的行地址。向存儲塊103-2分配奇數(shù)的列 地址和奇數(shù)的行地址。如圖6A所示，通過這樣的地址分配，根據(jù)作 為奇數(shù)或偶數(shù)的偶數(shù)或奇數(shù)列地址與偶數(shù)或奇數(shù)行地址的組合，逐
像素的顯示數(shù)據(jù)被寫入到顯示數(shù)據(jù)存儲器206中的不同塊中。具體 而言，指定偶數(shù)列地址和偶數(shù)行地址的數(shù)據(jù)將被寫入到存儲塊
100- 2。指定奇數(shù)列地址和偶數(shù)行地址的數(shù)據(jù)將被寫入到存儲塊
101- 2。指定偶數(shù)列地址和奇數(shù)行地址的數(shù)據(jù)將被寫入到存儲塊
102- 2。指定奇數(shù)列地址和奇數(shù)行地址的數(shù)據(jù)將被寫入到存儲塊
103- 2。因此，可以4丸^f亍如圖6B所示的與LCD面斧反300的垂直方向 對應的列向寫入以及如圖5B所示的與LCD面板300的水平方向對應 的行向寫入。對于對顯示數(shù)據(jù)存儲器206的列向寫入，按照行地址 和列地址的增加和減少的不同組合，可以有四種才莫式。
根據(jù)上述的例子，可以獲得以下的有益效果。
(1 )根據(jù)圖4所示的配置，因為存儲單元陣列ARY被分成四個 存儲塊，所以可以并行執(zhí)行對多個存儲塊的數(shù)據(jù)寫入。因而，可以 使寫周期更短且可以實現(xiàn)更高速的存儲器訪問周期。另外，不需要 提高存儲器件的電流承載能力。
(2 )存儲單元陣列ARY不僅在行向進行分割，還在列向進行分 割。這樣使得能夠執(zhí)行如圖6B所示的與LCD面板300的垂直方向對 應的列向寫入以及如圖5B所示的與LCD面板300的水平方向對應的 4亍向寫入。
盡管以上具體描述了由發(fā)明人作出的本發(fā)明，但應理解，本發(fā) 明不限于上述描述且可以在不離開本發(fā)明的精神的范圍內進行各種 修改。
例如，如圖11所示，在一系列寫入周期中可以插入命令周期， 且在該命令周期中可以接受對LCD控制器/驅動器200的外部命令 (LCD配置命令)。這樣可以通過外部命令來改變LCD控制器/驅動 器200的操作設定?？梢越邮沼糜谠O定存儲塊地址的命令作為外部 命令。通過考慮下一寫訪問中的地址，可以隨機地訪問存儲塊。
如圖12所示，可以提供以下功能設定存儲單元陣列ARY中的 可選地址(a)、 (b) 、 (c) 、 (d)并能夠對由該地址限定的可 選矩形區(qū)域(窗口區(qū)域)進行連續(xù)訪問。如果采用這種窗口限定功能，則當"n"表示存儲單元陣列被分成"n"塊時，在窗口區(qū)域內 的列數(shù)和行數(shù)都被設定成"n"的倍數(shù)。之所以這樣做是因為以下的 理由。
例如，如果存儲陣列分成兩塊，則指定偶數(shù)列地址的數(shù)據(jù)被寫 入到存儲塊(塊0) 100-2中，且指定奇數(shù)列地址的數(shù)據(jù)被寫入到存 儲塊(塊l) 101-2中。在行向寫入中，假設在偶數(shù)地址寫入第一線 上的第一數(shù)據(jù)，則第一線上的最后數(shù)據(jù)寫入在奇數(shù)地址。所以與第 一線的情況一樣，第二線上的數(shù)據(jù)寫入可以開始于偶數(shù)地址。這樣， 因為每條線上的第 一數(shù)據(jù)總是可以在偶數(shù)地址寫入，所以可以在并 不復雜的情況下控制對窗口區(qū)域的數(shù)據(jù)讀寫。
存儲單元陣列可以只在行向分割或只在列向分割或在行向與列 向上都分割。在每種情況下，陣列都可以分成任意數(shù)目的塊。
在以上的描述中，主要針對本發(fā)明在生成和輸出用于驅動液晶 面板的信號的LCD控制器/驅動器上的應用，說明了由本發(fā)明人作出 的本發(fā)明，LCD控制器/驅動器可以視作本發(fā)明的背景應用領域。然 而，本發(fā)明并不限于此，且還可以應用于驅動諸如有機EL顯示面板 的非LCD顯示器的用于顯示控制的半導體集成電路。
權利要求
1.一種用于顯示控制的半導體集成電路器件，包括存儲單元陣列，其中以陣列來布置能夠存儲顯示數(shù)據(jù)的多個存儲單元；外圍電路，位于所述存儲單元陣列的外圍，能夠實現(xiàn)將顯示數(shù)據(jù)寫入到所述存儲單元陣列中以及將所述顯示數(shù)據(jù)從所述存儲單元陣列中讀出；以及控制電路，能夠控制經由所述外圍電路對所述存儲單元陣列的讀寫操作，其中所述存儲單元陣列包括多個存儲塊，每個存儲塊都能夠存儲所述顯示數(shù)據(jù)，并且其中所述控制電路包括控制邏輯，該控制邏輯能夠以下列方式實現(xiàn)對所述存儲塊的寫操作的并行處理在完成對所述存儲塊中的一個存儲塊的數(shù)據(jù)寫入之前，開始對另一存儲塊的數(shù)據(jù)寫入。
2. 根據(jù)權利要求1所述的用于顯示控制的半導體集成電路器件， 其中，當以一個像素數(shù)據(jù)為單位將數(shù)據(jù)寫入到所述存儲單元陣列中 時，所述控制邏輯在完成將一個像素數(shù)據(jù)寫入到一個存儲塊之前， 開始將下 一像素數(shù)據(jù)寫入到另 一存儲塊中。
3. 根據(jù)權利要求1所述的用于顯示控制的半導體集成電路器件， 其中，所述存儲單元陣列包括以陣列形式在行向和列向上布置的能 夠存儲所述顯示數(shù)據(jù)的存儲單元，所述存儲單元陣列在行向上分成 多個存儲塊。
4. 根據(jù)權利要求3所述的用于顯示控制的半導體集成電路器件， 其中，當N表示在顯示數(shù)據(jù)傳送期間順序選擇的存儲器內部地址中 的一個地址時，地址N和地址N+l分配給不同的存儲塊。
5. 根據(jù)權利要求1所述的用于顯示控制的半導體集成電路器件， 其中，所述存儲單元陣列包括以陣列形式在行向和列向上布置的能 夠存儲所述顯示數(shù)據(jù)的存儲單元，所述存儲單元陣列在列向上分成 多個存儲塊。
6. 根據(jù)權利要求5所述的用于顯示控制的半導體集成電路器件， 其中，當N表示在顯示數(shù)據(jù)傳送期間順序選擇的存儲器內部地址中 的一個地址時，地址N和地址N+ 1分配給不同的存4諸塊。
7. 根據(jù)權利要求1所述的用于顯示控制的半導體集成電路器件， 其中，所述存儲單元陣列包括以陣列形式在行向和列向上布置的能 夠存儲所述顯示數(shù)據(jù)的存儲單元，所述存儲單元陣列在行向和列向 上分成多個存儲塊。
8. 根據(jù)權利要求7所述的用于顯示控制的半導體集成電路器件， 其中，當N表示在顯示數(shù)據(jù)傳送期間順序選擇的存儲器內部地址中 的一個地址時，地址N和地址N+ 1分配給不同的存儲塊。
9. 根據(jù)權利要求1所述的用于顯示控制的半導體集成電路器件， 其中，所述控制邏輯配置成能夠通過輸入訪問命令進行順序操作， 且在所述存儲塊之間共享數(shù)據(jù)總線和地址總線。
10. 根據(jù)權利要求1所述的用于顯示控制的半導體集成電路器 件，進一步包括傳送控制電路，用于以將由顯示單元顯示的逐線的 數(shù)據(jù)順序對來自所述存儲塊的輸出數(shù)據(jù)進行重新布置，且然后將所 重新布置的數(shù)據(jù)傳送到下一電路。
11. 根據(jù)權利要求10所述的用于顯示控制的半導體集成電路器對來自所述存儲塊的輸出數(shù)據(jù)進行重新布置，且然后將所重新布置 的數(shù)據(jù)傳送到下 一 電路，所重新布置的輸出數(shù)據(jù)在傳送期間通過總 線傳至下一電路，其中在該總線上可以以時分方式傳送來自所述存 儲塊的輸出數(shù)據(jù)。
12. 根據(jù)權利要求1所述的用于顯示控制的半導體集成電路器 件，其中，提供了窗口功能，所述窗口功能能夠實現(xiàn)對通過設定可 選地址而限定的矩形區(qū)域進行連續(xù)訪問，并且當用n來表示所分割 的存儲塊的數(shù)目時，列數(shù)和行數(shù)被設定成n的倍數(shù)。
13. 根據(jù)權利要求1所述的用于顯示控制的半導體集成電路器 件，其中，在一系列的用于寫入的寫周期中插入命令周期，且在所 述命令周期中接受用于隨機訪問的命令。
全文摘要
這里公開的用于顯示控制的半導體IC器件的目的在于，在不提高存儲器件的電流承載能力的情況下，實現(xiàn)更高速的存儲器訪問周期。該IC器件設置有能夠存儲顯示數(shù)據(jù)的存儲單元陣列、能夠實現(xiàn)對顯示數(shù)據(jù)的讀寫的外圍電路以及能夠控制對存儲單元陣列的讀寫操作的控制電路。存儲單元陣列包括多個存儲塊?？刂齐娐钒刂七壿?，該控制邏輯能夠以下列方式實現(xiàn)對寫操作的并行處理在完成對一個存儲塊的數(shù)據(jù)寫入之前，開始對另一存儲塊的數(shù)據(jù)寫入。通過對寫操作的并行處理，縮短了寫周期。
文檔編號G09G5/00GK101192397SQ20071019273
公開日2008年6月4日 申請日期2007年11月16日 優(yōu)先權日2006年11月27日
發(fā)明者園山浩史, 柴原輝, 辻壯介 申請人:株式會社瑞薩科技