專利名稱：數(shù)字模擬轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字模擬轉(zhuǎn)換器(digital-to-analog converterDAC)，特別是指一種適用于液晶顯示器等圖像顯示裝置的DAC。
背景技術(shù)：
作為用于現(xiàn)有的液晶顯示器的DAC之一，目前已知的DAC具有基準(zhǔn)電壓生成電路、有多個(gè)開關(guān)對(switch pairs)的選擇電路，以及電壓跟隨器(voltagefollower)。具體地，該DAC將6比特的數(shù)字信號作為輸入碼接收時(shí)，基準(zhǔn)電壓生成電路由32個(gè)電阻元件串聯(lián)連接組成，將該電阻元件各端的互不相同的33個(gè)基準(zhǔn)電壓供給選擇電路。選擇電路由37個(gè)開關(guān)對組成，所述37個(gè)開關(guān)對根據(jù)各個(gè)輸入碼的對應(yīng)比特，選擇2個(gè)輸入之中一方，若輸入碼為奇數(shù)，則選擇33個(gè)基準(zhǔn)電壓之中互相鄰接的兩個(gè)基準(zhǔn)電壓，若輸入碼為偶數(shù)，則重復(fù)選擇33個(gè)基準(zhǔn)電壓之中的一個(gè)基準(zhǔn)電壓，并將這些電壓供給電壓跟隨器。電壓跟隨器將接收的兩個(gè)電壓的平均值作為模擬信號輸出。即，輸入碼為奇數(shù)時(shí)，在電壓跟隨器生成鄰接的兩個(gè)基準(zhǔn)電壓的中間電壓(參考美國專利第6,373,419號)。
在上述現(xiàn)有的DAC中，隨著輸入比特?cái)?shù)(分解力)從6增加到8、10，應(yīng)該生成的基準(zhǔn)電壓的數(shù)目從33急劇增加到129、513，選擇電路所需的開關(guān)對的數(shù)目從37急劇增加到135、521。
鑒于液晶顯示器向著高精細(xì)化及多灰度化發(fā)展的現(xiàn)狀，上述現(xiàn)有技術(shù)不得不擴(kuò)大DAC的芯片尺寸。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于維持相同分解力的同時(shí)，減少DAC的構(gòu)成元件數(shù)。
為了達(dá)到上述目的，本發(fā)明中，利用MOS(metal-oxide-semiconductor)晶體管(transistor)的導(dǎo)通電阻(ON-resistance)進(jìn)行分壓，生成中間電壓。
具體說明為本發(fā)明由如下所述的選擇分壓電路和輸出電路構(gòu)成轉(zhuǎn)換器，所述轉(zhuǎn)換器使用互不相同的多個(gè)基準(zhǔn)電壓，將N(N為3以上的整數(shù))比特的數(shù)字信號轉(zhuǎn)換為模擬信號。即，所述選擇分壓電路，具有作為各個(gè)開關(guān)發(fā)揮功能的多個(gè)MOS晶體管，將m設(shè)為1以上的整數(shù)，將從2m到2m-1+1的整數(shù)之中的任意一個(gè)作為M時(shí)，根據(jù)所述數(shù)字信號之中的上位N-m比特，分別通過所述多個(gè)MOS晶體管之中互相數(shù)量相同的MOS晶體管，選擇所述多個(gè)基準(zhǔn)電壓之中的兩個(gè)基準(zhǔn)電壓，且用所述多個(gè)MOS晶體管之中互相串聯(lián)連接的M個(gè)MOS晶體管群的各個(gè)合成導(dǎo)通電阻，將所述選擇的兩個(gè)基準(zhǔn)電壓的差分割為M部分，以得到M-1個(gè)中間電壓。所述輸出電路，根據(jù)所述數(shù)字信號之中的下位m比特，將所述選擇的兩個(gè)基準(zhǔn)電壓之中的一個(gè)或者將所述M-1個(gè)中間電壓之中的一個(gè)，作為所述模擬信號，選擇性地輸出。
此時(shí)的基準(zhǔn)電壓生成電路具有互相串聯(lián)連接的2N-m個(gè)電阻元件，從該電阻元件的各端，將互不相同的2N-m+1個(gè)基準(zhǔn)電壓供給所述選擇分壓電路。
所述選擇分壓電路具有用于選擇所述多個(gè)基準(zhǔn)電壓之中互相鄰接的兩個(gè)基準(zhǔn)電壓的切換電路時(shí)，該切換電路，例如，具有用于根據(jù)各個(gè)所述數(shù)字信號的上位N-m比特之中的對應(yīng)比特，選擇2輸入之中一方的多個(gè)開關(guān)對，從所述數(shù)字信號的上位N-m比特之中的最下位比特開始數(shù)，與第n個(gè)比特對應(yīng)的開關(guān)對的數(shù)目an，由下式給出a1＝2、an＝an-1+2n-2(2≤n≤N-m)這樣，通過構(gòu)成所述多個(gè)開關(guān)對的MOS晶體管之中各個(gè)N-m個(gè)MOS晶體管，選擇所述互相鄰接的兩個(gè)基準(zhǔn)電壓。此時(shí)的所述選擇分壓電路的所述M個(gè)MOS晶體管群，例如，由互相串聯(lián)連接的N-m+1個(gè)MOS晶體管構(gòu)成。所述M個(gè)MOS晶體管群之中的兩個(gè)MOS晶體管群，在所述互相串聯(lián)連接的N-m+1個(gè)MOS晶體管之中，包括用于選擇所述互相鄰接的兩個(gè)基準(zhǔn)電壓的N-m個(gè)MOS晶體管。
另外，所述選擇分壓電路具有用于選擇所述多個(gè)基準(zhǔn)電壓之中互相鄰接的兩個(gè)基準(zhǔn)電壓的切換電路時(shí)，所述選擇分壓電路進(jìn)一步包括解碼電路，所述解碼電路用于將P設(shè)為2以上且N-m以下的整數(shù)時(shí)，將所述數(shù)字信號的上位N-m比特之中的下位P比特，解碼為任意1個(gè)有效的2p個(gè)選擇信號；所述切換電路，例如，由2p個(gè)開關(guān)對和多個(gè)其它開關(guān)對構(gòu)成，所述2p個(gè)開關(guān)對用于根據(jù)各個(gè)所述2p個(gè)選擇信號之中對應(yīng)的選擇信號，選擇性地將2輸入傳輸給2輸出，所述多個(gè)其它開關(guān)對用于根據(jù)各個(gè)所述數(shù)字信號的上位N-m-P比特之中的對應(yīng)比特，選擇2輸入之中的一方。這樣，通過構(gòu)成所述全部開關(guān)對的MOS晶體管之中各個(gè)N-m-P+1個(gè)MOS晶體管，選擇所述互相鄰接的兩個(gè)基準(zhǔn)電壓。此時(shí)的所述選擇分壓電路的所述M個(gè)MOS晶體管群，例如，均由互相串聯(lián)連接的N-m-P+2個(gè)MOS晶體管構(gòu)成。所述M個(gè)MOS晶體管群之中的兩個(gè)MOS晶體管群，在所述互相串聯(lián)連接的N-m-P+2個(gè)MOS晶體管之中，包括用于選擇所述互相鄰接的兩個(gè)基準(zhǔn)電壓的N-m-P+1個(gè)MOS晶體管。
本發(fā)明能夠在維持相同分解力的同時(shí)，減少DAC的構(gòu)成元件數(shù)。


圖1所示為使用本發(fā)明的DAC的圖像顯示裝置的簡略平面圖；圖2所示為本發(fā)明的DAC結(jié)構(gòu)例的電路圖；圖3所示為圖2中的第2及第3切換電路的操作示意圖；圖4所示為圖2的DAC的全部操作的示意圖；圖5所示為圖2中的第2切換電路的變形例的原理示意圖；圖6所示為本發(fā)明的DAC的其它結(jié)構(gòu)例的電路圖；圖7所示為圖6中的第2及第3切換電路的操作示意圖；
圖8所示為圖6的DAC的全部操作的示意圖；圖9所示為圖6中的第2切換電路的變形例的原理示意圖；圖10所示為本發(fā)明的DAC的再一其它結(jié)構(gòu)例的電路圖；圖11所示為圖10中的解碼電路的操作示意圖；圖12所示為內(nèi)設(shè)在圖1中的各源極驅(qū)動器的DAC的輸入輸出特性的例的示意圖；圖13所示為本發(fā)明的DAC的又一其它結(jié)構(gòu)例的電路圖；圖14所示為圖13中的第6切換電路的操作示意圖；圖15所示為圖13的DAC的全部操作之中第5切換電路的貢獻(xiàn)部分的示意圖；圖16所示為圖13的DAC的全部操作之中組合切換電路的貢獻(xiàn)部分的示意圖；圖17所示為圖13的DAC的全部操作之中第4切換電路的貢獻(xiàn)部分的示意圖；圖18所示為圖1的圖像顯示裝置中的基準(zhǔn)電壓生成電路的結(jié)構(gòu)例的框圖；圖19所示為圖2中的第2切換電路的其它變形例的原理示意圖。
具體實(shí)施例方式
以下，利用

本發(fā)明的具體實(shí)施方式
。
圖1為本發(fā)明中，使用DAC的圖像顯示裝置的簡略平面圖。圖1所示的圖象顯示裝置1為液晶顯示器，包括液晶顯示面板(panel)10，其具有矩陣(matrix)狀配置的多個(gè)像素；多個(gè)柵極驅(qū)動器(gate driver)20；多個(gè)源極驅(qū)動器(source driver)25；控制器30，其用于控制所述柵極驅(qū)動器20及源極驅(qū)動器25。液晶顯示面板10的各像素具有TFT(thin film transistor)11和與其漏極(drain)連接的像素電容12。屬于同行像素的TFT11的柵極由公共的柵極驅(qū)動器20驅(qū)動。另外，屬于同列像素的TFT11的源極由公共的源極驅(qū)動器25驅(qū)動。所有的源極驅(qū)動器25構(gòu)成液晶驅(qū)動電路，該液晶驅(qū)動電路根據(jù)控制器30輸出的表示圖像灰度的數(shù)字信號驅(qū)動多個(gè)像素，源極驅(qū)動器25分別內(nèi)設(shè)有將數(shù)字信號轉(zhuǎn)換為每像素列的模擬信號的DAC。即，圖像顯示裝置1包括與像素列相同數(shù)量的DAC。
圖2示出本發(fā)明中DAC的結(jié)構(gòu)例。圖2的DAC為，將從bit5到bit0的6比特所表示的數(shù)字信號轉(zhuǎn)換為模擬信號Vout的轉(zhuǎn)換器，由基準(zhǔn)電壓生成電路100、第1切換電路(SW1)200、第2切換電路(SW2)300、第3切換電路(SW3)400、電壓跟隨器500、邏輯電路600構(gòu)成。
基準(zhǔn)電壓生成電路100是由互相串聯(lián)連接的16(＝26-2)個(gè)電阻元件組成的電阻分壓電路，從該電阻元件的各端，將互不相同的17個(gè)基準(zhǔn)電壓V0、V4、V8、…、V64供給第1切換電路200。
第1切換電路200是選擇17個(gè)基準(zhǔn)電壓V0～V64之中互相鄰接的兩個(gè)基準(zhǔn)電壓(以下，低的設(shè)為Vin1，高的設(shè)為Vin2。)的電路，在6比特的數(shù)字信號之中，從bit5到bit2的上位4比特作為控制信號接收。圖中的201是根據(jù)bit2導(dǎo)通/截止(on/off)控制的2個(gè)開關(guān)對；202是根據(jù)bit3導(dǎo)通/截止控制的3(＝2+22-2)個(gè)開關(guān)對；203是根據(jù)bit4導(dǎo)通/截止控制的5(＝3+23-2)個(gè)開關(guān)對；204是根據(jù)bit5導(dǎo)通/截止控制的9(＝5+24-2)個(gè)開關(guān)對。如上所述，第1切換電路200由19個(gè)2輸入-1輸出開關(guān)對構(gòu)成，所述19個(gè)2輸入-1輸出開關(guān)對根據(jù)各個(gè)bit5～bit2之中的對應(yīng)比特，選擇2個(gè)輸入之中的一方。若對應(yīng)比特為0，則各開關(guān)對選擇下側(cè)輸入，若對應(yīng)比特為1，則各開關(guān)對選擇上側(cè)輸入。
再有，構(gòu)成第1切換電路200的各開關(guān)對的2個(gè)開關(guān)分別為，N通道MOS晶體管或者P通道MOS晶體管或者結(jié)合這些而成的傳輸門(transfergate)。但是，在以下說明中，各開關(guān)視為P通道MOS晶體管(以下，僅稱為MOS晶體管。)。
例如，若從bit5到bit2的4比特為“0000”，則最低基準(zhǔn)電壓V0通過4(＝6-2)個(gè)MOS晶體管與第2切換電路300連接，次低基準(zhǔn)電壓V4通過其它4(＝6-2)個(gè)MOS晶體管與第2切換電路300連接。此時(shí)，Vin1＝V0、Vin2＝V4。另外，若從bit5到bit2的4比特為“0001”，則基準(zhǔn)電壓V4通過4個(gè)MOS晶體管與第2切換電路300連接，下一個(gè)比基準(zhǔn)電壓V4高的基準(zhǔn)電壓V8通過其它4個(gè)MOS晶體管與第2切換電路300連接。此時(shí)，Vin1＝V4、Vin2＝V8。若從bit5到bit2的4比特為“1111”，則基準(zhǔn)電壓V60通過4個(gè)MOS晶體管與第2切換電路300連接，最高基準(zhǔn)電壓V64通過其它4個(gè)MOS晶體管與第2切換電路300連接。此時(shí)，Vin1＝V60、Vin2＝V64。
第2切換電路300及第3切換電路400中示出的16個(gè)圓形標(biāo)志，分別是作為開關(guān)發(fā)揮功能的N通道MOS晶體管或者P通道MOS晶體管或者結(jié)合這些而成的傳輸門。但是，在以下說明中，各開關(guān)視為P通道MOS晶體管(以下，僅稱為MOS晶體管。)。
第2切換電路300，由節(jié)點(diǎn)n00與節(jié)點(diǎn)n01之間連接的1個(gè)MOS晶體管M00、節(jié)點(diǎn)n01與節(jié)點(diǎn)n02之間串聯(lián)連接的5(＝6-2+1)個(gè)MOS晶體管M01、節(jié)點(diǎn)n02與節(jié)點(diǎn)n03之間串聯(lián)連接的5(＝6-2+1)個(gè)MOS晶體管M02、節(jié)點(diǎn)n03與節(jié)點(diǎn)n04之間連接的1個(gè)MOS晶體管M03構(gòu)成。第1切換電路200選擇的兩個(gè)基準(zhǔn)電壓之中，低的電壓Vin1與節(jié)點(diǎn)n00連接，高的電壓Vin2與節(jié)點(diǎn)n04連接。這樣，例如從bit5到bit2的4比特為“0000”，且M00、M01、M02及M03全部導(dǎo)通時(shí)，基準(zhǔn)電壓V0與節(jié)點(diǎn)n01之間、節(jié)點(diǎn)n01與節(jié)點(diǎn)n02之間、節(jié)點(diǎn)n02與節(jié)點(diǎn)n03之間、節(jié)點(diǎn)n03與基準(zhǔn)電壓V4之間，分別存在由導(dǎo)通狀態(tài)的5個(gè)MOS晶體管組成的MOS晶體管群。通過這些4個(gè)互相串聯(lián)連接的MOS晶體管群的各個(gè)合成導(dǎo)通電阻，V0和V4之間的差被分割為4部分，得到3個(gè)中間電壓。在此，基準(zhǔn)電壓V0與節(jié)點(diǎn)n01之間的MOS晶體管群包括第1切換電路200中的4個(gè)MOS晶體管，節(jié)點(diǎn)n03與基準(zhǔn)電壓V4之間的MOS晶體管群包括第1切換電路200中的其它4個(gè)MOS晶體管。
而且，構(gòu)成上述4個(gè)MOS晶體管群的20個(gè)MOS晶體管的尺寸全部相等時(shí)，4個(gè)MOS晶體管群的各個(gè)合成導(dǎo)通電阻變得相等，所以，節(jié)點(diǎn)n01得到中間電壓V0+(V4-V0)/4，節(jié)點(diǎn)n02得到中間電壓V0+(V4-V0)/2，節(jié)點(diǎn)n03得到中間電壓V0+3(V4-V0)/4。另外，為了使節(jié)點(diǎn)n00的電壓成為基準(zhǔn)電壓V0，將M00、M01、M02、M03之中至少一個(gè)截止，以禁止在互相串聯(lián)連接的4個(gè)MOS晶體管群之間的電流流動。
第3切換電路400，由節(jié)點(diǎn)n00與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M04、節(jié)點(diǎn)n01與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M05、節(jié)點(diǎn)n02與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M06、節(jié)點(diǎn)n03與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M07構(gòu)成。
邏輯電路600根據(jù)由6比特?cái)?shù)字信號之中bit1及bit0組成的下位2比特，生成用于控制第2切換電路300的信號S0和用于控制第3切換電路400中的M04、M05、M06及M07各個(gè)的導(dǎo)通/截止的信號S1、S2、S3、S4。其結(jié)果，第3切換電路400根據(jù)bit1及bit0，選擇4個(gè)節(jié)點(diǎn)n00、n01、n02、n03之中任意1個(gè)節(jié)點(diǎn)的電壓，將其供給電壓跟隨器500。這樣，由第3切換電路400選擇的電壓作為模擬信號Vout從電壓跟隨器500輸出。
圖3示出圖2中的第2及第3切換電路300、400的操作，圖4示出圖2的DAC的全部操作。圖3中的Vn00、Vn01、Vn02、Vn03分別為節(jié)點(diǎn)n00、n01、n02、n03的電壓。在第2切換電路300中，例如使M01、M02及M03總導(dǎo)通，僅對M00的導(dǎo)通/截止，由bit1及bit0組成的2比特對應(yīng)的信號S0控制即可。M05與M07的尺寸相等時(shí)，不是在M06選擇Vn02，而是用M05和M07的導(dǎo)通電阻，將Vn01和Vn03之間的差分割為2部分，從而也能夠生成Vn01和Vn03的中間電壓(相當(dāng)于Vn02)。圖4中的V1、V2、V3、V5、V6、V7等為由第1及第2切換電路200、300生成的中間電壓。
圖5所示為圖2中的第2切換電路300的變形例。這里，使用MOS晶體管的柵極寬W與柵極長L之間的比，將該MOS晶體管的尺寸表示為“W/L”。例如，構(gòu)成圖2中的M01的5個(gè)MOS晶體管的尺寸均為W/L時(shí)，可以將這些5個(gè)MOS晶體管的串聯(lián)電路置換為1個(gè)MOS晶體管。但是，后者的MOS晶體管的尺寸為W/(5L)，有與5個(gè)MOS晶體管的串聯(lián)電路的合成導(dǎo)通電阻相等的導(dǎo)通電阻。對于構(gòu)成圖2中的M02的5個(gè)MOS晶體管，也可以進(jìn)行同樣的置換。
如上所述，根據(jù)圖2的DAC，第1及第2切換電路200、300作為前述選擇分壓電路進(jìn)行操作，所以輸入比特?cái)?shù)為6時(shí)，應(yīng)該生成的基準(zhǔn)電壓的數(shù)目為17，作為選擇電路進(jìn)行操作的第1切換電路200所需的開關(guān)對的數(shù)目為19。因此，與前述現(xiàn)有的DAC相比，即使考慮第2及第3切換電路300、400和邏輯電路600所需的構(gòu)成元件數(shù)，也可以在維持相同分解力的同時(shí)，減少DAC全部構(gòu)成元件數(shù)。而且，隨著輸入比特?cái)?shù)(分解力)從6增加到8、10，該效果變得更為顯著。
再有，對于上述4個(gè)MOS晶體管群，還可以分別串聯(lián)地增加相同數(shù)目的MOS晶體管。通過增加構(gòu)成4個(gè)MOS晶體管群的MOS晶體管的數(shù)目，增加了各MOS晶體管群的合成導(dǎo)通電阻，其結(jié)果，可以在節(jié)點(diǎn)n01、n02、n03得到更正確的中間電壓。
圖6示出本發(fā)明中DAC的其它結(jié)構(gòu)例。圖6的DAC為，將從bit5到bit0的6比特表示的數(shù)字信號轉(zhuǎn)換為模擬信號Vout的轉(zhuǎn)換器，由基準(zhǔn)電壓生成電路110、第1切換電路(SW1)200、第2切換電路(SW2)310、第3切換電路(SW3)410、電壓跟隨器500、邏輯電路610構(gòu)成。該DAC的特征在于，可以將第1切換電路200所選擇的兩個(gè)基準(zhǔn)電壓V60、V63的差分割為3部分，且可以將最大的基準(zhǔn)電壓V63作為模擬電壓Vout輸出。
基準(zhǔn)電壓生成電路110是由互相串聯(lián)連接的16(＝26-2)個(gè)電阻元件組成的電阻分壓電路，從該電阻元件的各端，將互不相同的17個(gè)基準(zhǔn)電壓V0、V4、V8、…、V60、V63供給第1切換電路200。第1切換電路200的結(jié)構(gòu)與圖2說明的結(jié)構(gòu)相同。
第2切換電路310，由節(jié)點(diǎn)n10與節(jié)點(diǎn)n11之間連接的1個(gè)MOS晶體管M10、節(jié)點(diǎn)n11與節(jié)點(diǎn)n12之間串聯(lián)連接的4個(gè)MOS晶體管M11、節(jié)點(diǎn)n12與節(jié)點(diǎn)n13之間連接的1個(gè)MOS晶體管M12、節(jié)點(diǎn)n13與節(jié)點(diǎn)n14之間連接的1個(gè)MOS晶體管M13、節(jié)點(diǎn)n14與節(jié)點(diǎn)n15之間串聯(lián)連接的4個(gè)MOS晶體管M14、節(jié)點(diǎn)n15與節(jié)點(diǎn)n16之間連接的1個(gè)MOS晶體管M15構(gòu)成。另外，由第1切換電路200選擇的兩個(gè)基準(zhǔn)電壓之中，低的電壓Vin1與節(jié)點(diǎn)n10連接，高的電壓Vin2與節(jié)點(diǎn)n16連接。這里，M10與圖2的M00對應(yīng)，M11及M12與圖2的M01對應(yīng)，M13及M14與圖2的M02對應(yīng)，M15與圖2的M03對應(yīng)。
第3切換電路410，由節(jié)點(diǎn)n10與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M16、節(jié)點(diǎn)n11與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M17、節(jié)點(diǎn)n12與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M18、節(jié)點(diǎn)n13與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M19、節(jié)點(diǎn)n14與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M20、節(jié)點(diǎn)n15與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M21、節(jié)點(diǎn)n16與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)MOS晶體管M22構(gòu)成。這里，M16與圖2的M04對應(yīng)，M17與圖2的M05對應(yīng)，M19與圖2的M06對應(yīng)，M21與圖2的M07對應(yīng)。
邏輯電路610根據(jù)從bit5到bit0的6比特?cái)?shù)字信號，生成用于控制第2切換電路310的信號S0和用于控制第3切換電路410中的M16、M17、M18、M19、M20、M21及M22各個(gè)的導(dǎo)通/截止的信號S1、S2、S3、S4、S5、S6、S7。
圖7示出圖6中的第2及第3切換電路310、410的操作。將由第1切換電路200選擇的兩個(gè)基準(zhǔn)電壓Vin1、Vin2的差分割為4部分的操作，與圖3所示的相同，所以省略說明。將兩個(gè)基準(zhǔn)電壓Vin1(＝V60)、Vin2(＝V63)的差分割為3部分的操作如下所示。
首先，若要得到Vout＝V60+(V63-V60)/3時(shí)，在第2切換電路310使M14及M15導(dǎo)通，使M10～M13之中至少一個(gè)截止的同時(shí)，在第3切換電路410使M16及M20導(dǎo)通，使M17、M18、M19、M21及M22截止。這樣，基準(zhǔn)電壓V60與電壓跟隨器500的輸入節(jié)點(diǎn)之間(經(jīng)由節(jié)點(diǎn)n10)、電壓跟隨器500的輸入節(jié)點(diǎn)與節(jié)點(diǎn)n15之間(經(jīng)由節(jié)點(diǎn)n14)、節(jié)點(diǎn)n15與基準(zhǔn)電壓V63之間(經(jīng)由節(jié)點(diǎn)n16)，分別存在由導(dǎo)通狀態(tài)的5個(gè)MOS晶體管組成的MOS晶體管群，通過這些3個(gè)互相串聯(lián)連接的MOS晶體管群的各個(gè)合成導(dǎo)通電阻，V60與V63之間的差被分割為3部分，得到Vout＝V60+(V63-V60)/3。
接著，若要得到Vout＝V60+2(V63-V60)/3時(shí)，在第2切換電路310使M10及M11導(dǎo)通，使M12～M15之中至少一個(gè)截止的同時(shí)，在第3切換電路410使M18及M22導(dǎo)通，使M16、M17、M19、M20及M21截止。這樣，基準(zhǔn)電壓V60與節(jié)點(diǎn)n11之間(經(jīng)由節(jié)點(diǎn)n10)、節(jié)點(diǎn)n11與電壓跟隨器500的輸入節(jié)點(diǎn)之間(經(jīng)由節(jié)點(diǎn)n12)、電壓跟隨器500的輸入節(jié)點(diǎn)與基準(zhǔn)電壓V63之間(經(jīng)由節(jié)點(diǎn)n16)，分別存在由導(dǎo)通狀態(tài)的5個(gè)MOS晶體管組成的MOS晶體管群，通過這些3個(gè)互相串聯(lián)連接的MOS晶體管群的各個(gè)合成導(dǎo)通電阻，V60和V63之間的差被分割為3部分，得到Vout＝V60+2(V63-V60)/3。
另外，以M10～M15之中至少一個(gè)處于截止?fàn)顟B(tài)為條件，若僅使M16～M22之中的M16導(dǎo)通，則Vout＝V60，若僅使M16～M22之中的M22導(dǎo)通，則Vout＝V63。
圖7中的Vn10、Vn11、Vn13、Vn15、Vn16分別為節(jié)點(diǎn)n10、n11、n13、n15、n16的電壓。在第2切換電路300中，例如使M10、M11、M13、M14及M15總導(dǎo)通，僅對M12的導(dǎo)通/截止由bit1及bit0組成的2比特對應(yīng)的信號S0控制即可。
圖8示出圖6的DAC的全部操作。本例中，若從bit5到bit2的4比特為“1111”，則執(zhí)行分割為3部分的操作，否則執(zhí)行分割為4部分的操作。圖8中的V1、V2、V3、V61、V62等是由第1、第2及第3切換電路200、310、410生成的中間電壓。
圖9示出圖6中的第2切換電路310的變形例。即，可以將各個(gè)尺寸為W/L的4個(gè)MOS晶體管(圖6中的M11和/或M14)置換成尺寸為W/(4L)的1個(gè)MOS晶體管。
如上所述，根據(jù)圖6的DAC，第1、第2及第3切換電路200、310、410作為前述選擇分壓電路進(jìn)行操作，從而可以實(shí)現(xiàn)分割為3部分的操作。
圖10示出本發(fā)明中DAC的再一其它結(jié)構(gòu)例。圖10的DAC為將從bit5到bit0的6比特表示的數(shù)字信號轉(zhuǎn)換為模擬信號Vout的轉(zhuǎn)換器，由基準(zhǔn)電壓生成電路100、第1切換電路(SW1)210、第2切換電路(SW2)320、第3切換電路(SW3)400、電壓跟隨器500、邏輯電路600、解碼電路620構(gòu)成。該DAC的特征在于第1切換電路210的結(jié)構(gòu)。
基準(zhǔn)電壓生成電路100的結(jié)構(gòu)與圖2說明的結(jié)構(gòu)相同，將互不相同的17個(gè)基準(zhǔn)電壓V0、V4、V8、…、V64供給第1切換電路210。
解碼電路620，將6比特?cái)?shù)字信號的上位4比特之中的下位2比特(bit3及bit2)，解碼為任意1個(gè)有效(邏輯值1)的4(＝22)個(gè)選擇信號T3、T2、T1、T0。圖11示出該解碼電路620的操作。
第1切換電路210為，選擇17個(gè)基準(zhǔn)電壓V0～V64之中互相鄰接的兩個(gè)基準(zhǔn)電壓(以下，低的設(shè)為Vin1、高的設(shè)為Vin2。)的電路，將6比特?cái)?shù)字信號之中上位2比特(bit5及bit4)和解碼電路620輸出的選擇信號T3、T2、T1、T0作為控制信號接收。
211是根據(jù)T0導(dǎo)通/截止控制、T0＝1時(shí)將2輸入(節(jié)點(diǎn)n0及n1的電壓)傳輸給2輸出的1個(gè)開關(guān)對。212是根據(jù)T1導(dǎo)通/截止控制、T1＝1時(shí)將2輸入(節(jié)點(diǎn)n1及n2的電壓)傳輸給2輸出的1個(gè)開關(guān)對。213是根據(jù)T2導(dǎo)通/截止控制、T2＝1時(shí)將2輸入(節(jié)點(diǎn)n2及n3的電壓)傳輸給2輸出的1個(gè)開關(guān)對。214是根據(jù)T3導(dǎo)通/截止控制、T3＝1時(shí)將2輸入(節(jié)點(diǎn)n3及n4的電壓)傳輸給2輸出的1個(gè)開關(guān)對。這些4(＝22)個(gè)開關(guān)對211～214，分別根據(jù)解碼電路620輸出的4個(gè)選擇信號T3、T2、T1、T0之中對應(yīng)的選擇信號，選擇性地將2輸入傳輸給2輸出，各開關(guān)對的上側(cè)輸出與一公共輸出連接，各開關(guān)對的下側(cè)輸出與另一公共輸出連接。于是，這2個(gè)公共輸出成為第2切換電路320的2輸入。
215是根據(jù)bit4導(dǎo)通/截止控制的5(＝22+1)個(gè)2輸入-1輸出開關(guān)對。這些5個(gè)開關(guān)對215的輸出為節(jié)點(diǎn)n0、n1、n2、n3、n4的電壓。216是根據(jù)bit5導(dǎo)通/截止控制的10(＝5×2)個(gè)2輸入-1輸出開關(guān)對，將從基準(zhǔn)電壓生成電路100接收的17個(gè)基準(zhǔn)電壓V0、V4、V8、…、V64之中的10個(gè)基準(zhǔn)電壓提供給開關(guān)對215。這些15個(gè)開關(guān)對215、216，分別根據(jù)6比特?cái)?shù)字信號的上位2比特(bit5及bit4)之中的對應(yīng)比特，選擇2輸入之中的一方，如果對應(yīng)比特為0，則選擇下側(cè)輸入，如果對應(yīng)比特為1，則選擇上側(cè)輸入。
如上所述，第1切換電路210由19個(gè)開關(guān)對211～216構(gòu)成。
例如，若從bit5到bit2的4比特為“0000”，則第1切換電路210中的5個(gè)節(jié)點(diǎn)n0、n1、n2、n3、n4分別出現(xiàn)基準(zhǔn)電壓V0、V4、V8、V12、V16。其中，基準(zhǔn)電壓生成電路100的最低基準(zhǔn)電壓V0通過3(＝6-2-2+1)個(gè)MOS晶體管與第2切換電路320連接，次低基準(zhǔn)電壓V4通過其它3個(gè)MOS晶體管與第2切換電路320連接。此時(shí)，Vin1＝V0、Vin2＝V4。
若從bit5到bit2的4比特為“0001”，則第1切換電路210中的5個(gè)節(jié)點(diǎn)n0、n1、n2、n3、n4分別出現(xiàn)基準(zhǔn)電壓V0、V4、V8、V12、V16。其中，基準(zhǔn)電壓V4通過3個(gè)MOS晶體管與第2切換電路320連接，下一個(gè)比基準(zhǔn)電壓V4高的基準(zhǔn)電壓V8通過其它3個(gè)MOS晶體管與第2切換電路320連接。此時(shí)，Vin1＝V4、Vin2＝V8。
若從bit5到bit2的4比特為“1111”，則第1切換電路210中的5個(gè)節(jié)點(diǎn)n0、n1、n2、n3、n4分別出現(xiàn)基準(zhǔn)電壓V48、V52、V56、V60、V64。其中，基準(zhǔn)電壓V60通過3個(gè)MOS晶體管與第2切換電路320連接，最高基準(zhǔn)電壓V64通過其它3個(gè)MOS晶體管與第2切換電路320連接。此時(shí)，Vin1＝V60、Vin2＝V64。
第2切換電路320的結(jié)構(gòu)與圖2中的第2切換電路300的結(jié)構(gòu)相同。但是，圖10中，節(jié)點(diǎn)n01與節(jié)點(diǎn)n02之間串聯(lián)連接的MOS晶體管M01的數(shù)目和節(jié)點(diǎn)n02與節(jié)點(diǎn)n03之間串聯(lián)連接的MOS晶體管M02的數(shù)目分別為4(＝6-2-2+2)。例如，從bit5到bit2的4比特為“0000”，且M00、M01、M02及M03全部導(dǎo)通時(shí)，基準(zhǔn)電壓V0與節(jié)點(diǎn)n01之間、節(jié)點(diǎn)n01與節(jié)點(diǎn)n02之間、節(jié)點(diǎn)n02與節(jié)點(diǎn)n03之間、節(jié)點(diǎn)n03與基準(zhǔn)電壓V4之間，分別存在由導(dǎo)通狀態(tài)的4個(gè)MOS晶體管組成的MOS晶體管群，從而，通過這些4個(gè)互相串聯(lián)連接的MOS晶體管群的各個(gè)合成導(dǎo)通電阻，V0和V4之間的差被分割為4部分，得到3個(gè)中間電壓。在此，基準(zhǔn)電壓V0與節(jié)點(diǎn)n01之間的MOS晶體管群包括第1切換電路210中的3個(gè)MOS晶體管，節(jié)點(diǎn)n03與基準(zhǔn)電壓V4之間的MOS晶體管群包括第1切換電路210中的其它3個(gè)MOS晶體管。
第3切換電路400、電壓跟隨器500及邏輯電路600的結(jié)構(gòu)均與圖2說明的結(jié)構(gòu)相同。從而，第2及第3切換電路320、400的操作與圖3相同，圖10的DAC的全部操作與圖4相同。
再有，在解碼電路620，對6比特?cái)?shù)字信號的上位4比特之中的下位3比特(bit4、bit3及bit2)進(jìn)行解碼時(shí)，可以得到8(＝23)個(gè)選擇信號，所以，在第1切換電路210設(shè)置分別接收這些選擇信號的8個(gè)2輸入-2輸出開關(guān)對和根據(jù)bit5導(dǎo)通/截止控制的9(＝23+1)個(gè)2輸入-1輸出開關(guān)對。隨之，在第2切換電路320中，將節(jié)點(diǎn)n01與節(jié)點(diǎn)n02之間的MOS晶體管M01的數(shù)目和節(jié)點(diǎn)n02與節(jié)點(diǎn)n03之間的MOS晶體管M02的數(shù)目，分別設(shè)為3(＝6-2-3+2)。
另外，在解碼電路620，對6比特?cái)?shù)字信號的上位4比特(bit5、bit4、bit3及bit2)全部進(jìn)行解碼時(shí)，可以得到16(＝24)個(gè)選擇信號，所以，在第1切換電路210設(shè)置分別接收這些選擇信號的16個(gè)2輸入-2輸出開關(guān)對。隨之，在第2切換電路320中，將節(jié)點(diǎn)n01與節(jié)點(diǎn)n02之間的MOS晶體管M01的數(shù)目和節(jié)點(diǎn)n02與節(jié)點(diǎn)n03之間的MOS晶體管M02的數(shù)目，分別設(shè)為2(＝6-2-4+2)。
但是，與圖2所示的DAC的情況相同，針對用于將17個(gè)基準(zhǔn)電壓V0、V4、V8、…、V64之中互相鄰接的兩個(gè)基準(zhǔn)電壓的差分割為4部分的4個(gè)MOS晶體管群，分別可以串聯(lián)地增加相同數(shù)目的MOS晶體管。
另外，圖10的DAC中，也能夠進(jìn)行與圖9相同的變形。與圖6相同，對圖10的DAC也可以進(jìn)行變形，使其可以完成分割為3部分的功能。
圖12示出內(nèi)設(shè)在圖1中的各源極驅(qū)動器25的DAC的輸入輸出特性的例。用輸入數(shù)字信號表示的灰度數(shù)據(jù)與用輸出模擬信號表示的輸出電壓之間的關(guān)系，在中央的區(qū)域B中為線形，在兩端的區(qū)域A及C中為非線形。表示這種特性的曲線被稱為灰度系數(shù)曲線(gamma curve)。
圖13所示為本發(fā)明中DAC的又一其它結(jié)構(gòu)例。圖13的DAC為將從bit5到bit0的6比特表示的數(shù)字信號轉(zhuǎn)換為模擬信號Vout的轉(zhuǎn)換器，由基準(zhǔn)電壓生成電路120、包含與前述相同的第1～第3切換電路(SW1a、SW2、SW3)的組合切換電路(SW0)700、第4切換電路(SW4)800、第5切換電路(SW5)900、第6切換電路(SW6)1000、電壓跟隨器500構(gòu)成，以實(shí)現(xiàn)圖12的灰度系數(shù)曲線。
基準(zhǔn)電壓生成電路120是由互相串聯(lián)連接的電阻元件組成的電阻分壓電路，將用于實(shí)現(xiàn)非線形特性的互不相同的16個(gè)基準(zhǔn)電壓V0～V15供給第5切換電路900，將用于實(shí)現(xiàn)線形特性的互不相同的9個(gè)基準(zhǔn)電壓V16、V20、V24、…、V48供給組合切換電路700，將用于實(shí)現(xiàn)非線形特性的互不相同的16個(gè)基準(zhǔn)電壓V48～V63供給第4切換電路800。
組合切換電路700包括與圖2的DAC相同的第1～第3切換電路和邏輯電路，在相當(dāng)于前述區(qū)域B的輸入范圍(range)，接收6比特?cái)?shù)字信號之中從bit4到bit0的下位5比特，根據(jù)從bit4到bit2的3比特，選擇9個(gè)基準(zhǔn)電壓V16、V20、V24、…、V48之中互相鄰接的兩個(gè)基準(zhǔn)電壓，根據(jù)bit1及bit0，輸出該選擇的兩個(gè)基準(zhǔn)電壓之中低的基準(zhǔn)電壓，或者輸出將該選擇的兩個(gè)基準(zhǔn)電壓的差分割為4部分得到的3個(gè)中間電壓之中的任意1個(gè)。
第4切換電路800由15個(gè)開關(guān)對構(gòu)成，該15個(gè)開關(guān)對根據(jù)各個(gè)6比特?cái)?shù)字信號之中從bit3到bit0的下位4比特之中的對應(yīng)比特，選擇2輸入之中的一方，以在相當(dāng)于前述區(qū)域C的輸入范圍，選擇16個(gè)基準(zhǔn)電壓V48～V63之中的一個(gè)基準(zhǔn)電壓并輸出。
第5切換電路900的結(jié)構(gòu)與第4切換電路800的結(jié)構(gòu)相同，以在相當(dāng)于前述區(qū)域A的輸入范圍，根據(jù)6比特?cái)?shù)字信號之中從bit3到bit0的下位4比特，選擇16個(gè)基準(zhǔn)電壓V0～V15之中的一個(gè)基準(zhǔn)電壓并輸出。
第6切換電路1000，由用于構(gòu)成組合切換電路700的輸出與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)開關(guān)的MOS晶體管M31、用于構(gòu)成第4切換電路800的輸出與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)開關(guān)的MOS晶體管M32、用于構(gòu)成第5切換電路900的輸出與電壓跟隨器500的輸入節(jié)點(diǎn)之間連接的1個(gè)開關(guān)的MOS晶體管M30構(gòu)成，接收6比特?cái)?shù)字信號之中最上位2比特(bit5及bit4)。
圖14示出圖13中的第6切換電路1000的操作。即，若bit5及bit4為“00”，則選擇第5切換電路900的輸出；若bit5及bit4為“01”或“10”，則選擇組合切換電路700的輸出；若bit5及bit4為“11”，則選擇第4切換電路800的輸出，并提供給電壓跟隨器500的輸入節(jié)點(diǎn)。
圖15～圖17示出圖11的DAC的全部操作。其中，圖15示出第5切換電路900的貢獻(xiàn)部分，圖16示出組合切換電路700的貢獻(xiàn)部分，圖17示出第4切換電路800的貢獻(xiàn)部分。
如上所述，根據(jù)圖13的DAC，可以在減少構(gòu)成元件數(shù)的同時(shí)，實(shí)現(xiàn)所需要的灰度系數(shù)曲線。
再有，與圖10的DAC相同，組合切換電路700還可以包括第1～第3切換電路、邏輯電路和解碼電路。
圖18示出圖1的圖像顯示裝置1中的基準(zhǔn)電壓生成電路的結(jié)構(gòu)例。圖18所示的基準(zhǔn)電壓生成電路130有2個(gè)電阻分壓電路。一個(gè)電阻分壓電路分擔(dān)向全DAC之中一半的DAC1100供給基準(zhǔn)電壓，另一個(gè)電阻分壓電路分擔(dān)向另一半DAC1110供給基準(zhǔn)電壓。這樣通過減輕各電阻分壓電路的負(fù)擔(dān)，可以抑制基準(zhǔn)電壓的變動。DAC1100、1110的每一個(gè)為前述的DAC之中的任意一個(gè)。特別是，多數(shù)DAC選擇相同的2基準(zhǔn)電壓組(前述的Vin1及Vin2)時(shí)有效果。
圖19示出圖2中的第2切換電路300的其它變形例。如圖19，節(jié)點(diǎn)n01與節(jié)點(diǎn)n02之間，在5個(gè)MOS晶體管M01的基礎(chǔ)上，插入電阻R1，節(jié)點(diǎn)n02與節(jié)點(diǎn)n03之間，在5個(gè)MOS晶體管M02的基礎(chǔ)上，插入電阻R2。根據(jù)圖18，在遠(yuǎn)離基準(zhǔn)電壓生成電路130的DAC中，用于傳輸基準(zhǔn)電壓的配線長，其電阻大，所以，導(dǎo)致接收的基準(zhǔn)電壓的下降。但是，考慮配線電阻的值，如果適當(dāng)?shù)卦O(shè)置圖19中的電阻R1、R2的值，則能夠補(bǔ)償配線電阻帶來的基準(zhǔn)電壓的下降。
如以上說明，本發(fā)明的DAC可以在保持相同分解力的同時(shí)，減少構(gòu)成元件數(shù)，其不限于液晶顯示器，還可以作為用于等離子(plasma)顯示器等圖象顯示裝置的DAC而發(fā)揮作用。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種轉(zhuǎn)換器，使用互不相同的多個(gè)基準(zhǔn)電壓，將N比特的數(shù)字信號轉(zhuǎn)換為模擬信號，其中N為3以上的整數(shù)，其特征在于，所述轉(zhuǎn)換器包括選擇分壓電路和輸出電路；所述選擇分壓電路具有作為各個(gè)開關(guān)發(fā)揮功能的多個(gè)MOS晶體管，將m設(shè)為1以上的整數(shù)，將從2m到2m-1+1的整數(shù)之中的任意一個(gè)作為M時(shí)，根據(jù)所述數(shù)字信號之中的上位N-m比特，分別通過所述多個(gè)MOS晶體管之中互相數(shù)量相同的MOS晶體管，選擇所述多個(gè)基準(zhǔn)電壓之中的兩個(gè)基準(zhǔn)電壓，且用所述多個(gè)MOS晶體管之中互相串聯(lián)連接的M個(gè)MOS晶體管群的各個(gè)合成導(dǎo)通電阻，將所述選擇的兩個(gè)基準(zhǔn)電壓的差分割為M部分，以得到M-1個(gè)中間電壓；所述輸出電路用于根據(jù)所述數(shù)字信號之中的下位m比特，將所述選擇的兩個(gè)基準(zhǔn)電壓之中的一個(gè)或者將所述M-1個(gè)中間電壓之中的一個(gè)，作為所述模擬信號，選擇性地輸出。
2.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換器，其特征在于，所述轉(zhuǎn)換器進(jìn)一步包括基準(zhǔn)電壓生成電路，用于生成所述多個(gè)基準(zhǔn)電壓；所述基準(zhǔn)電壓生成電路具有互相串聯(lián)連接的2N-m個(gè)電阻元件，從該電阻元件的各端，將互不相同的2N-m+1個(gè)基準(zhǔn)電壓供給所述選擇分壓電路。
3.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換器，其特征在于，所述選擇分壓電路具有用于選擇所述多個(gè)基準(zhǔn)電壓之中互相鄰接的兩個(gè)基準(zhǔn)電壓的切換電路。
4.根據(jù)權(quán)利要求3所述的轉(zhuǎn)換器，其特征在于，所述切換電路具有多個(gè)開關(guān)對，所述多個(gè)開關(guān)對用于根據(jù)各個(gè)所述數(shù)字信號的上位N-m比特之中的對應(yīng)比特，選擇2輸入之中一方；從所述數(shù)字信號的上位N-m比特之中的最下位比特開始數(shù)，與第n個(gè)比特對應(yīng)的開關(guān)對的數(shù)目an，由a1＝2、an＝an-1+2n-2，其中，2≤n≤N-m給出；通過構(gòu)成所述多個(gè)開關(guān)對的MOS晶體管之中各個(gè)N-m個(gè)MOS晶體管，選擇所述互相鄰接的兩個(gè)基準(zhǔn)電壓。
5.根據(jù)權(quán)利要求4所述的轉(zhuǎn)換器，其特征在于，所述選擇分壓電路的所述M個(gè)MOS晶體管群均具有互相串聯(lián)連接的N-m+1個(gè)MOS晶體管；所述M個(gè)MOS晶體管群之中的兩個(gè)MOS晶體管群，在所述互相串聯(lián)連接的N-m+1個(gè)MOS晶體管之中，包括用于選擇所述互相鄰接的兩個(gè)基準(zhǔn)電壓的N-m個(gè)MOS晶體管。
6.根據(jù)權(quán)利要求3所述的轉(zhuǎn)換器，其特征在于，所述選擇分壓電路進(jìn)一步包括解碼電路，所述解碼電路用于將P設(shè)為2以上且N-m以下的整數(shù)時(shí)，將所述數(shù)字信號的上位N-m比特之中的下位P比特，解碼為任意1個(gè)有效的2p個(gè)選擇信號；所述切換電路包括2p個(gè)開關(guān)對和多個(gè)其它開關(guān)對；所述2p個(gè)開關(guān)對用于根據(jù)各個(gè)所述2p個(gè)選擇信號之中對應(yīng)的選擇信號，選擇性地將2輸入傳輸給2輸出；所述多個(gè)其它開關(guān)對用于根據(jù)各個(gè)所述數(shù)字信號的上位N-m-P比特之中的對應(yīng)比特，選擇2輸入之中的一方；通過構(gòu)成所述全部開關(guān)對的MOS晶體管之中各個(gè)N-m-P+1個(gè)MOS晶體管，選擇所述互相鄰接的兩個(gè)基準(zhǔn)電壓。
7.根據(jù)權(quán)利要求6所述的轉(zhuǎn)換器，其特征在于，所述選擇分壓電路的所述M個(gè)MOS晶體管群均具有互相串聯(lián)連接的N-m-P+2個(gè)MOS晶體管；所述M個(gè)MOS晶體管群之中的兩個(gè)MOS晶體管群，在所述互相串聯(lián)連接的N-m-P+2個(gè)MOS晶體管之中，包括用于選擇所述互相鄰接的兩個(gè)基準(zhǔn)電壓的N-m-P+1個(gè)MOS晶體管。
8.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換器，其特征在于，所述選擇分壓電路的所述M個(gè)MOS晶體管群的各個(gè)所包含的MOS晶體管的個(gè)數(shù)的設(shè)置，使該M個(gè)MOS晶體管群的各個(gè)合成導(dǎo)通電阻相等。
9.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換器，其特征在于，所述選擇分壓電路的所述M個(gè)MOS晶體管群的各個(gè)所包含的MOS晶體管的尺寸的設(shè)置，使該M個(gè)MOS晶體管群的各個(gè)合成導(dǎo)通電阻相等。
10.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換器，其特征在于，所述輸出電路進(jìn)一步具有將所述選擇的兩個(gè)基準(zhǔn)電壓之中的另一個(gè)作為所述模擬信號輸出的功能。
11.一種將數(shù)字信號轉(zhuǎn)換為模擬信號的數(shù)字模擬轉(zhuǎn)換器，其特征在于，所述數(shù)字模擬轉(zhuǎn)換器包括基準(zhǔn)電壓生成電路、第1轉(zhuǎn)換器和第2轉(zhuǎn)換器；所述基準(zhǔn)電壓生成電路用于生成互不相同的多個(gè)基準(zhǔn)電壓；所述第1轉(zhuǎn)換器用于在所述數(shù)字信號的某輸入范圍，選擇所述多個(gè)基準(zhǔn)電壓之中互相鄰接的兩個(gè)基準(zhǔn)電壓，輸出該選擇的兩個(gè)基準(zhǔn)電壓之中的一個(gè)或者將該選擇的兩個(gè)基準(zhǔn)電壓的差分割得到的中間電壓；所述第2轉(zhuǎn)換器用于在所述數(shù)字信號的其它輸入范圍，選擇所述多個(gè)基準(zhǔn)電壓之中的一個(gè)基準(zhǔn)電壓輸出；所述第1轉(zhuǎn)換器為權(quán)利要求1所述的轉(zhuǎn)換器。
12.根據(jù)權(quán)利要求11所述的數(shù)字模擬轉(zhuǎn)換器，其特征在于，所述第1轉(zhuǎn)換器表示線形的輸入輸出特性，所述第2轉(zhuǎn)換器表示非線形的輸入輸出特性。
13.一種圖像顯示裝置，所述裝置包括具有多個(gè)像素的顯示面板和根據(jù)表示圖像灰度的數(shù)字信號驅(qū)動所述多個(gè)像素的驅(qū)動電路，其特征在于，所述驅(qū)動電路包括基準(zhǔn)電壓生成電路和多個(gè)數(shù)字模擬轉(zhuǎn)換器；所述基準(zhǔn)電壓生成電路用于生成互不相同的多個(gè)基準(zhǔn)電壓；所述多個(gè)數(shù)字模擬轉(zhuǎn)換器用于使用所述多個(gè)基準(zhǔn)電壓，將表示所述圖像的灰度的數(shù)字信號轉(zhuǎn)換為每像素列的模擬信號；所述多個(gè)數(shù)字模擬轉(zhuǎn)換器均為權(quán)利要求1所述的轉(zhuǎn)換器。
14.根據(jù)權(quán)利要求13所述的圖象顯示裝置，其特征在于，所述基準(zhǔn)電壓生成電路具有用于分擔(dān)向各個(gè)所述每像素列的轉(zhuǎn)換器的一部分供給基準(zhǔn)電壓的多個(gè)電阻分壓電路。
全文摘要
本發(fā)明在維持相同分解力的同時(shí)，減少數(shù)字模擬轉(zhuǎn)換器的構(gòu)成元件數(shù)。例如，為了將6比特的數(shù)字信號轉(zhuǎn)換為模擬信號，設(shè)置基準(zhǔn)電壓生成電路100，用于生成17個(gè)基準(zhǔn)電壓；第1切換電路200，具有由各個(gè)MOS晶體管構(gòu)成的19個(gè)開關(guān)對，以根據(jù)上位4比特選擇互相鄰接的兩個(gè)基準(zhǔn)電壓；第2切換電路300，由12個(gè)MOS晶體管的串聯(lián)電路構(gòu)成，利用合成導(dǎo)通電阻將所選擇的兩個(gè)基準(zhǔn)電壓的差分割為4部分，以得到3個(gè)中間電壓；第3切換電路400，用于根據(jù)下位2比特，將所選擇的兩個(gè)基準(zhǔn)電壓之中低的電壓或者3個(gè)中間電壓之中的一個(gè)，選擇性地輸出。
文檔編號G09G3/20GK101013895SQ20071000310
公開日2007年8月8日 申請日期2007年1月31日 優(yōu)先權(quán)日2006年1月31日
發(fā)明者中山久留美, 土居康之 申請人:松下電器產(chǎn)業(yè)株式會社