專利名稱：數(shù)模轉(zhuǎn)換器、使用該數(shù)模轉(zhuǎn)換器的數(shù)據(jù)驅(qū)動(dòng)器和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)模轉(zhuǎn)換器、使用該數(shù)模轉(zhuǎn)換器的數(shù)據(jù)驅(qū)動(dòng)器和顯示裝置。
背景技術(shù)：
近來(lái)在顯示裝置中，以輕薄、低功耗為特點(diǎn)的液晶顯示裝置(LCD)廣泛普及，并多用于便攜式電話機(jī)(移動(dòng)電話、蜂窩電話)、PDA(個(gè)人數(shù)字助理)、或筆記本個(gè)人電腦等移動(dòng)設(shè)備的顯示部中。然而最近，液晶顯示裝置的大畫面化以及應(yīng)對(duì)動(dòng)畫的技術(shù)也有所提高，從而不僅是移動(dòng)用途，而且固定式大畫面顯示裝置或大畫面液晶電視的實(shí)現(xiàn)也成為了可能。作為這些液晶顯示裝置，使用可進(jìn)行高清晰顯示的有源矩陣驅(qū)動(dòng)方式的液晶顯示裝置。首先參照?qǐng)D37來(lái)簡(jiǎn)要說(shuō)明有源矩陣驅(qū)動(dòng)方式的液晶顯示裝置的典型結(jié)構(gòu)。在圖37中，利用等效電路示意性地示出了與液晶顯示部的一個(gè)像素連接的主要結(jié)構(gòu)。
通常，有源矩陣驅(qū)動(dòng)方式的液晶顯示裝置的顯示部960具有如下構(gòu)造使半導(dǎo)體基板和相對(duì)基板這兩塊基板相對(duì)，并在其間封裝液晶，其中，在所述半導(dǎo)體基板上，將透明的像素電極964和薄膜晶體管(TFT)963配置成矩陣狀(例如，在彩色SXGA面板的情況下，為1280×3像素列×1024像素行)，在所述相對(duì)基板的整個(gè)面上形成一個(gè)透明的電極966。
通過(guò)掃描信號(hào)來(lái)控制具有開(kāi)關(guān)功能的TFT 963的導(dǎo)通/截止，當(dāng)TFT963導(dǎo)通時(shí)，向像素電極964施加與視頻信號(hào)對(duì)應(yīng)的灰度電壓，從而通過(guò)各個(gè)像素電極964和相對(duì)基板電極966之間的電位差來(lái)改變液晶的透過(guò)率，并由液晶電容965將該電位差保持恒定時(shí)間，由此來(lái)顯示圖像。
在半導(dǎo)體基板上，傳輸施加給各個(gè)像素電極964的多等級(jí)電壓(灰度電壓)的數(shù)據(jù)線962和傳輸掃描信號(hào)的掃描線961被布置成格子狀(在上述彩色SXGA面板的情況下，數(shù)據(jù)線為1280×3條，掃描線為1024條)，掃描線961和數(shù)據(jù)線962由于在彼此的交叉部生成的電容以及位于該交叉部與相對(duì)基板電極之間的液晶電容而成為大的電容性負(fù)載。
由柵極驅(qū)動(dòng)器970向掃描線961提供掃描信號(hào)，并且，由數(shù)據(jù)驅(qū)動(dòng)器980經(jīng)由數(shù)據(jù)線962而向各個(gè)像素電極964提供灰度電壓。
在一個(gè)幀期間(1/60·秒)進(jìn)行與一個(gè)畫面相當(dāng)?shù)臄?shù)據(jù)的更新，用各個(gè)掃描線依次選擇每一像素行(每條線)，并在選擇期間內(nèi)，通過(guò)各個(gè)數(shù)據(jù)線來(lái)提供灰度電壓。
柵極驅(qū)動(dòng)器970至少提供2值的掃描信號(hào)就可以，而數(shù)據(jù)驅(qū)動(dòng)器980卻需要用與灰度數(shù)相應(yīng)的多值等級(jí)的灰度電壓驅(qū)動(dòng)數(shù)據(jù)線。因此，數(shù)據(jù)驅(qū)動(dòng)器980的緩沖部使用可輸出高精度電壓的差動(dòng)放大器。
近來(lái)，液晶顯示裝置的高像質(zhì)化(多色化)進(jìn)一步發(fā)展，對(duì)于至少26萬(wàn)色(RGB各6比特視頻數(shù)據(jù))、甚至1677萬(wàn)色(RGB各8比特視頻數(shù)據(jù))以上的需求逐漸變高。
因此，輸出與多比特視頻數(shù)據(jù)對(duì)應(yīng)的灰度電壓的數(shù)據(jù)驅(qū)動(dòng)器被要求進(jìn)行精度極高的電壓輸出，這使得處理視頻數(shù)據(jù)的電路部的元件數(shù)量增加，數(shù)據(jù)驅(qū)動(dòng)器LSI的芯片面積增加，從而成為導(dǎo)致高成本的主要原因。關(guān)于此問(wèn)題，將在下面詳細(xì)說(shuō)明。
圖38是圖37的數(shù)據(jù)驅(qū)動(dòng)器980的結(jié)構(gòu)示意圖，這里使用框圖示出了數(shù)據(jù)驅(qū)動(dòng)器980的要部。參照?qǐng)D38，數(shù)據(jù)驅(qū)動(dòng)器980包括鎖存地址選擇器(latch address selector)981、鎖存器982、灰度電壓生成電路983、譯碼器984以及緩沖電路985。
鎖存地址選擇器981基于時(shí)鐘信號(hào)CLK來(lái)決定數(shù)據(jù)鎖存器的定時(shí)。鎖存器982基于由鎖存地址選擇器981決定的定時(shí)來(lái)鎖存視頻數(shù)字?jǐn)?shù)據(jù)，并響應(yīng)STB信號(hào)(選通信號(hào))一并向各個(gè)譯碼器984輸出數(shù)據(jù)?；叶入妷荷呻娐?83生成灰度數(shù)與視頻數(shù)據(jù)對(duì)應(yīng)的灰度電壓。譯碼器984選擇并輸出一個(gè)與所輸入的數(shù)據(jù)對(duì)應(yīng)的灰度電壓。緩沖電路985輸入從譯碼器984輸出的灰度電壓，并進(jìn)行電流放大后將其作為輸出電壓Vout進(jìn)行輸出。
例如，當(dāng)輸入6比特視頻數(shù)據(jù)時(shí)，灰度數(shù)為64，灰度電壓生成電路983生成64等級(jí)的灰度電壓。譯碼器984為從64等級(jí)的灰度電壓中選擇一個(gè)灰度電壓的電路結(jié)構(gòu)。
另一方面，當(dāng)輸入8比特視頻數(shù)據(jù)時(shí)，灰度數(shù)為256，灰度電壓生成電路983生成256等級(jí)的灰度電壓。譯碼器984為從256等級(jí)的灰度電壓中選擇一個(gè)灰度電壓的電路結(jié)構(gòu)。
這樣，若增多視頻數(shù)據(jù)的比特?cái)?shù)，則灰度電壓生成電路983和編碼器984的電路規(guī)模就會(huì)增大。例如，當(dāng)從6比特增加到8比特時(shí)，電路規(guī)模增加四倍以上。由于視頻數(shù)據(jù)比特?cái)?shù)的增多，數(shù)據(jù)驅(qū)動(dòng)器LSI的芯片面積增加，從而導(dǎo)致高成本。
對(duì)此，作為在增多比特?cái)?shù)時(shí)用于抑制數(shù)據(jù)驅(qū)動(dòng)器LSI芯片面積的增加的技術(shù)的一個(gè)例子，已知有圖39所示的電荷再分配型DAC(數(shù)模轉(zhuǎn)換器) (非專利文獻(xiàn)1)。參照?qǐng)D39，該DAC(電容陣列+電阻串式DAC)包括電阻串；開(kāi)關(guān)S01a～S16a以及S01b～S16b，根據(jù)上位比特(D4～D7)來(lái)選擇從電阻串的接頭取出的電壓，并將其提供給端子Na、Nb；開(kāi)關(guān)Sinit，對(duì)電壓跟隨器的非反相輸入(+)的電壓進(jìn)行初始化；以及開(kāi)關(guān)SLSB，根據(jù)下位比特(D0～D3)來(lái)選擇被提供到Na、Nb上的電壓中的某一個(gè)，并提供給四個(gè)電容器C/8、C/4、C/2、C。
在該DAC的動(dòng)作中，首先，根據(jù)上位比特(D4～D7)在電阻串的接頭的電壓V000、V016、…、V256中選擇相鄰的兩個(gè)電壓，并將它們提供給端子Na和Nb。然后閉合Sinit，將Sse10～Sse13連接到Na一側(cè)，由此用Na的電壓對(duì)電壓跟隨器的非反相輸入側(cè)節(jié)點(diǎn)(Nc)的電壓進(jìn)行初始化，同時(shí)重置四個(gè)電容器C/8、C/4、C/2、C中存儲(chǔ)的電壓。
接著，若根據(jù)下位比特(D0～D3)，Na、Nb的電壓有選擇地被提供給4個(gè)電容器C/8、C/4、C/2、C，則會(huì)引起電荷再分配，從而向Nc提供在Na的電壓和Nb的電壓之間分成16等級(jí)的電壓，并由電壓跟隨器輸出與Nc相同的電壓。從而通過(guò)基于上位比特的兩個(gè)鄰接電壓的選擇，和基于下位比特的16等級(jí)分割，能夠獲得16×16＝256等級(jí)的輸出。
根據(jù)所述現(xiàn)有技術(shù)，能夠相對(duì)于輸出電壓等級(jí)數(shù)而減少來(lái)自電阻串的參考電壓數(shù)。具體來(lái)說(shuō)，當(dāng)參考電壓數(shù)為m，電容器的個(gè)數(shù)為n時(shí)，能夠獲得(m-1)×2n個(gè)的輸出數(shù)。
從而，通過(guò)將該技術(shù)應(yīng)用于灰度電壓生成電路983、譯碼器984和放大器985中，能夠減小數(shù)據(jù)驅(qū)動(dòng)器的面積，并可實(shí)現(xiàn)低成本化。
非專利文獻(xiàn)1武石善幸、原央監(jiān)修、「MOS集積回路の基礎(chǔ)」、超LSI入門シリ一ズ5、第164頁(yè)、図5-39、近代科學(xué)社、2001年5月30日刊。
根據(jù)參照?qǐng)D39進(jìn)行說(shuō)明的現(xiàn)有技術(shù)，n值也就是電容器數(shù)量越是增多，就越能夠相對(duì)于少的參考電壓而獲得更多的輸出數(shù)。但在該技術(shù)中，用于進(jìn)行電容再分配的電容器隨著變成高位比特，需要兩倍的電容值。例如，當(dāng)n＝4時(shí)，C/8、C/4、C/2、C需要23＝8倍的電容值。因此，當(dāng)加大n時(shí)，將有電容器所占面積非常大、面積節(jié)省效果下降的問(wèn)題。

發(fā)明內(nèi)容
因此，本發(fā)明要解決的課題是提供數(shù)模轉(zhuǎn)換電路，該電路通過(guò)具有對(duì)于m個(gè)輸入電壓最大輸出mn個(gè)多值電壓等級(jí)的放大器來(lái)將放大器的面積抑制得較小，并且在削減所需的輸入電壓數(shù)的同時(shí)，還削減晶體管數(shù)。
另外，本發(fā)明要解決的其他課題是，通過(guò)使用上述數(shù)模轉(zhuǎn)換電路來(lái)提供節(jié)省面積且低成本的數(shù)據(jù)驅(qū)動(dòng)器、以及包含數(shù)據(jù)驅(qū)動(dòng)器的顯示裝置。
提供解決上述課題的手段的根據(jù)本發(fā)明一個(gè)方面的數(shù)模轉(zhuǎn)換器包括參考電壓生成電路，生成電壓值互不相同的m個(gè)(m≥4)參考電壓；譯碼器(12)，輸入數(shù)字信號(hào)和所述m個(gè)參考電壓，基于所述數(shù)字信號(hào)，從所述m個(gè)參考電壓中選擇并輸出相同或不同的n個(gè)(n≥3)電壓；放大電路，輸入所述選擇的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓；所述數(shù)模轉(zhuǎn)換器根據(jù)所輸入的所述數(shù)字信號(hào)，最大可從所述輸出端子輸出m的n次方個(gè)互不相同的電壓等級(jí)。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述m個(gè)(m＝2K，K為2以上的整數(shù))參考電壓被設(shè)定為等間隔的mn個(gè)電壓等級(jí)中的第{1+(2n-1)×∑j＝1K(αj×2(j-1)n}(α1、α2、…、αK是0或1)個(gè)等級(jí)。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述譯碼器輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和所述m(＝2K)個(gè)參考電壓，并包括n個(gè)選擇電壓輸出端子和n個(gè)子譯碼器，所述n個(gè)子譯碼器輸入所述m個(gè)參考電壓，并基于將所述數(shù)字信號(hào)按照每k個(gè)為一組的方式分成n組比特組中的一組數(shù)字信號(hào)，從所述m個(gè)參考電壓中輸出一個(gè)電壓，所述子譯碼器的n個(gè)輸出分別與所述n個(gè)選擇電壓輸出端子連接，所述譯碼器基于所述數(shù)字信號(hào)，從所述m個(gè)參考電壓中選擇相同或不同的n個(gè)(n≥3)電壓，并輸出給所述n個(gè)選擇電壓輸出端子，所述放大電路輸入選擇到所述n個(gè)選擇電壓輸出端子上的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述放大電路也可以是如下結(jié)構(gòu)其包括差動(dòng)放大電路，在其非反相輸入端子輸入?yún)⒖茧妷海漭敵龆伺c所述輸出端子連接；第一至第n開(kāi)關(guān)(開(kāi)關(guān)組)，它們的一端與所述n個(gè)選擇電壓輸出端子的每一個(gè)連接；n-1個(gè)開(kāi)關(guān)(第二開(kāi)關(guān)組)，連接在所述第x開(kāi)關(guān)的另一端和第x+1(其中，1≤x≤n-1)開(kāi)關(guān)的另一端之間；連接在所述第一開(kāi)關(guān)組的第n開(kāi)關(guān)和所述差動(dòng)放大電路的輸出端之間的開(kāi)關(guān)；連接在所述差動(dòng)放大電路的輸出端和所述差動(dòng)放大電路的反相輸入端之間的開(kāi)關(guān)；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組的第一至第n這n個(gè)開(kāi)關(guān)中的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的反相輸入端之間。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述譯碼器輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和所述m(＝2K)個(gè)參考電壓，并包括一個(gè)選擇電壓輸出端子、比特組選擇電路、以及子譯碼器，其中所述比特組選擇電路從將所述數(shù)字信號(hào)以每k個(gè)為一組的方式分成n組的比特組中每次一組地依次選擇并輸出共為n個(gè)的比特組，所述子譯碼器輸入所述m個(gè)參考電壓，基于由所述比特組選擇電路選擇的比特組的數(shù)字信號(hào)而從所述m個(gè)參考電壓中輸出一個(gè)電壓，所述子譯碼器的一個(gè)輸出與所述一個(gè)選擇電壓輸出端子連接，所述譯碼器基于所述數(shù)字信號(hào)，從所述m個(gè)參考電壓中分時(shí)(時(shí)分割)選擇相同或不同的n個(gè)(n≥3)電壓，并將其依次輸出給所述一個(gè)選擇電壓輸出端子，所述放大電路輸入依次選擇到所述一個(gè)選擇電壓輸出端子上的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述放大電路可以是如下結(jié)構(gòu)其包括差動(dòng)放大電路，在其非反相輸入端輸入?yún)⒖茧妷?，其輸出端與所述輸出端子連接；第一至第n開(kāi)關(guān)(第一開(kāi)關(guān)組)，它們的一端分別連接在所述一個(gè)選擇電壓輸出端子上；n-1個(gè)開(kāi)關(guān)(第二開(kāi)關(guān)組)，分別連接在所述第x開(kāi)關(guān)的另一端和所述第x+1開(kāi)關(guān)的另一端(1≤x≤n-1)之間；連接在所述第一開(kāi)關(guān)組的第n開(kāi)關(guān)和所述差動(dòng)放大電路的輸出端之間的開(kāi)關(guān)；連接在所述差動(dòng)放大電路的輸出端和所述差動(dòng)放大電路的反相輸入端之間的開(kāi)關(guān)；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組的第一至第n開(kāi)關(guān)這n個(gè)開(kāi)關(guān)中的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的反相輸入端之間。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述譯碼器輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和所述m(＝2K)個(gè)參考電壓，并包括r個(gè)(1＜r＜n)選擇電壓輸出端子、r個(gè)比特組選擇電路、以及r個(gè)子譯碼器，其中，所述比特組選擇電路從將所述數(shù)字信號(hào)以每k個(gè)為一組的方式分成n組的比特組中的(n/r)個(gè)比特組中每次一組地依次選擇并輸出比特組，所述子譯碼器輸入所述m個(gè)參考電壓，并基于由所述比特組選擇電路選擇的比特組的數(shù)字信號(hào)而從所述m個(gè)參考電壓中輸出一個(gè)電壓，所述子譯碼器的r個(gè)輸出分別與所述r個(gè)選擇電壓輸出端子連接，所述譯碼器基于所述數(shù)字信號(hào)，從所述m個(gè)參考電壓中分時(shí)選擇相同或不同的n個(gè)(n≥3)電壓，并依次提供給所述r個(gè)選擇電壓輸出端子，所述放大電路輸入依次提供到所述r個(gè)選擇電壓輸出端子上的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述放大電路可以是如下結(jié)構(gòu)其包括差動(dòng)放大電路，在其非反相輸入端輸入?yún)⒖茧妷?，其輸出端與所述輸出端子連接；n個(gè)開(kāi)關(guān)(第一開(kāi)關(guān)組)，其中每(n/r)個(gè)開(kāi)關(guān)的一端與所述r個(gè)選擇電壓輸出端子的每一個(gè)連接；n-1個(gè)開(kāi)關(guān)(第二開(kāi)關(guān)組)，連接在第x開(kāi)關(guān)的另一端和第x+1開(kāi)關(guān)的另一端(1≤x≤n-1)之間；連接在所述第一開(kāi)關(guān)組的第n開(kāi)關(guān)和所述差動(dòng)放大電路的輸出端之間的開(kāi)關(guān)；連接在所述差動(dòng)放大電路的輸出端和所述差動(dòng)放大電路的反相輸入端之間的開(kāi)關(guān)；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組的第一至第n開(kāi)關(guān)這n個(gè)開(kāi)關(guān)中的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的反相輸入端之間。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述子譯碼器輸入由所述m個(gè)參考電壓和k個(gè)數(shù)字信號(hào)組成的比特組，將所述比特組的k個(gè)數(shù)字信號(hào)表示成B0、B1、…、B(K-1)，將所述比特組的k個(gè)數(shù)字信號(hào)的反相信號(hào)表示成B0B、B1B、…、B(K-1)B，設(shè)定SigN(D、p、q)使其在(p-1)除以2的(q+1)次方的余數(shù)小于2的q次方時(shí)返回DB(D的反相信號(hào))，除此之外返回D，當(dāng)假設(shè)w、y分別是整數(shù)時(shí)(其中，1≤w≤m，0≤y≤K-1)，對(duì)于連接所述m個(gè)參考電壓和所述子譯碼器的一個(gè)輸出端子的m個(gè)路徑來(lái)說(shuō)，第w個(gè)參考電壓和所述一個(gè)輸出端子經(jīng)由k個(gè)開(kāi)關(guān)而連接，所述k個(gè)開(kāi)關(guān)由k個(gè)控制信號(hào)sigN(B(0)、w、0)、sigN(B(1)、w、1)、…、sigN(B(y)、w、y)、…、sigN(B(k-1)、w、k-1)分別控制，根據(jù)所述比特組的k比特?cái)?shù)字信號(hào)，從所述m個(gè)參考電壓中選擇并輸出一個(gè)電壓。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述子譯碼器輸入所述m個(gè)參考電壓和由k個(gè)數(shù)字信號(hào)組成的比特組，并包括一個(gè)輸出端子；開(kāi)關(guān)電路，從所述m個(gè)參考電壓中選擇一個(gè)電壓；以及開(kāi)關(guān)控制電路，根據(jù)所述比特組的k個(gè)數(shù)字信號(hào)來(lái)輸出控制信號(hào)，該控制信號(hào)對(duì)從所述m個(gè)參考電壓中選擇一個(gè)電壓的所述開(kāi)關(guān)電路進(jìn)行控制；所述子譯碼器根據(jù)所述比特組的k個(gè)數(shù)字信號(hào)，從所述m個(gè)參考電壓中選擇并輸出一個(gè)電壓。
在根據(jù)本發(fā)明其他方面的數(shù)模轉(zhuǎn)換電路中，所述開(kāi)關(guān)控制電路輸入所述比特組的k個(gè)數(shù)字信號(hào)，并包括所輸入的信號(hào)邏輯互不相同的2k個(gè)邏輯電路，所述邏輯電路按照所述比特組的每個(gè)比特輸入所述數(shù)字信號(hào)或其反相信號(hào)，并只有在所輸入的k個(gè)數(shù)據(jù)信號(hào)全部為1或全部為0時(shí)，才輸出使開(kāi)關(guān)閉合的信號(hào)，在所述開(kāi)關(guān)電路中，連接所述m個(gè)參考電壓和所述子譯碼器的輸出的m個(gè)路徑經(jīng)由對(duì)從所述參考電壓到輸出的連接的閉合/斷開(kāi)進(jìn)行切換的開(kāi)關(guān)來(lái)連接，所述開(kāi)關(guān)的閉合/斷開(kāi)分別由從所述開(kāi)關(guān)控制電路輸出的開(kāi)關(guān)控制信號(hào)控制。
根據(jù)本發(fā)明其他方面的顯示裝置具有所述數(shù)字模擬電路，作為驅(qū)動(dòng)數(shù)據(jù)線的驅(qū)動(dòng)器。
發(fā)明效果根據(jù)本發(fā)明可獲得以下效果，即在使用了接收n個(gè)輸入電壓并可輸出以2n-1∶2n-2∶…∶20的比例對(duì)這n個(gè)輸入電壓進(jìn)行加權(quán)平均后的電壓的差動(dòng)放大器的DAC中，相對(duì)于輸入DAC中的輸入電壓數(shù)m，最大可輸出m的n次方個(gè)電壓等級(jí)。
根據(jù)本發(fā)明，可在液晶顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器等多比特化顯著的領(lǐng)域中，增大節(jié)省面積的效果，并削減成本。


圖1是本發(fā)明第一實(shí)施例的數(shù)字模擬電路的結(jié)構(gòu)示意圖；圖2是本發(fā)明中參考電壓生成電路(14)的結(jié)構(gòu)例的示意圖；圖3是本發(fā)明中參考電壓生成電路(14)的另一結(jié)構(gòu)例的示意圖；圖4(A)是本發(fā)明第二實(shí)施例中放大電路(13)的結(jié)構(gòu)例的示意圖；圖4(B)是示出圖4(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖5(A)是本發(fā)明第二實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖；圖5(B)是示出圖5(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖6是本發(fā)明第二實(shí)施例中譯碼器(12)的結(jié)構(gòu)例的示意圖；
圖7是本發(fā)明中子譯碼器(121)的結(jié)構(gòu)例的示意圖；圖8是本發(fā)明中子譯碼器(121)的另一結(jié)構(gòu)例的示意圖；圖9是本發(fā)明中子譯碼器(121)的另一結(jié)構(gòu)例的示意圖；圖10是本發(fā)明中的開(kāi)關(guān)控制電路1211、開(kāi)關(guān)電路1212的結(jié)構(gòu)例的示意圖；圖11是本發(fā)明中的開(kāi)關(guān)控制電路1211、開(kāi)關(guān)電路1212的另一結(jié)構(gòu)例的示意圖；圖12是本發(fā)明中的開(kāi)關(guān)控制電路1211、開(kāi)關(guān)電路1212的另一結(jié)構(gòu)例的示意圖；圖13是本發(fā)明中的開(kāi)關(guān)控制電路1211、開(kāi)關(guān)電路1212的另一結(jié)構(gòu)例的示意圖；圖14是本發(fā)明中的開(kāi)關(guān)控制電路1211、開(kāi)關(guān)電路1212的另一結(jié)構(gòu)例的示意圖；圖15是本發(fā)明中的開(kāi)關(guān)控制電路1211、開(kāi)關(guān)電路1212的另一結(jié)構(gòu)例的示意圖；圖16是本發(fā)明中開(kāi)關(guān)電路1212的開(kāi)關(guān)的具體例的示意圖；圖17是本發(fā)明中開(kāi)關(guān)電路1212的開(kāi)關(guān)的另一具體例的示意圖；圖18是本發(fā)明中開(kāi)關(guān)電路1212的開(kāi)關(guān)的另一具體例的示意圖；圖19(A)是本發(fā)明第三實(shí)施例中放大電路(13)的結(jié)構(gòu)例的示意圖；圖19(B)是示出圖19(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖20(A)是本發(fā)明第三實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖；圖20(B)是示出圖20(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖21是本發(fā)明第三實(shí)施例中譯碼器(12)的結(jié)構(gòu)例的示意圖；圖22是本發(fā)明第三實(shí)施例中比特組選擇電路(122)的結(jié)構(gòu)例的示意圖；圖23是本發(fā)明第三實(shí)施例中的比特組選擇電路(122)的時(shí)序圖；圖24(A)是本發(fā)明第四實(shí)施例中放大電路(13)的結(jié)構(gòu)例的示意圖；圖24(B)是示出圖24(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖25(A)是本發(fā)明第四實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖；圖25(B)是示出圖25(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖26是本發(fā)明第四實(shí)施例中譯碼器(12)的結(jié)構(gòu)例的示意圖；圖27是本發(fā)明第四實(shí)施例中比特組選擇電路(123)的結(jié)構(gòu)例的示意圖；圖28是本發(fā)明第四實(shí)施例中的比特組選擇電路(123)的時(shí)序圖；圖29是本發(fā)明第五實(shí)施例中的數(shù)據(jù)驅(qū)動(dòng)器的結(jié)構(gòu)示意圖；圖30是本發(fā)明第五實(shí)施例中的有源矩陣型液晶顯示裝置的結(jié)構(gòu)示意圖；圖31是在本發(fā)明中設(shè)m＝4、n＝3時(shí)參考電壓和輸出電壓的關(guān)系示意圖；圖32是在本發(fā)明中設(shè)m＝4、n＝3時(shí)參考電壓和輸出電壓的關(guān)系示意圖；圖33是在本發(fā)明的子譯碼器中設(shè)m＝4時(shí)的結(jié)構(gòu)例的示意圖；圖34是在本發(fā)明的子譯碼器中設(shè)m＝8時(shí)的結(jié)構(gòu)例的示意圖；圖35是在本發(fā)明中設(shè)m＝4、n＝3時(shí)譯碼器的結(jié)構(gòu)例的示意圖；圖36是本發(fā)明中的比特組分配例的示意圖；圖37是有源矩陣型液晶顯示裝置的結(jié)構(gòu)示意圖；圖38是現(xiàn)有數(shù)據(jù)驅(qū)動(dòng)器的結(jié)構(gòu)示意圖；圖39是非專利文獻(xiàn)1中記載的電容陣列+電阻串式DAC的結(jié)構(gòu)示意圖；圖40是本發(fā)明一個(gè)實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖；圖41是本發(fā)明一個(gè)實(shí)施例中放大電路(13)的結(jié)構(gòu)例的示意圖；圖42是圖40的差動(dòng)放大電路(131)的結(jié)構(gòu)例的示意圖；圖43(A)是本發(fā)明實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖；圖43(B)是示出圖43(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖44(A)是本發(fā)明實(shí)施例中的放大電路(13)的另一結(jié)構(gòu)示例的示意圖；圖44(B)是示出圖44(A)的開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖45(A)是本發(fā)明實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖；圖45(B)是示出圖45(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖；圖46(A)是本發(fā)明實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖；圖46(B)是示出圖46(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖。
具體實(shí)施例方式
下面對(duì)用于實(shí)施本發(fā)明的優(yōu)選方式進(jìn)行說(shuō)明。根據(jù)本發(fā)明一個(gè)實(shí)施方式的輸出電路(DAC)(11)包括譯碼器(選擇電路)(12)，從生成電壓值互不相同的m(m≥4)個(gè)參考電壓的參考電壓生成電路中輸入多個(gè)(m個(gè))參考電壓，并基于選擇信號(hào)來(lái)選擇相同或不同的n個(gè)電壓并將其輸出；放大電路(13)，輸入從所述譯碼器(12)輸出的n個(gè)參考電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。該電路被用作數(shù)模轉(zhuǎn)換電路，該數(shù)模轉(zhuǎn)換電路將數(shù)字?jǐn)?shù)據(jù)信號(hào)用作選擇信號(hào)，并輸出與數(shù)字?jǐn)?shù)據(jù)信號(hào)相應(yīng)等級(jí)的電壓。
在圖39所示結(jié)構(gòu)的情況下，如果將參考電壓數(shù)增加兩倍并且不改變放大器的結(jié)構(gòu)，則輸出電壓等級(jí)數(shù)的增加將接近兩倍。而在本發(fā)明中，同樣也將參考電壓數(shù)增加兩倍并且不改變放大器的結(jié)構(gòu)時(shí)，(2m)n＝2n×mn，即輸出電壓等級(jí)數(shù)激增2n倍。
若進(jìn)行逆向思考，則與圖39的結(jié)構(gòu)相比，能夠?qū)⒍啾忍鼗瘯r(shí)的參考電壓的增加抑制得很小，并能夠減小電路規(guī)模的增加。尤其是在液晶顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器等多比特化顯著的區(qū)域中應(yīng)用本發(fā)明時(shí)，能夠增大節(jié)省面積的效果，并能夠削減成本。
根據(jù)本發(fā)明，放大電路(13)只要是能夠輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓的結(jié)構(gòu)，可以采用任意的結(jié)構(gòu)。
為了便于說(shuō)明，當(dāng)假設(shè)譯碼器(12)具有n個(gè)選擇電壓輸出端子(T1、T2、…、Tn)，并且從譯碼器(12)輸出的n個(gè)電壓分別被輸出給T1～Tn時(shí)，作為放大電路(13)的一個(gè)例子，可由下述的結(jié)構(gòu)實(shí)現(xiàn)該放大電路(13)包括差動(dòng)放大電路，其輸出端和反相輸入端(-)與譯碼器(12)的輸出連接；n個(gè)開(kāi)關(guān)(第一開(kāi)關(guān)組)，它們的一端分別連接在n個(gè)選擇電壓輸出端子(T1、T2、…、Tn)上；n個(gè)開(kāi)關(guān)(第二開(kāi)關(guān)組)，連接在n個(gè)開(kāi)關(guān)的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的非反相輸入端(+)之間；n個(gè)電容，連接在第一開(kāi)關(guān)組和第二開(kāi)關(guān)組的每個(gè)連接點(diǎn)與電源之間。
根據(jù)本發(fā)明一實(shí)施方式，可實(shí)現(xiàn)下述的結(jié)構(gòu)，即譯碼器(12)輸入電壓值互不相同的m個(gè)參考電壓，從m個(gè)參考電壓中可重復(fù)地選擇n個(gè)電壓組成組、即組成mn種電壓組，并根據(jù)選擇信號(hào)將其中某一組提供給所述n個(gè)輸出端子T1～Tn，最大可輸出mn個(gè)互不相同的電壓等級(jí)。
此時(shí)，當(dāng)將輸入的m個(gè)(m＝2K，K為2以上的整數(shù))參考電壓設(shè)定為等間隔的mn個(gè)電壓等級(jí)中的第{1+(2n-1)×∑j＝1K(αj×2(j-1)n)}(α1、α2、…、αK是0或1)個(gè)等級(jí)時(shí)，從放大電路(13)輸出的電壓等級(jí)將全部為等間隔。
譯碼器(12)輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和所述m(＝2K)個(gè)參考電壓，并包括n個(gè)選擇電壓輸出端子和n個(gè)子譯碼器(參照?qǐng)D6的121)，所述n個(gè)子譯碼器分別輸入m個(gè)參考電壓，并基于將所述數(shù)字信號(hào)以每k個(gè)為一組的方式分成n組比特組中的一組數(shù)字信號(hào)，從所述m個(gè)參考電壓中輸出一個(gè)電壓。子譯碼器的n個(gè)輸出分別與n個(gè)選擇電壓輸出端子T1～Tn相連接，基于數(shù)字信號(hào)來(lái)從m個(gè)參考電壓中選擇相同或不同的n個(gè)(n≥3)的電壓，并將其輸出給n個(gè)選擇電壓輸出端子T1～Tn。放大電路(13)輸入選擇到n個(gè)選擇電壓輸出端子T1～Tn上的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓，而且根據(jù)輸入的所述數(shù)字信號(hào)，最大可從所述輸出端子輸出m的n次方個(gè)互不相同的電壓等級(jí)。
另外，子譯碼器(121)也可以如下構(gòu)成。輸入m個(gè)參考電壓和由k個(gè)數(shù)字信號(hào)組成的比特組，將該比特組的數(shù)字信號(hào)表示為B0、B1、…、B(K-1)，將所述比特組的數(shù)字信號(hào)的反相信號(hào)表示為B0B、B1B、…、B(K-1)B。
設(shè)定SigN(D、p、q)使其在(p-1)除以2的(q+1)次方的余數(shù)小于2的q次方時(shí)返回DB(D的反相信號(hào))，除此之外返回D。
當(dāng)假設(shè)w、y分別是整數(shù)時(shí)(其中，1≤w≤m，0≤y≤K-1)，對(duì)于連接m個(gè)參考電壓和子譯碼器(121)的一個(gè)輸出端子的m個(gè)路徑來(lái)說(shuō)，第w參考電壓和輸出端子經(jīng)由k個(gè)開(kāi)關(guān)而連接，所述k個(gè)開(kāi)關(guān)由k個(gè)控制信號(hào)sigN(B(0)、w、0)、sigN(B(1)、w、1)、…、sigN(B(y)、w、y)、…、sigN(B(k-1)、w、k-1)分別控制，所述子譯碼器(121)根據(jù)比特組的k比特?cái)?shù)字信號(hào)，從m個(gè)參考電壓中選擇并輸出一個(gè)電壓。
這里，所述開(kāi)關(guān)可使用下述的NMOS晶體管，在該NMOS晶體管中，向柵極輸入數(shù)字信號(hào)，漏極和源極中的一個(gè)構(gòu)成該開(kāi)關(guān)的輸入端，漏極和源極中的另一個(gè)構(gòu)成該開(kāi)關(guān)的輸出端。
或者，子譯碼器(121)也可如下構(gòu)成。其輸入m個(gè)參考電壓和由k個(gè)數(shù)字信號(hào)組成的比特組，將該比特組的數(shù)字信號(hào)表示為B0、B1、…、B(K-1)，將該比特組的數(shù)字信號(hào)的反相信號(hào)表示為B0B、B1B、…、B(K-1)B。
設(shè)定SigN(D、p、q)使其在(p-1)除以2的(q+1)次方的余數(shù)小于2的q次方時(shí)返回D，除此之外返回DB(D的反相信號(hào))。
當(dāng)假設(shè)w、y分別是整數(shù)時(shí)(其中，1≤w≤m，0≤y≤K-1)，對(duì)于連接m個(gè)參考電壓和子譯碼器(121)的一個(gè)輸出端子的m個(gè)路徑來(lái)說(shuō)，第w參考電壓和所述輸出端子經(jīng)由k個(gè)開(kāi)關(guān)而連接，所述k個(gè)開(kāi)關(guān)由k個(gè)控制信號(hào)sigP(B(0)、w、0)、sigP(B(1)、w、1)、…、sigP(B(y)、w、y)、…、sigP(B(k-1)、w、k-1)分別控制，所述子譯碼器(121)根據(jù)比特組的k比特?cái)?shù)字信號(hào)，從m個(gè)參考電壓中選擇并輸出一個(gè)電壓。
這里，所述開(kāi)關(guān)可使用下述的PMOS晶體管，在該P(yáng)MOS晶體管中，向柵極輸入數(shù)字信號(hào)，漏極和源極中的一個(gè)構(gòu)成該開(kāi)關(guān)的輸入端，漏極和源極中的另一個(gè)構(gòu)成該開(kāi)關(guān)的輸出端。
在本發(fā)明的另一實(shí)施方式中，子譯碼器(121)輸入m個(gè)參考電壓和由k個(gè)數(shù)字信號(hào)組成的比特組，并包括一個(gè)輸出端子；從m個(gè)參考電壓中選擇一個(gè)電壓的開(kāi)關(guān)電路；以及開(kāi)關(guān)控制電路(圖9的1211)，其根據(jù)比特組的k比特?cái)?shù)字信號(hào)來(lái)輸出控制信號(hào)，該控制信號(hào)對(duì)從所述m個(gè)參考電壓中選擇一個(gè)電壓的開(kāi)關(guān)電路(1212)進(jìn)行控制；該子譯碼器(121)根據(jù)所述比特組的k比特?cái)?shù)字信號(hào)，從所述m個(gè)參考電壓中選擇一個(gè)電壓并將其輸出。
在該實(shí)施方式中，開(kāi)關(guān)控制電路(1211)輸入比特組的k比特?cái)?shù)字信號(hào)，并包括所輸入的信號(hào)的邏輯互不相同的2k個(gè)邏輯電路，所述邏輯電路按照比特組的每一比特輸入數(shù)字信號(hào)或其反相信號(hào)，并只有在所輸入的k個(gè)信號(hào)全部為1或全部為0時(shí)，才輸出使開(kāi)關(guān)閉合的信號(hào)。在開(kāi)關(guān)電路(1212)中，連接所述m個(gè)參考電壓和所述子譯碼器(121)的輸出的m個(gè)路徑經(jīng)由對(duì)從所述參考電壓到輸出的連接的閉合/斷開(kāi)進(jìn)行切換的開(kāi)關(guān)而連接，所述開(kāi)關(guān)分別由從開(kāi)關(guān)控制電路(1211)輸出的開(kāi)關(guān)控制信號(hào)控制。
此外，在該實(shí)施方式中，將所輸入的k個(gè)數(shù)字信號(hào)分割為分別包含兩個(gè)以上數(shù)字信號(hào)的U個(gè)子比特組，并將開(kāi)關(guān)控制電路(1211)的邏輯電路替換為U個(gè)邏輯電路，所述U個(gè)邏輯電路分別輸入所述子比特組，并只有在所述輸入的子比特組的信號(hào)全部為1或全部為0時(shí)，才輸出使開(kāi)關(guān)閉合的信號(hào)。另外，用分別串聯(lián)U個(gè)的開(kāi)關(guān)組替換所述開(kāi)關(guān)電路中的、對(duì)從所述參考電壓到輸出的連接的閉合/斷開(kāi)進(jìn)行切換的開(kāi)關(guān)。U個(gè)開(kāi)關(guān)也可以構(gòu)成為由所述U個(gè)邏輯電路輸出的開(kāi)關(guān)控制信號(hào)分別控制的結(jié)構(gòu)。
另外，作為本發(fā)明顯示裝置的一個(gè)實(shí)施方式也可以如下所述譯碼器(12)接收來(lái)自生成多個(gè)電壓等級(jí)的灰度電壓生成電路的多個(gè)電壓等級(jí)來(lái)作為所述多個(gè)參考電壓，并輸入數(shù)字視頻數(shù)據(jù)來(lái)作為所述選擇信號(hào)，所述放大電路(13)構(gòu)成接收譯碼器(12)電路的輸出、并驅(qū)動(dòng)數(shù)據(jù)線的驅(qū)動(dòng)電路。
實(shí)施例下面參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。圖1是用于說(shuō)明本發(fā)明一個(gè)實(shí)施例涉及的數(shù)模轉(zhuǎn)換器(DAC)的結(jié)構(gòu)的圖。參照?qǐng)D1，DAC(11)輸入由參考電壓生成電路(14)生成的m個(gè)不同的參考電壓，可基于數(shù)字信號(hào)來(lái)輸出最多為m的n次方個(gè)的電壓等級(jí)，并輸出從中選擇的電壓。
DAC(11)包括譯碼器(12)和放大電路(13)，譯碼器(12)輸入m個(gè)不同的參考電壓，并能夠基于選擇信號(hào)來(lái)輸出最多為m的n次方個(gè)的組合電壓。放大電路(13)輸出以2n-1∶2n-2∶…∶20的比例對(duì)譯碼器(12)輸出的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
參考電壓生成電路(14)可以使用圖2或圖3所示的電阻串等。參照?qǐng)D2，向電阻串(141)的兩端輸入電壓VrefH、VrefL，并能夠從各電阻之間的接頭取出參考電壓。圖3的結(jié)構(gòu)是在各個(gè)接頭上附加緩沖器(電壓跟隨器)(142)以便以大的驅(qū)動(dòng)能力取出參考電壓的結(jié)構(gòu)。
如果將輸入給譯碼器(12)的m個(gè)(m＝2K，K為2以上的整數(shù))參考電壓設(shè)定為等間隔的mn個(gè)電壓等級(jí)中的第{1+(2n-1)×∑j＝1K(αj×2(j-1)n)}(其中α1、α2、…、αK是0或1)個(gè)等級(jí)，則從放大電路(13)輸出的mn個(gè)電壓等級(jí)將均為等間隔。對(duì)此將在下面示出。
首先，如果將等間隔的mn個(gè)(＝2Kn個(gè))相鄰的相等電壓間隔設(shè)為V，則參考電壓Vref由下式(1)表示。
Vref(α1,α2,α3,...,αk)={1+(2n-1)Σj=1kαj·2(j-1)n}v......(1)]]>(其中，α1，α2，α3，…，αk取0或1)為了表示出輸出全部為等間隔，任意灰度i(1≤i≤2kn)下的放大電路(13)的輸出電壓Vout(i)只要示出對(duì)于灰度i呈線性的關(guān)系，即下式(2)。
Vout(i)＝i·v……(2)當(dāng)輸出灰度I下的電壓時(shí)，由譯碼器(12)選擇的電壓Vsel1(i)～Vsel(n)(i)可用式(1)以及數(shù)字信號(hào)D0～D(kn-1)表示為下式(3)。
同樣地，可用數(shù)字信號(hào)D0～D(kn-1)將灰度i表示為下式(4)。
i=1+Σj=0kn-1Dj·2j......(4)]]>由于放大電路(13)輸出對(duì)Vsel1(i)～Vsel(n)(i)進(jìn)行加權(quán)平均后的電壓，因此，放大電路(13)的輸出電壓Vout(i)可表示為下式(5)。
Vout(i)=2n-1Vsel1(i)+2n-2Vsel2(i)+···+21Vsel(n-1)(i)+20Vsel(n)(i)2n-1······(5)]]>這里，如果在式(5)的Vsel1(i)～Vsel(n)(i)中代入式(3)，則(5)式的分子如下所示。
(式(5)的分子)＝20v+(2n-1)·20(D0·20+Dn·2n+D2n·22n+...+D(k-1)n·2(k-1)n)v]]>+21v+(2n-1)·21(D1·20+Dn+1·2n+D2n+1·22n+...+D(k-1)n+1·2(k-1)n)v]]> +2n-2v(2n-1)·2n-2(Dn-2·20+D2n-2·2n+D3n-2·22n+···+Dkn-2·2(k-1)n)v]]>+2n-1v(2n-1)·2n-1(Dn-1·20+D2n-1·2n+D3n-1·22n+···+Dkn-1·2(k-1)n)v]]>=(20+21+...+2n-1)v+(2n-1)v·Σj=0kn-1Dj·2j]]>=(2n-1)(1+Σj=0kn-1Dj·2j)v]]>由此，放大電路(13)的輸出電壓Vout(i)可表示為下式(6)。
Vout(i)=(2n-1)(1+Σj=0kn-1Dj·2j)v(2n-1)=(1+Σj=0kn-1Dj·2j)v......(6)]]>若將(4)式代入(6)式，則
Vout(i)＝iv即表示為式(2)。
如上所述，通過(guò)將參考電壓設(shè)定為等間隔的mn個(gè)電壓等級(jí)中的第{1+(2n-1)×∑j＝1K(αj×2(j-1)n)}(其中α1、α2、…、αK是0或1)個(gè)等級(jí)，放大電路(13)的mn個(gè)輸出電壓均成為等間隔。
下面，作為本發(fā)明的第二實(shí)施例，對(duì)圖1中的譯碼器(12)具有n個(gè)輸出端子(＝放大電路(13)的輸入端子)的情形進(jìn)行說(shuō)明。即，譯碼器(12)輸入m個(gè)不同的參考電壓，基于選擇信號(hào)來(lái)從所述m個(gè)參考電壓中可重復(fù)地選擇n個(gè)電壓，并將其提供給n個(gè)輸出端子T1、T2、…、Tn。
另外，放大電路(13)輸出以2n-1∶2n-2∶…∶20的比例對(duì)提供到端子T1、T2、…、Tn上的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。下面將提供給端子T1～Tn的n個(gè)電壓分別記為VQ1、VQ2、…、VQn。
作為一個(gè)例子，對(duì)參考電壓為4個(gè)、譯碼器(12)的輸出端子為3個(gè)(T1、T2、T3)的情形，即m＝4、n＝3的情形進(jìn)行說(shuō)明。圖31是示出參考電壓和譯碼器(12)的選擇電壓以及放大電路(13)的輸出電壓之間關(guān)系的圖。在圖31所示的例子中，相對(duì)于4個(gè)參考電壓可以輸出43＝64個(gè)等間隔的電壓。參照式(1)，4個(gè)參考電壓(A、B、C、D)分別為第1個(gè)、第8個(gè)、第57個(gè)、第64個(gè)電壓。
放大電路(13)輸出以4∶2∶1的比例對(duì)提供到端子T1、T2、T3上的電壓VQ1、VQ2、VQ3進(jìn)行加權(quán)平均后的電壓，即輸出Vout＝(4VQ1+2VQ2+1VQ3)/7。
從而，通過(guò)如圖31所示設(shè)定端子T1、T2、T3的電壓V(T1)、V(T2)、V(T3)來(lái)輸出64個(gè)等間隔的電壓。
此外，作為另一例子，對(duì)參考電壓為4個(gè)、譯碼器(12)的輸出端子為4個(gè)(T1、T2、T3、T4)的情形，即m＝4、n＝4的情形進(jìn)行說(shuō)明。
圖32是示出參考電壓和譯碼器(12)的選擇電壓以及放大電路(13)的輸出電壓之間關(guān)系的圖。在該例子中，相對(duì)于4個(gè)參考電壓可以輸出44＝256個(gè)等間隔的電壓。參照上述式(1)，4個(gè)參考電壓(A、B、C、D)分別為第1個(gè)、第16個(gè)、第241個(gè)、第256個(gè)電壓。
放大電路(13)輸出以8∶4∶2∶1的比例對(duì)提供到端子T1、T2、T3、T4上的電壓VQ1、VQ2、VQ3、VQ4進(jìn)行加權(quán)平均后的電壓，即輸出Vout＝(8VQ1+4VQ2+2VQ3+1VQ4)/15。
從而，通過(guò)如圖32所示設(shè)定端子T1、T2、T3、T4的電壓(V(T1)、V(T2)、V(T3)、V(T4))來(lái)輸出256個(gè)等間隔的電壓。
下面說(shuō)明放大電路(13)的具體例。圖4(A)是本實(shí)施例中放大電路(13)的一個(gè)結(jié)構(gòu)例的示意圖。圖4(B)是示出圖4(A)的開(kāi)關(guān)控制的時(shí)序圖。參照?qǐng)D4(A)，放大電路(13)包括差動(dòng)放大電路A1，由輸出端以及反相輸入端(-)被連接在輸出端子上的電壓跟隨器構(gòu)成；第一開(kāi)關(guān)組，由n個(gè)開(kāi)關(guān)SA1～SAn組成，所述n個(gè)開(kāi)關(guān)SA1～SAn中的每個(gè)開(kāi)關(guān)的一端分別與n個(gè)選擇電壓輸出端子T1～Tn的每一個(gè)相連；第二開(kāi)關(guān)組，由連接在第一開(kāi)關(guān)組的每個(gè)開(kāi)關(guān)的另一端與差動(dòng)放大電路A1的非反相輸入端(+)之間的n個(gè)開(kāi)關(guān)SB1～SBn組成；以及n個(gè)電容器C1～Cn，被連接在第一開(kāi)關(guān)組和第二開(kāi)關(guān)組的每個(gè)連接點(diǎn)與GND之間。
參照?qǐng)D4(A)、4(B)，首先，在期間ta中，若斷開(kāi)開(kāi)關(guān)SB1～SBn、閉合開(kāi)關(guān)SA1～SAn，則提供給輸入端子T1～Tn的電壓VQ1～VQn經(jīng)由閉合狀態(tài)的開(kāi)關(guān)SA1～SAn而分別被存儲(chǔ)到電容器C1～Cn中。然后，在接下來(lái)的期間tb中，若斷開(kāi)開(kāi)關(guān)SA1～SAn、閉合開(kāi)關(guān)SB1～SBn，則在電容器C1～Cn之間重新結(jié)合電荷，通過(guò)將電容C1～Cn的電容比預(yù)先設(shè)定為2n-1∶2n-2∶…∶20的比例，電壓跟隨器A1的非反相輸入電壓成為(2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)即成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。從而電壓跟隨器A1的輸出電壓也成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
此外，圖5(A)是本實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖。圖5(B)是示出圖5(A)的開(kāi)關(guān)控制的時(shí)序圖。在圖5(A)所示的結(jié)構(gòu)中，即便電壓跟隨器A2由于元件偏差等原因而產(chǎn)生偏移也能夠消除該偏移。參照?qǐng)D5(A)，放大電路(13)包括差動(dòng)放大電路A2，由向非反相輸入端(+)輸入?yún)⒖茧妷篤ref_oc、將輸出端連接在輸出端子Vout上的電壓跟隨器構(gòu)成；第一開(kāi)關(guān)組，由第一至第n開(kāi)關(guān)SC1～SCn組成，所述第一至第n開(kāi)關(guān)SC1～SCn中的每個(gè)開(kāi)關(guān)的一端分別與n個(gè)選擇電壓輸出端子T1～Tn的每一個(gè)相連；第二開(kāi)關(guān)組，由在第一開(kāi)關(guān)組的第x個(gè)開(kāi)關(guān)SCx的另一端和第x+1個(gè)開(kāi)關(guān)SCx+1的另一端之間的n-1個(gè)開(kāi)關(guān)SE1～SEn-1組成；開(kāi)關(guān)SEN，連接在第一開(kāi)關(guān)組的第n個(gè)開(kāi)關(guān)SCn的另一端和差動(dòng)放大電路的輸出端之間；開(kāi)關(guān)SD，連接在差動(dòng)放大電路的輸出端和差動(dòng)放大電路的反相輸入端(-)之間；以及n個(gè)電容器C1～Cn，連接在第一開(kāi)關(guān)組的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的反相輸入端之間。
參照?qǐng)D5(A)、圖5(B)，首先，在期間ta中，若斷開(kāi)開(kāi)關(guān)SE1～SEn、閉合開(kāi)關(guān)SC1～SCn以及SD，則提供給輸入端子T1～Tn的電壓VQ1～VQn經(jīng)由開(kāi)關(guān)SC1～SCn而分別被提供給電容器C1～Cn的一端。
另一方面，當(dāng)電壓跟隨器A2的偏移為dV時(shí)，電壓跟隨器的輸出為Vref_oc+dV，并經(jīng)由開(kāi)關(guān)SD而提供給電容器C1～Cn的另一端，因而在電容器C1～Cn中分別存儲(chǔ)電壓{VQ1-(Vref+dV)}，…，{VQn-(Vref+dV)}。
然后，在接下來(lái)的期間tb中，若斷開(kāi)開(kāi)關(guān)SC1～SCn和開(kāi)關(guān)SD，閉合開(kāi)關(guān)SE1～SEn，則在電容器C1～Cn之間重新結(jié)合電荷，同時(shí)電壓跟隨器A2的輸出和反相輸入端(-)經(jīng)由電容器C1～Cn而相連，因此偏移dV被消除，電壓跟隨器A2的輸出變?yōu)閧(C1×VQ1+C2×VQ2+…+Cn×VQn)/(C1+C2+…+Cn)}。
這里，通過(guò)將電容器C1～Cn的電容比預(yù)先設(shè)定為2n-1∶2n-2∶…∶20的比例，電壓跟隨器A2的輸出電壓變?yōu)?2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)。
即，變?yōu)橐?n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
圖40是放大電路(13)的另一結(jié)構(gòu)例的示意圖。參照?qǐng)D40，該放大電路由差動(dòng)放大電路(131)構(gòu)成，其至少包括第一～第n輸入端子(Vin_1～Vin_n)、輸出端子(Vout)、第一～第n差動(dòng)對(duì)(132A～132C)、向第i差動(dòng)對(duì)(i為1≤i≤n的整數(shù))提供電流的第i電流源(133A～133C)、以及與第一～第n差動(dòng)對(duì)的輸出對(duì)共同連接的負(fù)載電路(134)，第i差動(dòng)對(duì)(其中，i為1≤i≤n的整數(shù))的輸入對(duì)中的一個(gè)與第i輸入端子連接，另一個(gè)與輸出端子連接。第一～第n差動(dòng)對(duì)的輸出對(duì)中的一個(gè)相互連接在一起，第一～第n差動(dòng)對(duì)的輸出對(duì)的另一方相互連接在一起。并且具有放大級(jí)135，該放大級(jí)135的輸入端連接在第一～第n差動(dòng)對(duì)的輸出對(duì)中的一個(gè)相互連接在一起的連接節(jié)點(diǎn)上，輸出端與輸出端子連接。負(fù)載電路與第一～第n差動(dòng)對(duì)的輸出對(duì)中的一個(gè)相互連接在一起的連接節(jié)點(diǎn)、以及第一～第n差動(dòng)對(duì)的輸出對(duì)中的另一個(gè)相互連接在一起的連接節(jié)點(diǎn)連接。在圖40所示的例子中，各個(gè)差動(dòng)對(duì)由源極連接在一起的NMOS晶體管對(duì)構(gòu)成。放大級(jí)(135)也可以由差動(dòng)放大器構(gòu)成，該差動(dòng)放大器的差動(dòng)輸入對(duì)連接在負(fù)載電路134與n個(gè)差動(dòng)對(duì)的輸出對(duì)的連接節(jié)點(diǎn)上。
在該差動(dòng)放大電路(131)中，將差動(dòng)對(duì)(132A～132C)的大小分別設(shè)定為2n-1∶2n-2∶…∶20，將流入電流源(133A～133C)的電流值設(shè)定為2n-1∶2n-2∶…∶20，由此，差動(dòng)放大電路(131)的輸出Vout輸出以2n-1∶2n-2∶…∶20的比例對(duì)輸入給差動(dòng)放大電路131的n個(gè)電壓Vin_1～Vin_n進(jìn)行加權(quán)平均后的電壓。
如圖41所示，該差動(dòng)放大電路(131)可用于本實(shí)施例的放大電路(13)中。即，能夠輸出以2n-1∶2n-2∶…∶20的比例對(duì)譯碼器(12)輸出的n個(gè)電壓VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
除了將大小設(shè)定為2n-1∶2n-2∶…∶20的結(jié)構(gòu)外，差動(dòng)放大電路(131)的差動(dòng)對(duì)(132A～132C)也可以如圖42所示那樣通過(guò)并聯(lián)多個(gè)大小相同的晶體管來(lái)構(gòu)成。更詳細(xì)地說(shuō)，參照?qǐng)D42，該差動(dòng)對(duì)132A(對(duì)應(yīng)圖40的132A)具有下述的2n-1個(gè)NMOS晶體管，它們的漏極連接在一起，并連接在負(fù)載電路(圖40的134)的一端和放大級(jí)(圖40的135)的輸入端的連接點(diǎn)上，在它們的柵極分別輸入輸入信號(hào)Vin_1；以及下述2n-1個(gè)NMOS晶體管，它們的漏極連接在一起并與負(fù)載電路(圖40的134)的另一端連接，在它們的柵極輸入輸出信號(hào)Vout，所述2n-1對(duì)NMOS晶體管對(duì)的各個(gè)源極連接在一起并與電流源133A(電流值＝2n-1×i)連接。在該差動(dòng)對(duì)132A中，當(dāng)將一個(gè)NMOS晶體管的溝道寬度設(shè)為W時(shí)，該差動(dòng)對(duì)132A的大小實(shí)質(zhì)上為2n-1×W。同樣地，圖40的差動(dòng)對(duì)132B具有2n-2個(gè)NMOS晶體管，它們的漏極連接在一起，并連接在負(fù)載電路(圖40的134)的一端和放大級(jí)(圖40的135)的輸入端的連接點(diǎn)上，在它們的柵極分別輸入輸入信號(hào)Vin_2；以及2n-2個(gè)NMOS晶體管，其漏極連接在一起，并與負(fù)載電路(圖1的134)的另一端連接，在其柵極輸入輸出信號(hào)Vout。所述2n-2對(duì)NMOS晶體管對(duì)的各個(gè)源極連接在一起，并與電流源133B(電流值＝2n-2×i)連接。該差動(dòng)對(duì)132B的大小實(shí)質(zhì)上為2n-2×W。差動(dòng)對(duì)133C具有下述的一個(gè)NMOS晶體管，其漏極連接在負(fù)載電路(圖40的134)的一端和放大級(jí)(圖40的135)的輸入端的連接點(diǎn)上，在其柵極輸入輸入信號(hào)Vin_n；以及下述的一個(gè)NMOS晶體管，其漏極連接在負(fù)載電路(圖1的134)的另一端上，在其柵極輸入輸出信號(hào)Vout。所述一對(duì)(＝20對(duì))NMOS晶體管對(duì)的源極連接在一起，并與電流源133C(電流值＝20×i)連接。該差動(dòng)對(duì)132C的大小實(shí)質(zhì)上為20×W＝W。此時(shí)，由于分別構(gòu)成差動(dòng)對(duì)(132A～132C)的晶體管大小均相同，因此，能夠稍許提高加權(quán)平均的精度。
放大電路(13)不限定于上述的構(gòu)成例，可以是能夠輸出以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓的任意的結(jié)構(gòu)。
下面，對(duì)譯碼器(12)的構(gòu)成例進(jìn)行說(shuō)明。圖6是本實(shí)施例的譯碼器(12)的一個(gè)具體結(jié)構(gòu)例的示意圖。參照?qǐng)D6，譯碼器(12)輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和m(＝2k)個(gè)參考電壓，并包括n個(gè)選擇電壓輸出端子和n個(gè)子譯碼器(121)，所述n個(gè)子譯碼器(121)分別輸入m個(gè)參考電壓，并根據(jù)按照每k個(gè)數(shù)字信號(hào)為一組的方式將數(shù)字信號(hào)分成n組的比特組(BG1～BGn)中的一組數(shù)字信號(hào)，從m個(gè)參考電壓中輸出一個(gè)電壓。子譯碼器(121)的n個(gè)輸出分別與n個(gè)選擇電壓輸出端子T1～Tn連接，基于所述數(shù)字信號(hào)，從m個(gè)參考電壓中選擇相同或不同的n個(gè)(n≥3)電壓，并將其輸出給n個(gè)選擇電壓輸出端子T1～Tn。
比特組的拆分方法可以如圖36所示進(jìn)行設(shè)定。
下面對(duì)子譯碼器(121)的結(jié)構(gòu)進(jìn)行說(shuō)明。圖7是子譯碼器(121)的一個(gè)具體例的示意圖。參照?qǐng)D7，子譯碼器(121)輸入m個(gè)參考電壓Vref1～Vrefm以及由k個(gè)數(shù)字信號(hào)(B0～B(k-1))組成的比特組，并具有一個(gè)輸出端子。以下，將比特組的數(shù)字信號(hào)的反相信號(hào)表示成B0B、B1B、…、B(K-1)B。
此外，為了說(shuō)明譯碼器(12)的連接關(guān)系，導(dǎo)入以下符號(hào)和函數(shù)。即，將w、y分別設(shè)為整數(shù)(其中，1≤w≤m，0≤y≤k-1)，并將SigN(D、p、q)設(shè)為當(dāng)(p-1)除以2(q+1)的余數(shù)小于2q時(shí)返回DB(D的反相信號(hào))，除此之外返回D的函數(shù)。
此時(shí)，對(duì)于將輸入子譯碼器(121)中的m個(gè)參考電壓(Vref1～Vrefm)和輸出選中電壓的一個(gè)輸出端子(T)連接起來(lái)的共m個(gè)的路徑，第w參考電壓和輸出端子(T)經(jīng)由k個(gè)開(kāi)關(guān)而連接，所述k個(gè)開(kāi)關(guān)由k個(gè)控制信號(hào)sigN(B(0)、w、0)、sigN(B(1)、w、1)、…、sigN(B(y)、w、y)、…、sigN(B(k-1)、w、k-1)分別控制。
作為示例，在圖33和圖34中示出參考電壓為4個(gè)(m＝4)和8個(gè)(m＝8)時(shí)的子譯碼器(121)的結(jié)構(gòu)例。圖33示出了兩比特的競(jìng)爭(zhēng)(tournament)型譯碼器，圖34示出了三比特的競(jìng)爭(zhēng)型譯碼器。在圖33所示的例子中，在端子T和Verfl之間具有用B0B和B1B分別控制導(dǎo)通/截止的兩個(gè)傳輸晶體管NM1、NM2，在傳輸晶體管NM1、NM2的連接點(diǎn)和Vref2之間具有用B0控制導(dǎo)通/截止的傳輸晶體管NM3，在端子T和Vref3之間具有用B0B和B1分別控制導(dǎo)通/截止的兩個(gè)傳輸晶體管NM4、NM5，在傳輸晶體管NM3、NM4的連接點(diǎn)和Vref4之間具有用B0控制導(dǎo)通/截止的傳輸晶體管NM6。
圖33、圖34中的傳輸晶體管NM1～NM14均由NMOS晶體管構(gòu)成。
另外，也可以用PMOS晶體管來(lái)作為構(gòu)成子譯碼器的傳輸晶體管。在該情況下，被輸入的k比特?cái)?shù)字信號(hào)的邏輯與使用NMOS晶體管時(shí)相反。例如，若舉圖33為例，則B0和B0B、B1和B1B分別變成相反的狀況。
此外，對(duì)于參考電壓為4個(gè)、譯碼器(12)的輸出端子為3個(gè)(T1、T2、T3)，即m＝4、n＝3的情形，在圖35中示出了將圖33的結(jié)構(gòu)應(yīng)用于子譯碼器(121)中時(shí)的譯碼器(12)的結(jié)構(gòu)例。在此例子中，輸入6比特?cái)?shù)據(jù)(D0～D5)，并根據(jù)n＝3而成為設(shè)置3個(gè)子譯碼器(121)的結(jié)構(gòu)。
按照?qǐng)D36將6比特?cái)?shù)據(jù)分成下述3個(gè)比特組，BG1＝{D2，D5}、BG2＝{D1，D4}、BG3＝{D0，D3}。
當(dāng)將每個(gè)比特組輸入3個(gè)子譯碼器(121)中時(shí)，根據(jù)6比特?cái)?shù)據(jù)，從4個(gè)參考電壓(Vref1～Vref4)中可重復(fù)地選擇64種電壓，并提供給3個(gè)輸出端子T1、T2、T3。
圖7和圖33～圖35所示的結(jié)構(gòu)為一個(gè)例子，只要上述的連接關(guān)系成立，可以是任意的結(jié)構(gòu)。在圖7和圖33～圖35中示出了競(jìng)爭(zhēng)型譯碼器，但如圖8所示，也可以是m個(gè)參考電壓和輸出端子的連接均為獨(dú)立的路徑的結(jié)構(gòu)(ROM型)。但是，圖8的結(jié)構(gòu)與圖7的結(jié)構(gòu)相比，增加了開(kāi)關(guān)數(shù)量。
下面，對(duì)子譯碼器(121)的其他結(jié)構(gòu)例進(jìn)行說(shuō)明。圖9是示出圖6的子譯碼器(121)的結(jié)構(gòu)的一個(gè)具體例的圖。參照?qǐng)D9，子譯碼器(121)輸入m個(gè)參考電壓和由k比特?cái)?shù)字信號(hào)(B0～B(k-1))組成的比特組，并具有一個(gè)輸出端子(T)。另外還包括開(kāi)關(guān)電路(1212)，其從m個(gè)參考電壓中選擇一個(gè)參考電壓；以及開(kāi)關(guān)控制電路(1211)，其根據(jù)k比特?cái)?shù)字信號(hào)來(lái)輸出控制開(kāi)關(guān)電路(1212)的信號(hào)，該子譯碼器(121)根據(jù)比特組的k比特?cái)?shù)字信號(hào)從m個(gè)參考電壓中選擇一個(gè)并將其輸出。
對(duì)圖9的開(kāi)關(guān)控制電路(1211)和開(kāi)關(guān)電路(1212)進(jìn)行更為詳細(xì)的說(shuō)明。圖10是圖9的開(kāi)關(guān)控制電路(1211)以及開(kāi)關(guān)電路(1212)的一個(gè)具體結(jié)構(gòu)例的示意圖。為簡(jiǎn)單起見(jiàn)，圖10中示出了設(shè)k＝4從而輸入m＝2k＝16個(gè)(Vref0～Vref15)參考電壓的結(jié)構(gòu)。
參照?qǐng)D10，開(kāi)關(guān)控制電路(1211)輸入比特組的k比特?cái)?shù)字信號(hào)，并具有下述2k個(gè)(16個(gè))的邏輯電路(1211a)，所述邏輯電路(1211a)按比特組的每個(gè)比特輸入數(shù)字信號(hào)Bx或其反相信號(hào)BxB(0≤x≤k-1)，并只有在所輸入的k個(gè)信號(hào)均為“HIGH”時(shí)才輸出使開(kāi)關(guān)(PMOS開(kāi)關(guān))閉合的信號(hào)。對(duì)2k個(gè)的邏輯電路(1211a)輸入的信號(hào)的邏輯組合互不相同。
在圖10的例子中，由于k＝4，因而輸入4比特?cái)?shù)字信號(hào)(B0～B3)，在24＝16個(gè)邏輯電路(NAND)中，對(duì)于B0～B3的每個(gè)比特，輸入Bx或其反相信號(hào)BxB(0≤x≤3)。這里，對(duì)于B0～B3，比特信號(hào)Bx或其反相信號(hào)的組合總共有16種，從而向各個(gè)邏輯電路(1211a)中輸入的數(shù)字信號(hào)被設(shè)定為互不相同的組合。
如圖10所示，如果將NAND電路用作邏輯電路(1211a)，則對(duì)于某一輸入比特?cái)?shù)據(jù)，2k個(gè)NAND電路中只有一個(gè)電路的輸出成為L(zhǎng)OW等級(jí)。從而，可通過(guò)k比特?cái)?shù)據(jù)來(lái)輸出選擇m(＝2k)個(gè)參考電壓中的一個(gè)參考電壓的信號(hào)。
另外，參照?qǐng)D10，在開(kāi)關(guān)電路(1212)中，連接m個(gè)參考電壓和子譯碼器的輸出(T)的m個(gè)路徑通過(guò)對(duì)參考電壓至輸出(T)的連接的閉合/斷開(kāi)進(jìn)行切換的開(kāi)關(guān)而連接，開(kāi)關(guān)分別由開(kāi)關(guān)控制電路(1211)輸出的開(kāi)關(guān)控制信號(hào)控制。
在圖10中，例如當(dāng)比特組的比特信號(hào)(B0、B1、B2、B3)＝(1、0、0、1)時(shí)，只有輸入了B0、B1的反相信號(hào)(B1B)、B2的反相信號(hào)(B2B)以及B3的邏輯電路(圖中的邏輯電路A)的輸出為L(zhǎng)OW等級(jí)，剩下的15個(gè)邏輯電路的輸出為HIGH等級(jí)。
在圖10所示的例子中，開(kāi)關(guān)電路(1212)的開(kāi)關(guān)使用PMOS晶體管，當(dāng)PMOS晶體管的柵極電壓為L(zhǎng)OW等級(jí)時(shí)，該晶體管導(dǎo)通，當(dāng)柵極電壓為HIGH等級(jí)時(shí)，該晶體管截止。從而，在16個(gè)開(kāi)關(guān)中，只有連接Vref9的開(kāi)關(guān)(圖10的開(kāi)關(guān)A)閉合，而剩下的開(kāi)關(guān)斷開(kāi)，因此，子譯碼器(121)的輸出(端子T的電位)變?yōu)閂ref9。
下面，對(duì)開(kāi)關(guān)控制電路(1211)和開(kāi)關(guān)電路(1212)的其他例子進(jìn)行說(shuō)明。在圖10的例子中，邏輯電路使用了NAND電路，但通常NAND電路如果增加輸入數(shù)其驅(qū)動(dòng)能力就會(huì)下降，因而必須加大晶體管的大小。因此，也可以采用如下的結(jié)構(gòu)將輸入邏輯電路中的k比特信號(hào)進(jìn)一步分成分別包含2比特以上的U個(gè)子比特組，并為每個(gè)子比特組設(shè)置邏輯電路。在圖10的例子中，向各個(gè)NAND電路輸入B0～B3的4個(gè)信號(hào)，而在圖11中示出了將B0～B3分成(B0、B1)和(B2、B3)，并分成輸入(B0、B1)的NAND電路1211b和輸入(B2、B3)的NAND電路1211c的例子。
在圖11中只記載了16個(gè)參考電壓中的最初的3個(gè)(Vref0～Vref3)部分，而省略了其余部分。其余的(Vref4～Vref15)也可以構(gòu)成同樣的結(jié)構(gòu)。
此外，在圖10的例子中，邏輯電路(1211a)的輸出分別與一個(gè)開(kāi)關(guān)連接，但當(dāng)將該邏輯電路如圖11所示那樣分成輸入B0、B1的NAND電路1211b和輸入B2、B3的NAND電路1211c這兩個(gè)電路時(shí)，開(kāi)關(guān)也被分為二個(gè)，并通過(guò)將它們串聯(lián)而構(gòu)成。
在圖11中，例如當(dāng)(B0、B1、B2、B3)＝(0、1、0、0)時(shí)，在圖中的邏輯電路A～H中，C、E、F、G、H的輸出變?yōu)長(zhǎng)OW等級(jí)，而其余的則變成HIGH等級(jí)。
因此，在圖11中，雖然開(kāi)關(guān)a～h中的開(kāi)關(guān)c、e、f、g、h閉合，但從參考電壓的輸入到子譯碼器的輸出端子(T)的、兩個(gè)串聯(lián)的開(kāi)關(guān)均為閉合的路徑僅有通過(guò)開(kāi)關(guān)c、g的路徑、即Vref2的路徑。從而子譯碼器(121)的輸出變?yōu)閂ref2。
此外也可以如下在同一子譯碼器內(nèi)，對(duì)于所輸入的子比特組以及邏輯(B0和B0B等)均相同的多個(gè)邏輯電路，至少保留一個(gè)而省略其它，并將與省略的邏輯電路的輸出相連的開(kāi)關(guān)連接到?jīng)]有省略的邏輯電路的開(kāi)關(guān)的輸出上。
例如，在圖11中，邏輯電路A～H中的E、F、G、H均輸入B2B、B3B，輸出也總是相同，因此可以如圖12所示，只保留其中一個(gè)而省略其它。此時(shí)，圖12的邏輯電路I的輸出構(gòu)成為與開(kāi)關(guān)e、f、g、h均連接的結(jié)構(gòu)。由此可削減開(kāi)關(guān)控制電路1211的元件數(shù)量。
此外，在圖12中，開(kāi)關(guān)e、f、g、h構(gòu)成為開(kāi)關(guān)的入口/出口中的某一端(晶體管的源極/漏極中的某一端)共用，且開(kāi)關(guān)控制端(晶體管的柵極)共用的結(jié)構(gòu)。此時(shí)，可使4個(gè)開(kāi)關(guān)的入口/出口的另一端(不相同的端子)共用，從而將開(kāi)關(guān)設(shè)為一個(gè)。
圖13示出將圖11的開(kāi)關(guān)e、f、g、h共用為一個(gè)開(kāi)關(guān)i的結(jié)構(gòu)。由此還能夠削減開(kāi)關(guān)電路的元件數(shù)量。
圖14是將在第第24頁(yè)第3-11行描述的操作應(yīng)用于全部參考電壓Vref0～Vref15中的圖。
參照?qǐng)D14，邏輯電路J1、K1、L1、M1的輸入均為B0B、B1B，邏輯電路J2、K2、L2、M2的輸入均為B0、B1B，邏輯電路J3、K3、L3、M3的輸入均為B0B、B1，邏輯電路J4、K4、L4、M4的輸入均為B0、B1。
從而，如第24頁(yè)第3-7行所述，能夠?qū)⑸鲜龅倪壿嬰娐贩謩e保留一個(gè)而省略其它，并分別共用為圖15的邏輯電路J、K、L、M。圖15的邏輯電路J是對(duì)圖14的邏輯電路J1、K1、L1、M1的共用，圖15的邏輯電路K是對(duì)圖14的邏輯電路J2、K2、L2、M2的共用，圖15的邏輯電路L是對(duì)圖14的邏輯電路J3、K3、L3、M3的共用，圖15的邏輯電路M是對(duì)圖14的邏輯電路J4、K4、L4、M4的共用。由此能夠進(jìn)一步削減邏輯電路的元件數(shù)量。
在圖10至圖15中示出了邏輯電路使用NAND電路，開(kāi)關(guān)使用PMOS晶體管的例子，但也可以是除此之外的結(jié)構(gòu)。
圖16是示出了邏輯電路使用NOR電路，開(kāi)關(guān)使用NMOS晶體管的例子。在邏輯電路使用NOR電路的情況下，當(dāng)輸入各NOR電路中的比特信號(hào)均為L(zhǎng)時(shí)，輸出為H。從而，對(duì)于某一輸入比特?cái)?shù)據(jù)，K2個(gè)NOR電路中只有一個(gè)電路的輸出為HIGH等級(jí)，因此，開(kāi)關(guān)電路的NMOS晶體管中只有一個(gè)晶體管導(dǎo)通。
圖17示出了邏輯電路使用NAND電路，開(kāi)關(guān)使用由PMOS晶體管和NMOS晶體管組成的CMOS開(kāi)關(guān)(轉(zhuǎn)移柵極)的例子。圖17所示例子中的邏輯電路(NAND)在所輸入的比特信號(hào)均為HIGH等級(jí)時(shí)，其輸出為L(zhǎng)OW等級(jí)。從而，對(duì)于某一輸入比特?cái)?shù)據(jù)，K2個(gè)NAND電路中只有一個(gè)電路的輸出為L(zhǎng)OW等級(jí)。
從而，如果將NAND電路的輸出連接到開(kāi)關(guān)電路的PMOS晶體管上，并將NAND電路的反相信號(hào)連接到NMOS晶體管上，則CMOS開(kāi)關(guān)中只有一個(gè)閉合。
圖18是邏輯電路使用NOR電路，開(kāi)關(guān)使用CMOS開(kāi)關(guān)的例子的示意圖。圖18中的邏輯電路(NOR電路)在所輸入的比特信號(hào)均為L(zhǎng)OW等級(jí)時(shí)，其輸出為HIGH等級(jí)。從而，對(duì)于某一輸入比特?cái)?shù)據(jù)，K2個(gè)NOR電路中只有一個(gè)電路的輸出為HIGH等級(jí)。因此，如果將NOR電路的輸出連接到開(kāi)關(guān)電路的NMOS晶體管上，并將NOR電路的反相信號(hào)連接到PMOS晶體管上，則CMOS開(kāi)關(guān)中只有一個(gè)閉合。
下面對(duì)本發(fā)明的第三實(shí)施例、即圖1中的譯碼器(12)的輸出端子(＝放大電路(13)的輸入端子)為一個(gè)的情形進(jìn)行說(shuō)明。即，譯碼器(12)輸入不同的m個(gè)參考電壓，基于選擇信號(hào)來(lái)從m個(gè)參考電壓中可重復(fù)地選擇n個(gè)電壓，并依次輸出給一個(gè)輸出端子。另外，放大電路(13)依次輸入被選擇到一個(gè)輸出端子上的n個(gè)電壓，并輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。以下，將所述一個(gè)輸出端子標(biāo)記為T0，將依次提供給T0的n個(gè)電壓分別標(biāo)記為VQ1、VQ2、…、VQn。
圖19(A)是本實(shí)施例中放大電路(13)的一個(gè)結(jié)構(gòu)例的示意圖。圖19(B)是示出圖19(A)的開(kāi)關(guān)動(dòng)作的時(shí)序圖。參照?qǐng)D19(A)、圖19(B)，首先，如果在期間ta1～tan中使開(kāi)關(guān)SG1～SGn斷開(kāi)，并且對(duì)于SF1～SFn，在ta1期間，僅使開(kāi)關(guān)SF1閉合，在ta2期間，僅使開(kāi)關(guān)SF2閉合，…，在tan期間，僅使開(kāi)關(guān)SFn閉合，則依次提供到輸入端子T0上的n個(gè)電壓VQ1～VQn經(jīng)由開(kāi)關(guān)SF1～SFn而分別存儲(chǔ)到電容器C1～Cn中。
然后，在接下來(lái)的期間Tb中，如果使開(kāi)關(guān)SF1～SFn全部斷開(kāi)，并使開(kāi)關(guān)SG1～SGn全部閉合，則電容器C1～Cn之間重新結(jié)合電荷。通過(guò)將電容器C1～Cn的電容比預(yù)先設(shè)定為2n-1∶2n-2∶…∶20的比例來(lái)使電壓跟隨器A3的非反相輸入電壓為(2n-1VQ1+2n-2VQ2+…+20VQn)/(2n-1+2n-2+…+20)即，成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
從而，電壓跟隨器A3的輸出電壓也成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
此外，圖20(A)是本實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖。圖20(B)是說(shuō)明圖20(A)的開(kāi)關(guān)動(dòng)作的時(shí)序圖。圖20(A)所示的例子和圖5(A)所示的結(jié)構(gòu)一樣，具有可消除電壓跟隨器A4的偏移(offset)的結(jié)構(gòu)。
根據(jù)圖20(A)、圖20(B)，首先，如果在期間ta1～tan中使開(kāi)關(guān)SJ1～SJn斷開(kāi)、使SI閉合，并且對(duì)于SH1～SHn，在ta1期間，僅使開(kāi)關(guān)SH1閉合，在ta2期間，僅使開(kāi)關(guān)SH2閉合，…，在tan期間，僅使開(kāi)關(guān)SHn閉合，則依次提供到輸入端子T1上的n個(gè)電壓經(jīng)由開(kāi)關(guān)SH1～SHn而分別存儲(chǔ)到電容器C1～Cn中。
另一方面，如果將電壓跟隨器A4的偏移設(shè)為dV，則電壓跟隨器A4的輸出為Vref+dV，并經(jīng)由開(kāi)關(guān)SD而提供給電容器C1～Cn的另一端。因此，在電容器C1～Cn中分別存儲(chǔ)電壓{VQ1-(Vref+dV)}、…、{VQn-(Vref+dV)}。
然后，在接下來(lái)的期間tb中，如果使開(kāi)關(guān)SH1～SHn以及開(kāi)關(guān)SI斷開(kāi)，并使開(kāi)關(guān)SJ1～SJn閉合，則在電容器C1～Cn之間重新結(jié)合電荷，同時(shí)，電壓跟隨器A4的輸出和反相輸入端子(-)經(jīng)由電容器C1～Cn而連接，因此偏移dV被消除，電壓跟隨器A4的輸出成為{(C1×VQ1+C2×VQ2+…+Cn×VQn)/(C1+C2+…+Cn)}。
這里，通過(guò)將C1～Cn的電容比預(yù)先設(shè)定為2n-1∶2n-2∶…∶20的比例來(lái)使電壓跟隨器A4的輸出電壓成為
(2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)即，成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
此外，圖43(A)是放大電路(13)的又一結(jié)構(gòu)例的示意圖。參照?qǐng)D43(A)，該放大電路(13)包括參照?qǐng)D40進(jìn)行說(shuō)明的具有多個(gè)差動(dòng)對(duì)的差動(dòng)放大電路(131)；多個(gè)(n個(gè))開(kāi)關(guān)SP1～SPn，它們的一端共同連接在端子T0上，它們的一端分別與差動(dòng)放大電路(131)的多個(gè)(n個(gè))輸入端子Vin_1～Vin_n連接；以及n個(gè)用于保持電壓的電容器Chld，分別連接在n個(gè)開(kāi)關(guān)SP1～SPn的另一端和GND之間。圖43(B)是示出圖43(A)的開(kāi)關(guān)動(dòng)作的時(shí)序圖。參照?qǐng)D43(A)、43(B)，首先，如果在期間ta1，僅使開(kāi)關(guān)SP1閉合，在期間ta2，僅使開(kāi)關(guān)SP2閉合，…，在期間tan，僅使開(kāi)關(guān)SPn閉合，則依次提供到輸入端子T0上的n個(gè)電壓VQ1～VQn經(jīng)由開(kāi)關(guān)SP1～SPn而分別被存儲(chǔ)到對(duì)應(yīng)的電壓保持電容器Chld中。
然后，在接下來(lái)的期間tb中，若使開(kāi)關(guān)SP1～SPn全部斷開(kāi)，則將變?yōu)閂Q1～VQn被輸入到差動(dòng)放大電路(131)的n個(gè)輸入端子Vin_1～Vin_n上的狀態(tài)，輸出電壓Vout成為(2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)。
即，輸出電壓Vout成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
圖44(A)在圖43(A)中去掉了開(kāi)關(guān)SPn和與開(kāi)關(guān)SPn對(duì)應(yīng)的電壓保持電容器，并將差動(dòng)放大電路(13)的第n輸入端子Vin_n直接連接在端子T0上。圖44(B)是示出圖44(A)的開(kāi)關(guān)動(dòng)作的時(shí)序圖。參照?qǐng)D44(A)、44(B)，首先，如果在期間ta1，僅使開(kāi)關(guān)SQ1閉合，在期間ta2，僅使開(kāi)關(guān)SQ2閉合，…，
在期間tan-1，僅使開(kāi)關(guān)SQn-1閉合，則依次提供到輸入端子T0上的n-1個(gè)電壓VQ1～VQn-1經(jīng)由開(kāi)關(guān)SQ1～SQn-1而分別被存儲(chǔ)到電壓保持電容器Chld中。
然后，在接下來(lái)的期間tan以及tb中，變?yōu)閂Q1～VQn被輸入到差動(dòng)放大電路(131)的n個(gè)差動(dòng)對(duì)中的狀態(tài)，輸出電壓Vout成為(2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)。
即，輸出電壓Vout成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
圖44(A)的結(jié)構(gòu)與圖43(A)的結(jié)構(gòu)相比，可削減開(kāi)關(guān)和電壓保持電容的元件數(shù)。
另外，放大電路(13)不限于上述的結(jié)構(gòu)例，只要是能夠輸出以2n-1∶2n-2∶…∶20的比例對(duì)從端子T0依次輸入的VQ1～VQn進(jìn)行加權(quán)平均后的電壓的結(jié)構(gòu)，可以是任意的結(jié)構(gòu)。
下面對(duì)譯碼器(12)的結(jié)構(gòu)例進(jìn)行說(shuō)明。圖21是譯碼器(12)的具體結(jié)構(gòu)例的示意圖。參照?qǐng)D21，譯碼器(12)輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和m(2k)個(gè)參考電壓，并包括一個(gè)選擇電壓輸出端子(T1)；比特組選擇電路(122)，從以每k個(gè)為一組的方式將數(shù)字信號(hào)分成n組的比特組(BG1～BGn)中每次一組地依次選擇并輸出共為n組的比特組；一個(gè)子譯碼器(121)，輸入m個(gè)參考電壓，并基于由比特組選擇電路(122)選擇的比特組的數(shù)字信號(hào)來(lái)從m個(gè)參考電壓中輸出一個(gè)電壓。子譯碼器(121)的一個(gè)輸出與一個(gè)選擇電壓輸出端子連接，基于數(shù)字信號(hào)來(lái)從m個(gè)參考電壓中選擇相同或不同的n個(gè)(n≥3)電壓，并輸出給一個(gè)選擇電壓輸出端子(T1)。
下面，對(duì)圖21的比特組選擇電路(122)的結(jié)構(gòu)的一個(gè)例子進(jìn)行說(shuō)明。圖22是本實(shí)施例中比特組選擇電路(122)的一個(gè)具體例的示意圖。參照?qǐng)D22，用于從比特組1(BG1)～比特組n(BGn)中選擇一組比特組的比特組選擇信號(hào)(Ctl1～Ctln)被輸入到比特組選擇電路中。
圖23是比特組選擇信號(hào)Ctll～Ctln的定時(shí)動(dòng)作的示意圖。圖23中的期間ta1～tan與在第27頁(yè)第9行-第29頁(yè)第3行中說(shuō)明的放大器(13)的開(kāi)關(guān)SF1～SFn以及開(kāi)關(guān)SH1～SHn同步。
根據(jù)圖23，在期間ta1，選擇比特組1(BG1)，在期間ta2，選擇比特組2(BG2)，…，在期間tan，選擇比特組1(BGn)。
由于期間tb是放大電路(13)的輸出期間，因此不選擇比特組。
譯碼器(121)可以采用在第23頁(yè)第9行-第27頁(yè)第2行、圖6至圖8中說(shuō)明的各種結(jié)構(gòu)。
根據(jù)本實(shí)施例，在期間ta1，從上述m個(gè)參考電壓中選擇一個(gè)與比特組1(BG1)對(duì)應(yīng)的參考電壓，在期間ta2，從上述m個(gè)參考電壓中選擇一個(gè)與比特組2(BG2)對(duì)應(yīng)的參考電壓，…，在期間tan，從上述m個(gè)參考電壓中選擇一個(gè)與比特組n(BGn)對(duì)應(yīng)的參考電壓，從而在期間ta1～tan之間，可重復(fù)地依次選擇n個(gè)參考電壓，并將其輸出給譯碼器(12)的輸出端子(T1)。
并且，通過(guò)與期間ta1～tan同步地使放大器(13)動(dòng)作，可根據(jù)所輸入的k×n比特?cái)?shù)字信號(hào)，最大輸出m的n次方個(gè)互不相同的電壓等級(jí)。
下面對(duì)本發(fā)明的第四實(shí)施例、即圖1中的譯碼器(12)的輸出端子(＝放大電路(13)的輸入端子)存在r(2≤r≤n-1)個(gè)的情形。即，譯碼器(12)輸入不同的m個(gè)參考電壓，基于選擇信號(hào)來(lái)從該m個(gè)參考電壓中可重復(fù)地選擇n個(gè)電壓，并依次輸出給r個(gè)輸出端子。
另外，放大電路(13)依次輸入被選擇到r個(gè)輸出端子上的n個(gè)電壓，并輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。以下，將所述r個(gè)輸出端子標(biāo)記為T1～Tr，將依次提供給T1～Tr的n個(gè)電壓分別標(biāo)記為VQ1、VQ2、…、VQn。
圖24(A)是本實(shí)施例中放大電路(13)的一個(gè)結(jié)構(gòu)例的示意圖。圖24(B)是用于說(shuō)明圖24(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖。以下定義J＝N/r。
根據(jù)圖24(A)、24(B)，首先在期間ta1～ta(J)使開(kāi)關(guān)SL1～SLn斷開(kāi)。
另外，如果在期間ta1使開(kāi)關(guān)SK1～SKn中的開(kāi)關(guān)SK1、SK(J+1)、…、SK{(r-1)J+1}這r個(gè)開(kāi)關(guān)閉合，則提供給輸入端子T1～Tr的r個(gè)電壓VQ1、VQ(J+1)、…、VQ{(r-1)J+1}分別被存儲(chǔ)到電容器CK1、CK(J+1)、…、CK{(r-1)J+1}中。
接下來(lái)，若在期間ta2中使開(kāi)關(guān)SK2、SK(J+2)、…、SK{(r-1)J+2}這r個(gè)開(kāi)關(guān)閉合，則提供給輸入端子T1～Tr的r個(gè)電壓VQ2、VQ(J+2)、…、VQ{(r-1)J+2}分別被存儲(chǔ)到電容器CK2、CK(J+2)、…、CK{(r-1)J+2}中。
通過(guò)將相同的動(dòng)作重復(fù)至期間ta(J)，在譯碼器(12)中選擇的n個(gè)電壓(VQ1、VQ2、…、VQn)被存儲(chǔ)到電容器C1～Cn中。
然后，若在接下來(lái)的期間tb中，使開(kāi)關(guān)SK1～SKn斷開(kāi)，并使開(kāi)關(guān)SL1～SLn閉合，則電荷將在電容器C1～Cn之間重新結(jié)合。通過(guò)將電容器C1～Cn的電容比預(yù)先設(shè)定為2n-1∶2n-2∶…∶20的比例來(lái)使電壓跟隨器A5的非反相輸入電壓成為(2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)。
即，成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。從而，電壓跟隨器A5的輸出電壓也成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
此外，圖25(A)是本實(shí)施例中放大電路(13)的另一結(jié)構(gòu)例的示意圖。圖25(B)是示出圖25(A)中開(kāi)關(guān)的閉合/斷開(kāi)控制的時(shí)序圖。圖25所示的例子與圖3所示的例子一樣，具有可消除電壓跟隨器A6的偏移的結(jié)構(gòu)。
根據(jù)圖25(A)、25(B)，首先，在期間ta1～ta(J)中使開(kāi)關(guān)SO1～SOn斷開(kāi)，并使開(kāi)關(guān)SN閉合。
如果在期間ta1使開(kāi)關(guān)SM1～SMn中的開(kāi)關(guān)SM1、SM(J+1)、…、SM{(r-1)J+1}這r個(gè)開(kāi)關(guān)閉合，則提供給輸入端子T1～Tr的r個(gè)電壓(VQ1、VQ(J+1)、…、VQ{(r-1)J+1}分別存儲(chǔ)到電容器CM1、CM(J+1)、…、CM{(r-1)J+1}中。
接下來(lái)，若在期間ta2使開(kāi)關(guān)SM2、SM(J+2)、…、SM{(r-1)J+2}這r個(gè)開(kāi)關(guān)閉合，則提供給輸入端子T1～Tr的r個(gè)電壓(VQ2、VQ(J+2)、…、VQ{(r-1)J+2})分別存儲(chǔ)到電容器CK2、CK(J+2)、…、CK{(r-1)J+2}中。
通過(guò)將相同的動(dòng)作重復(fù)至期間ta(J)，在譯碼器(12)中選擇的n個(gè)電壓(VQ1、VQ2、…、VQn)被存儲(chǔ)在電容器C1～Cn的一端。
另一方面，如果將電壓跟隨器A6的偏移設(shè)為dV，則電壓跟隨器A6的輸出為Vref+dV，并經(jīng)由開(kāi)關(guān)SD而提供給電容器C1～Cn的另一端，因此，在電容器C1～Cn中分別存儲(chǔ)電壓{VQ1-(Vref+dV)}、…、{VQn-(Vref+dV)}。
然后，在接下來(lái)的期間tb中，如果使開(kāi)關(guān)SM1～SMn以及開(kāi)關(guān)SN斷開(kāi)，并使開(kāi)關(guān)SO1～SOn閉合，則電荷將在電容器C1～Cn之間重新結(jié)合。同時(shí)，電壓跟隨器A6的輸出端子和反相輸入端子(-)經(jīng)由電容器C1～Cn而連接，因此偏移dV被消除。由此，電壓跟隨器A6的輸出成為(C1×VQ1+C2×VQ2+…+Cn×VQn)/(C1+C2+…+Cn)。
這里，通過(guò)將電容器C1～Cn的電容比預(yù)先設(shè)定為2n-1∶2n-2∶…∶20的比例來(lái)使電壓跟隨器A6的輸出電壓Vout成為(2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)。
即，電壓跟隨器A6的輸出電壓Vout成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
圖45(A)是放大電路(13)的又一結(jié)構(gòu)例的示意圖。參照?qǐng)D45(A)，該放大電路(13)包括圖40所示的具有多個(gè)差動(dòng)對(duì)的差動(dòng)放大電路(131)；n個(gè)開(kāi)關(guān)SR1～SRn；以及分別與n個(gè)開(kāi)關(guān)SR1～SRn對(duì)應(yīng)并用于保持電壓的電容器Chld。更為詳細(xì)地說(shuō)，J個(gè)(J＝n/r)開(kāi)關(guān)SR1～SR(J)的一端共同連接在輸入端子T1上，J個(gè)開(kāi)關(guān)SR(J+1)～SR(2J)的一端共同連接在輸入端子T2上，以下同樣地，J個(gè)開(kāi)關(guān)SR((r-1)×J+1)～SR(n)的一端共同連接在輸入端子Tr上，并且，各個(gè)開(kāi)關(guān)的另一端與差動(dòng)放大電路(13)的相應(yīng)的輸入端子相連，在各個(gè)開(kāi)關(guān)的另一端和GND之間連接了用于保持電壓的電容器Chld。圖45(B)是示出圖45(A)的開(kāi)關(guān)動(dòng)作的時(shí)序圖。參照?qǐng)D45(A)、45(B)，首先，如果在期間ta1使開(kāi)關(guān)SR1～SRn中的開(kāi)關(guān)SR1、SR(J+1)、…、SR{(r-1)J+1}這r個(gè)開(kāi)關(guān)閉合，則提供給輸入端子T1～Tr的r個(gè)電壓(VQ1、VQ(J+1)、…、VQ{(r-1)J+1}分別被存儲(chǔ)到電壓保持電容器Chld中。
接下來(lái)，若在期間ta2中使開(kāi)關(guān)SR2、SR(J+2)、…、SR{(r-1)J+2}這r個(gè)開(kāi)關(guān)閉合，則提供給輸入端子T1～Tr的r個(gè)電壓(VQ2、VQ(J+2)、…、VQ{(r-1)J+2})分別被存儲(chǔ)到電容器Chld中。
通過(guò)將相同的動(dòng)作重復(fù)至期間ta(J)，在譯碼器(12)中選擇的n個(gè)電壓(VQ1、VQ2、…、VQn)被存儲(chǔ)到電壓保持電容器Chld中。
然后，若在接下來(lái)的期間tb中，使開(kāi)關(guān)SR1～SRn全部斷開(kāi)，則變?yōu)閂Q1～VQn被輸入到差動(dòng)放大電路(13)的n個(gè)差動(dòng)對(duì)中的狀態(tài)，并輸出(2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)的輸出電壓Vout。
即，輸出電壓Vout成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
圖46(A)所示的結(jié)構(gòu)是在圖45(A)中去掉開(kāi)關(guān)SR(J)、SR(2J)、…SRn以及SR(J)、SR(2J)、…SRn與差動(dòng)放大電路(131)之間的電壓保持電容器的結(jié)構(gòu)。(J-1)(其中，J＝n/r)個(gè)的開(kāi)關(guān)SS1～SS(J-1)的一端共同連接在輸入端子T1上，而圖45(A)的開(kāi)關(guān)SR(J)則被省略，從而輸入端子T1被直接連接在差動(dòng)放大電路(13)的相應(yīng)的輸入端子上。(J-1)個(gè)開(kāi)關(guān)SS(J+1)～SS(2J-1)的一端共同連接在輸入端子T2上，而圖45(A)的開(kāi)關(guān)SR(2J)則被省略，從而輸入端子T2被直接連接在差動(dòng)放大電路(13)的相應(yīng)的輸入端子上。以下同樣地，(J-1)個(gè)開(kāi)關(guān)SS((r-1)×J+1)～SS(n-1)的一端共同連接在輸入端子Tr上，而圖45(A)的開(kāi)關(guān)SR(n)則被省略，從而輸入端子Tr被直接連接在差動(dòng)放大電路(13)的相應(yīng)的輸入端子上。圖46(B)是示出圖46(A)的開(kāi)關(guān)動(dòng)作的時(shí)序圖。參照?qǐng)D46(A)、46(B)，首先，如果在期間ta1使開(kāi)關(guān)SS1～SSn中的開(kāi)關(guān)SS1、SS(J+1)、…、SS{(r-1)J+1}這r個(gè)開(kāi)關(guān)閉合，則提供給輸入端子T1～Tr的r個(gè)電壓(VQ1、VQ(J+1)、…、VQ{(r-1)J+1}分別被存儲(chǔ)到電壓保持電容器Chld中。
接下來(lái)，如果在期間ta2中使開(kāi)關(guān)SS2、SS(J+2)、…、SS{(r-1)J+2}這r個(gè)開(kāi)關(guān)閉合，則提供給輸入端子T1～Tr的r個(gè)電壓(VQ2、VQ(J+2)、…、VQ{(r-1)J+2})分別被存儲(chǔ)到電容器Chld中。
通過(guò)將相同的動(dòng)作重復(fù)至期間ta(J+1)，變?yōu)閂Q1～VQn被輸入到差動(dòng)放大電路(13)的n個(gè)差動(dòng)對(duì)中的狀態(tài)，從而在接下來(lái)的期間ta(J)和tb中，輸出電壓Vout成為(2n-1×VQ1+2n-2×VQ2+…+20×VQn)/(2n-1+2n-2+…+20)。
即，輸出電壓Vout成為以2n-1∶2n-2∶…∶20的比例對(duì)VQ1～VQn進(jìn)行加權(quán)平均后的電壓。
圖46(A)的結(jié)構(gòu)與圖45(A)的結(jié)構(gòu)相比，可削減若干(分別減少r個(gè))的開(kāi)關(guān)和電壓保持電容的元件數(shù)。
放大電路(13)的結(jié)構(gòu)不限于上述的例子，只要能夠輸出以2n-1∶2n-2∶…∶20的比例對(duì)依次輸入的VQ1～VQn進(jìn)行加權(quán)平均后的電壓，可以是任意的結(jié)構(gòu)。
圖26是本實(shí)施例的譯碼器(12)的一個(gè)具體結(jié)構(gòu)例的示意圖。參照?qǐng)D26，譯碼器(12)輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和m(2k)個(gè)參考電壓，并包括r個(gè)選擇電壓輸出端子(T1～Tr)；r個(gè)比特組選擇電路(123)，從以每k個(gè)為一組的方式將數(shù)字信號(hào)分成n組的比特組(BG1～BGn)中的J組比特組中每次一組地依次選擇并輸出共為J個(gè)的比特組；r個(gè)子譯碼器(121)，輸入m個(gè)參考電壓，并基于由r個(gè)比特組選擇電路(123)分別選擇的比特組的數(shù)字信號(hào)來(lái)從m個(gè)參考電壓中輸出一個(gè)電壓。子譯碼器(121)的r個(gè)輸出分別連接在r個(gè)選擇電壓輸出端子(T1～Tr)上。譯碼器(12)基于數(shù)字信號(hào)，從m個(gè)參考電壓中選擇相同或不同的n個(gè)電壓，并將其依次輸出給r個(gè)選擇電壓輸出端子(T1～Tr)。
下面，對(duì)圖26的比特組選擇電路(123)的結(jié)構(gòu)進(jìn)行說(shuō)明。圖27是本實(shí)施例中比特組選擇電路(123)的具體例的示意圖。參照?qǐng)D27，用于從J組比特組(在圖27中為BG1～BGJ)中選擇一組比特組的比特組選擇信號(hào)(Ctl1～CtlJ)被輸入到比特組選擇電路(123)中。圖28是用于說(shuō)明比特組選擇信號(hào)(Ctl1～Ctln)的定時(shí)動(dòng)作的圖。圖28中的期間ta1～taJ與在第31頁(yè)第26行-第33頁(yè)第19行中說(shuō)明的放大器(13)的開(kāi)關(guān)SK1～SKn以及開(kāi)關(guān)SM1～SMn同步。
根據(jù)圖27、圖28，在期間ta1，選擇BG1、BGJ+1、…、BGn-J+1這r個(gè)比特組，在期間ta2，選擇BG2、BGJ+2、…、BGn-J+2這r個(gè)比特組，…，在期間taJ，選擇BGJ、BG2J、…、BGn這r個(gè)比特組。
由于期間tb是放大電路(13)的輸出期間，因此不選擇比特組。
子譯碼器(121)可以采用在第21頁(yè)第16行至第27頁(yè)第2行、圖6至圖18中說(shuō)明的結(jié)構(gòu)。
根據(jù)本實(shí)施例，在期間ta1，從m個(gè)參考電壓中選擇與BG1、BGJ+1、…、BGn-J+1對(duì)應(yīng)的r個(gè)參考電壓，在期間ta2，從m個(gè)參考電壓中選擇與BG2、BGJ+2、…、BGn-J+2對(duì)應(yīng)的r個(gè)參考電壓，…，在期間taJ，從m個(gè)參考電壓中選擇與BGJ、BG2J、…、BGn對(duì)應(yīng)的r個(gè)參考電壓，從而在ta1～taJ之間，可重復(fù)地依次選擇n個(gè)參考電壓，并將其輸出給譯碼器(12)的r個(gè)輸出端子(T1～Tr)。
并且，通過(guò)與期間ta1～taJ同步地使放大器(13)動(dòng)作，可根據(jù)所輸入的所述k×n比特?cái)?shù)字信號(hào)，最大輸出m的n次方個(gè)互不相同的電壓等級(jí)。
下面對(duì)本發(fā)明的第五實(shí)施例進(jìn)行說(shuō)明。圖29是將本發(fā)明應(yīng)用于液晶等顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器中的結(jié)構(gòu)。參照?qǐng)D29，按照所述第一～第四實(shí)施例中的任意實(shí)施例構(gòu)成數(shù)字模擬電路(11)。鎖存地址選擇器、鎖存器等電路模塊和圖38相同。參考電壓(灰度電壓)生成電路(14)相對(duì)于mn個(gè)輸出等級(jí)而生成并輸出m個(gè)參考電壓，并被多個(gè)DAC(11)共用。當(dāng)使用式(1)來(lái)設(shè)定m個(gè)參考電壓時(shí)，各DAC(11)的mn個(gè)輸出等級(jí)呈線性。
圖29的各個(gè)DAC(11)可以將mn個(gè)輸出等級(jí)作為一個(gè)模塊從而用多個(gè)模塊來(lái)構(gòu)成。此時(shí)，參考電壓生成電路(14)設(shè)置與模塊數(shù)相應(yīng)數(shù)的m個(gè)參考電壓，并按照模塊數(shù)構(gòu)成電路。
另外，在圖29中，譯碼器12、放大電路13各自的電源電壓被參考電壓生成電路14所生成的電壓(灰度電壓)限定。另一方面，鎖存地址選擇器921、鎖存器922各自的電源電壓可以設(shè)定為與上述電源電壓不同的電源電壓，從而為節(jié)省面積和節(jié)省電能為目的，可以設(shè)定為比上述參照(灰度)電壓生成電路、譯碼器、放大電路的電源電壓低的電源電壓。
此時(shí)設(shè)置等級(jí)位移(level shift)電路。當(dāng)應(yīng)用于本發(fā)明時(shí)，等級(jí)移動(dòng)電路最好設(shè)置在鎖存器922和譯碼器12之間。
圖30示出了將本發(fā)明應(yīng)用于顯示裝置時(shí)的例子。在圖30中，數(shù)據(jù)驅(qū)動(dòng)器980是具有圖29的結(jié)構(gòu)的數(shù)據(jù)驅(qū)動(dòng)器，其在n×k比特?cái)?shù)據(jù)的輸入下形成mn個(gè)(2nk個(gè))的線性輸出。當(dāng)使用線性輸出的數(shù)據(jù)驅(qū)動(dòng)器時(shí)，通過(guò)在多個(gè)線性輸出等級(jí)中分配符合顯示器件(液晶或有機(jī)EL元件等)的珈瑪特性的灰度電壓，能夠輸出符合顯示器件的珈瑪特性的灰度電壓。因此，數(shù)據(jù)驅(qū)動(dòng)器具有比顯示灰度數(shù)多的線性灰度數(shù)。圖30中具有數(shù)據(jù)轉(zhuǎn)換表991，用于將與顯示灰度對(duì)應(yīng)的L比特?cái)?shù)據(jù)轉(zhuǎn)換成與線性灰度對(duì)應(yīng)的n×k比特?cái)?shù)據(jù)(L＜n×k)；數(shù)據(jù)轉(zhuǎn)換電路990，基于數(shù)據(jù)轉(zhuǎn)換表進(jìn)行數(shù)據(jù)轉(zhuǎn)換。最好使數(shù)據(jù)轉(zhuǎn)換表991例如與液晶的灰階曲線或者液晶或有機(jī)EL的RGB中每個(gè)的特性對(duì)應(yīng)。數(shù)據(jù)轉(zhuǎn)換表991和數(shù)據(jù)轉(zhuǎn)換電路990只要構(gòu)成為向數(shù)據(jù)驅(qū)動(dòng)器980輸入n×k比特?cái)?shù)據(jù)的結(jié)構(gòu)即可，較為簡(jiǎn)單的是如圖30所示那樣與顯示控制器950相連接。
通過(guò)在包含其它方式在內(nèi)的上述顯示裝置的任意的數(shù)據(jù)驅(qū)動(dòng)器中應(yīng)用本發(fā)明涉及的DAC，能夠促進(jìn)顯示裝置的低成本化和模塊化(額縁化)。例如和液晶顯示裝置一樣，當(dāng)然也可以將本發(fā)明的差動(dòng)放大器應(yīng)用在向數(shù)據(jù)線輸出多值等級(jí)的電壓信號(hào)來(lái)進(jìn)行顯示的有源矩陣驅(qū)動(dòng)方式的有機(jī)EL顯示器等顯示裝置中。
在上述實(shí)施例中說(shuō)明的DAC由MOS晶體管構(gòu)成，在液晶顯示裝置的驅(qū)動(dòng)電路中，例如也可以使用由多晶硅形成的MOS晶體管(TFT)構(gòu)成。另外，在上述實(shí)施例中示出了應(yīng)用于集成電路中的例子，但當(dāng)然也可以應(yīng)用于分立元件結(jié)構(gòu)中。
以上，舉出上述實(shí)施例來(lái)對(duì)本發(fā)明進(jìn)行了說(shuō)明，但本發(fā)明不僅限于上述實(shí)施例，不用說(shuō)還包括在本專利申請(qǐng)權(quán)利要求書的各項(xiàng)權(quán)利要求的發(fā)明范圍內(nèi)本領(lǐng)域技術(shù)人員可進(jìn)行的各種變形和改進(jìn)。
權(quán)利要求
1.一種數(shù)模轉(zhuǎn)換器，其特征在于，包括參考電壓生成電路，生成電壓值互不相同的m個(gè)(m≥4)參考電壓；譯碼器，輸入數(shù)字信號(hào)和所述m個(gè)參考電壓，基于所述數(shù)字信號(hào)，從所述m個(gè)參考電壓中選擇并輸出相同或不同的n個(gè)(n≥3)電壓；以及放大電路，輸入所述選擇的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓分別進(jìn)行加權(quán)平均后的電壓；所述數(shù)模轉(zhuǎn)換器根據(jù)所輸入的所述數(shù)字信號(hào)，最大可從所述輸出端子輸出m的n次方個(gè)互不相同的電壓等級(jí)。
2.如權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述m個(gè)(m＝2K，K為2以上的整數(shù))參考電壓被設(shè)定為等間隔的mn個(gè)電壓等級(jí)中的第{1+(2n-1)×∑j＝1K(αj×2(j-1)n)}(α1、α2、…、αK是0或1)個(gè)等級(jí)。
3.如權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，向所述譯碼器輸入n×k比特(k為2以上的整數(shù))的所述數(shù)字信號(hào)，如果將n×k比特的所述數(shù)字信號(hào)表示為D0、D1、…、Dnk-1，則所述數(shù)字信號(hào)被分別分割成k比特的n個(gè)比特組，第i(其中，1≤i≤n)個(gè)比特組由k比特?cái)?shù)字信號(hào)(Di-1、Di-1+n、Di-1+2n、…、Di-1+(k-1)n)組成，針對(duì)每個(gè)所述比特組，根據(jù)所述比特組的比特的值，從所述m個(gè)參考電壓中選擇n個(gè)電壓。
4.如權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述譯碼器輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和所述m(＝2K)個(gè)參考電壓，并包括n個(gè)選擇電壓輸出端子；n個(gè)子譯碼器，分別輸入所述m個(gè)參考電壓，并基于按照將所述數(shù)字信號(hào)每k個(gè)為一組的方式分成n組比特組中的一組比特組的數(shù)字信號(hào)，從所述m個(gè)參考電壓中輸出一個(gè)電壓；所述n個(gè)子譯碼器的輸出分別與所述n個(gè)選擇電壓輸出端子連接，所述譯碼器基于n×k比特的所述數(shù)字信號(hào)，從所述m個(gè)參考電壓中選擇相同或不同的n個(gè)(n≥3)電壓，并輸出給所述n個(gè)選擇電壓輸出端子，所述放大電路輸入選擇到所述n個(gè)選擇電壓輸出端子上的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
5.如權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路包括差動(dòng)放大電路，其輸出端和反相輸入端與所述輸出端子連接；第一開(kāi)關(guān)組，由一端與所述n個(gè)選擇電壓輸出端子每一個(gè)連接的n個(gè)開(kāi)關(guān)構(gòu)成；第二開(kāi)關(guān)組，由連接在所述第一開(kāi)關(guān)組的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的非反相輸入端之間的n個(gè)開(kāi)關(guān)構(gòu)成；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組和所述第二開(kāi)關(guān)組的每個(gè)連接點(diǎn)與電源之間。
6.如權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路包括差動(dòng)放大電路，在其非反相輸入端輸入?yún)⒖茧妷海漭敵龆伺c所述輸出端子連接；第一開(kāi)關(guān)組，由一端與所述n個(gè)選擇電壓輸出端子的每一個(gè)連接的第一至第n開(kāi)關(guān)組成；第二開(kāi)關(guān)組，由分別連接在所述第一開(kāi)關(guān)組的第x(1≤x≤n-1)開(kāi)關(guān)的另一端和第x+1開(kāi)關(guān)的另一端之間的n-1個(gè)開(kāi)關(guān)組成；連接在所述第一開(kāi)關(guān)組的第n開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的輸出端之間的開(kāi)關(guān)；連接在所述差動(dòng)放大電路的輸出端和所述差動(dòng)放大電路的反相輸入端之間的開(kāi)關(guān)；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組的第一至第n開(kāi)關(guān)的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的反相輸入端之間。
7.如權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述譯碼器輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和所述m(＝2K)個(gè)參考電壓，并包括一個(gè)選擇電壓輸出端子；比特組選擇電路；以及子譯碼器；所述比特組選擇電路從將所述數(shù)字信號(hào)以每k個(gè)為一組的方式分成n組的比特組中每次一組地依次選擇并輸出共為n個(gè)的比特組，所述子譯碼器輸入所述m個(gè)參考電壓，基于由所述比特組選擇電路選擇的比特組的數(shù)字信號(hào)而從所述m個(gè)參考電壓中輸出一個(gè)電壓，所述子譯碼器的一個(gè)輸出與所述一個(gè)選擇電壓輸出端子連接，所述譯碼器基于所述數(shù)字信號(hào)，從所述m個(gè)參考電壓中分時(shí)選擇相同或不同的n個(gè)(n≥3)電壓，并將其依次輸出給所述一個(gè)選擇電壓輸出端子，所述放大電路輸入依次選擇到所述一個(gè)選擇電壓輸出端子上的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
8.如權(quán)利要求7所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路包括差動(dòng)放大電路，其輸出端和反相輸入端與所述輸出端子連接；第一開(kāi)關(guān)組，由一端分別與所述一個(gè)選擇電壓輸出端子連接的n個(gè)開(kāi)關(guān)組成；第二開(kāi)關(guān)組，由連接在所述n個(gè)開(kāi)關(guān)的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的非反相輸入端之間的n個(gè)開(kāi)關(guān)組成；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組和所述第二開(kāi)關(guān)組的每個(gè)連接點(diǎn)與電源之間。
9.如權(quán)利要求7所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路包括差動(dòng)放大電路，在其非反相輸入端輸入?yún)⒖茧妷海漭敵龆伺c所述輸出端子連接；第一開(kāi)關(guān)組，由一端分別與所述一個(gè)選擇電壓輸出端子連接的第一至第n開(kāi)關(guān)組成；第二開(kāi)關(guān)組，由連接在所述第一開(kāi)關(guān)組的第x(1≤x≤n-1)開(kāi)關(guān)的另一端和第x+1開(kāi)關(guān)的另一端之間的n-1個(gè)開(kāi)關(guān)組成；連接在所述第一開(kāi)關(guān)組的第n開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的輸出端之間的開(kāi)關(guān)；連接在所述差動(dòng)放大電路的輸出端和所述差動(dòng)放大電路的反相輸入端之間的開(kāi)關(guān)；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組的第一至第n開(kāi)關(guān)中的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的反相輸入端之間。
10.如權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述譯碼器輸入n×k比特(k為2以上的整數(shù))的數(shù)字信號(hào)和所述m(＝2K)個(gè)參考電壓，并包括r個(gè)(1＜r＜n)選擇電壓輸出端子；r個(gè)比特組選擇電路；以及r個(gè)子譯碼器；所述比特組選擇電路從將所述數(shù)字信號(hào)以每k個(gè)為一組的方式分成n組的比特組中的(n/r)個(gè)比特組中每次一組地依次選擇并輸出比特組，所述子譯碼器輸入所述m個(gè)參考電壓，并基于由所述比特組選擇電路選擇的比特組的數(shù)字信號(hào)，從所述m個(gè)參考電壓中輸出一個(gè)電壓，所述子譯碼器的r個(gè)輸出分別與所述r個(gè)選擇電壓輸出端子連接，所述譯碼器基于所述數(shù)字信號(hào)，從所述m個(gè)參考電壓中分時(shí)選擇相同或不同的n個(gè)(n≥3)電壓，并依次提供給所述r個(gè)選擇電壓輸出端子，所述放大電路輸入依次提供到所述r個(gè)選擇電壓輸出端子上的n個(gè)電壓，并從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
11.如權(quán)利要求10所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路包括差動(dòng)放大電路，其輸出端和反相輸入端與所述輸出端子連接；第一開(kāi)關(guān)組，由總共n個(gè)開(kāi)關(guān)組組成，其中每(n/r)個(gè)開(kāi)關(guān)的一端與所述r個(gè)選擇電壓輸出端子的每一個(gè)連接；第二開(kāi)關(guān)組，由連接在所述n個(gè)開(kāi)關(guān)的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的非反相輸入端之間的n個(gè)開(kāi)關(guān)組成；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組和所述第二開(kāi)關(guān)組的每個(gè)連接點(diǎn)與電源之間。
12.如權(quán)利要求10所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路包括差動(dòng)放大電路，在其非反相輸入端輸入?yún)⒖茧妷?，其輸出端與所述輸出端子連接；第一開(kāi)關(guān)組，由總共n個(gè)開(kāi)關(guān)組成，其中每(n/r)個(gè)開(kāi)關(guān)的一端與所述r個(gè)選擇電壓輸出端子的每一個(gè)連接；第二開(kāi)關(guān)組，由連接在所述第一開(kāi)關(guān)組的第x開(kāi)關(guān)的另一端和第x+1開(kāi)關(guān)的另一端(1≤x≤n-1)之間的n-1個(gè)開(kāi)關(guān)組成；連接在所述第一開(kāi)關(guān)組的第n開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的輸出端之間的開(kāi)關(guān)；連接在所述差動(dòng)放大電路的輸出端和所述差動(dòng)放大電路的反相輸入端之間的開(kāi)關(guān)；以及n個(gè)電容，連接在所述第一開(kāi)關(guān)組的第一至第n開(kāi)關(guān)的每個(gè)開(kāi)關(guān)的另一端和所述差動(dòng)放大電路的反相輸入端之間。
13.如權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述子譯碼器輸入所述m個(gè)參考電壓和由k個(gè)數(shù)字信號(hào)組成的比特組，將所述比特組的k個(gè)數(shù)字信號(hào)表示為B0、B1、…、B(K-1)，將所述比特組的k個(gè)數(shù)字信號(hào)的反相信號(hào)表示為B0B、B1B、…、B(K-1)B，設(shè)定SigN(D、p、q)使其在(p-1)除以2的(q+1)次方的余數(shù)小于2的q次方時(shí)返回DB(D的反相信號(hào))，除此之外返回D，當(dāng)假設(shè)w、y分別為整數(shù)時(shí)(其中，1≤w≤m，0≤y≤K-1)，對(duì)于連接m個(gè)參考電壓和子譯碼器的一個(gè)輸出端子的m個(gè)路徑來(lái)說(shuō)，第w個(gè)參考電壓和所述一個(gè)輸出端子經(jīng)由k個(gè)開(kāi)關(guān)而連接，所述k個(gè)開(kāi)關(guān)由k個(gè)控制信號(hào)sigN(B(0)、w、0)、sigN(B(1)、w、1)、…、sigN(B(y)、w、y)、…、sigN(B(k-1)、w、k-1)分別控制，根據(jù)所述比特組的k個(gè)數(shù)字信號(hào)，從所述m個(gè)參考電壓中選擇并輸出一個(gè)電壓。
14.如權(quán)利要求13所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述開(kāi)關(guān)包括NMOS晶體管，在該NMOS晶體管中，向柵極輸入所述數(shù)字信號(hào)，漏極和源極中的一個(gè)構(gòu)成所述開(kāi)關(guān)的輸入端，漏極和源極中的另一個(gè)構(gòu)成所述開(kāi)關(guān)的輸出端。
15.如權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述子譯碼器輸入所述m個(gè)參考電壓和由k個(gè)數(shù)字信號(hào)組成的比特組，將所述比特組的k個(gè)數(shù)字信號(hào)表示為B0、B1、…、B(K-1)，將所述比特組的k個(gè)數(shù)字信號(hào)的反相信號(hào)表示為B0B、B1B、…、B(K-1)B，設(shè)定SigP(D、p、q)使其在(p-1)除以2的(q+1)次方的余數(shù)小于2的q次方時(shí)返回D，除此之外返回DB(D的反相信號(hào))，當(dāng)假設(shè)w、y分別為整數(shù)時(shí)(其中，1≤w≤m，0≤y≤K-1)，對(duì)于連接m個(gè)參考電壓和所述子譯碼器的一個(gè)輸出端子的m個(gè)路徑來(lái)說(shuō)，第w個(gè)參考電壓和所述一個(gè)輸出端子經(jīng)由k個(gè)開(kāi)關(guān)而連接，所述k個(gè)開(kāi)關(guān)由k個(gè)控制信號(hào)sigP(B(0)、w、0)、sigP(B(1)、w、1)、…、sigP(B(y)、w、y)、…、sigP(B(k-1)、w、k-1)分別控制，根據(jù)所述比特組的k個(gè)數(shù)字信號(hào)，從所述m個(gè)參考電壓中選擇并輸出一個(gè)電壓。
16.如權(quán)利要求15所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述開(kāi)關(guān)包括PMOS晶體管，在該P(yáng)MOS晶體管中，向柵極輸入所述數(shù)字信號(hào)，漏極和源極中的一個(gè)構(gòu)成所述開(kāi)關(guān)的輸入端，漏極和源極中的另一個(gè)構(gòu)成所述開(kāi)關(guān)的輸出端。
17.如權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述子譯碼器輸入所述m個(gè)參考電壓和由k個(gè)數(shù)字信號(hào)組成的比特組，并包括一個(gè)輸出端子；開(kāi)關(guān)電路，從所述m個(gè)參考電壓中選擇一個(gè)電壓；以及開(kāi)關(guān)控制電路，根據(jù)所述比特組的k個(gè)數(shù)字信號(hào)來(lái)輸出控制信號(hào)，該控制信號(hào)對(duì)從所述m個(gè)參考電壓中選擇一個(gè)電壓的所述開(kāi)關(guān)電路進(jìn)行控制；所述子譯碼器根據(jù)所述比特組的k個(gè)數(shù)字信號(hào)，從所述m個(gè)參考電壓中選擇并輸出一個(gè)電壓。
18.如權(quán)利要求17所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述開(kāi)關(guān)控制電路輸入所述比特組的所述k個(gè)數(shù)字信號(hào)，并包括所輸入的信號(hào)的邏輯互不相同的2k個(gè)邏輯電路，所述邏輯電路按照所述比特組的每個(gè)比特輸入所述數(shù)字信號(hào)或其反相信號(hào)，并只有在所輸入的k個(gè)數(shù)字信號(hào)全部為1或全部為0時(shí)，才輸出使開(kāi)關(guān)閉合的信號(hào)，在所述開(kāi)關(guān)電路中，連接所述m個(gè)參考電壓和所述子譯碼器的輸出的m個(gè)路徑經(jīng)由對(duì)從所述參考電壓到輸出的連接的閉合/斷開(kāi)進(jìn)行切換的開(kāi)關(guān)來(lái)連接，所述開(kāi)關(guān)的閉合/斷開(kāi)分別由從所述開(kāi)關(guān)控制電路輸出的開(kāi)關(guān)控制信號(hào)控制。
19.如權(quán)利要求18所述的數(shù)模轉(zhuǎn)換器，其特征在于，將所輸入的k個(gè)數(shù)字信號(hào)分割成分別包含兩個(gè)以上數(shù)字信號(hào)的U個(gè)子比特組，作為所述開(kāi)關(guān)控制電路的邏輯電路，具有U個(gè)邏輯電路，所述U個(gè)邏輯電路分別輸入所述子比特組，并只有在所述輸入的子比特組的信號(hào)全部為1或全部為0時(shí)，才輸出使開(kāi)關(guān)閉合的信號(hào)，將所述開(kāi)關(guān)電路中的、對(duì)從所述參考電壓到輸出的連接的閉合/斷開(kāi)進(jìn)行切換的開(kāi)關(guān)用分別串聯(lián)U個(gè)的開(kāi)關(guān)組來(lái)構(gòu)成，所述U個(gè)開(kāi)關(guān)的閉合/斷開(kāi)由從所述U個(gè)邏輯電路輸出的開(kāi)關(guān)控制信號(hào)分別控制。
20.如權(quán)利要求7所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路包括差動(dòng)放大電路，從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)分別輸入到第一至第n輸入端子上的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓；第一至第n開(kāi)關(guān)，它們的一端共同連接在一個(gè)所述選擇電壓輸出端子上，另一端分別連接在所述差動(dòng)放大電路的所述第一至第n輸入端子上；第一至第n電容，分別連接在所述第一至第n開(kāi)關(guān)的另一端和低電位電源之間。
21.如權(quán)利要求7所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路包括差動(dòng)放大電路，從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)分別輸入到第一至第n輸入端子上的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓；第一至第n-1開(kāi)關(guān)，它們的一端共同連接在一個(gè)所述選擇電壓輸出端子上，另一端分別連接在所述差動(dòng)放大電路的所述第一至第n-1輸入端子上；第一至第n-1電容，分別連接在所述第一至第n-1開(kāi)關(guān)的另一端和低電位電源之間，所述差動(dòng)放大電路的第n輸入端子與所述選擇電壓輸出端子連接。
22.如權(quán)利要求10所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路具有差動(dòng)放大電路，該差動(dòng)放大電路從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)分別輸入到第一至第n輸入端子的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓，對(duì)于所述r個(gè)選擇電壓輸出端子的每一個(gè)選擇電壓輸出端子，具有一端共同連接在所述選擇電壓輸出端子上、另一端分別連接在所述差動(dòng)放大電路的對(duì)應(yīng)的輸入端子上的J個(gè)(其中，J＝n/r)開(kāi)關(guān)，并在所述各個(gè)開(kāi)關(guān)的另一端和低電位電源之間分別具有電容。
23.如權(quán)利要求10所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路具有差動(dòng)放大電路，該差動(dòng)放大電路從輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)分別輸入到第一至第n輸入端子上的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓，對(duì)于所述r個(gè)選擇電壓輸出端子的每一個(gè)選擇電壓輸出端子，具有一端共同連接在所述選擇電壓輸出端子上、另一端分別連接在所述差動(dòng)放大電路的對(duì)應(yīng)的輸入端子上的(J-1)個(gè)(其中，J＝n/r)開(kāi)關(guān)，并在一端連接在所述選擇電壓輸出端子上的(J-1)個(gè)所述開(kāi)關(guān)的另一端和低電位電源之間分別具有電容，對(duì)于所述r個(gè)選擇電壓輸出端子的每一個(gè)選擇電壓輸出端子，不設(shè)置第J個(gè)開(kāi)關(guān)，而是將所述選擇電壓輸出端子直接連接在所述差動(dòng)放大電路的對(duì)應(yīng)的輸入端子上。
24.如權(quán)利要求20所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述放大電路具有下述的差動(dòng)放大電路，該差動(dòng)放大電路包括第一～第n輸入端子；輸出端子；第一～第n差動(dòng)對(duì)；向所述第一至第n差動(dòng)對(duì)提供電流的第1至第n電流源；以及與第一至第n差動(dòng)對(duì)的輸出對(duì)共同連接的負(fù)載電路；在所述第i差動(dòng)對(duì)(其中，1≤i≤n)中，輸入對(duì)的一個(gè)與第i輸入端子連接，另一個(gè)與所述輸出端子連接，所述第一至第n差動(dòng)對(duì)的輸出對(duì)的一個(gè)相互連接在一起，所述第一至第n差動(dòng)對(duì)的輸出對(duì)的另一個(gè)相互連接在一起，所述差動(dòng)放大電路具有放大級(jí)，其輸入端連接在所述第一至第n差動(dòng)對(duì)的輸出對(duì)的一個(gè)相互連接在一起的連接節(jié)點(diǎn)上，輸出端與輸出端子連接，所述負(fù)載電路連接在所述第一至第n差動(dòng)對(duì)的輸出對(duì)的一個(gè)相互連接在一起的連接節(jié)點(diǎn)、以及所述第一至第n差動(dòng)對(duì)的輸出對(duì)的另一個(gè)相互連接在一起的連接節(jié)點(diǎn)上。
25.如權(quán)利要求24所述的數(shù)模轉(zhuǎn)換器，其特征在于，將所述第一至第n差動(dòng)對(duì)的晶體管的大小之比設(shè)定為2n-1∶2n-2∶…∶20，將流入所述第一至第n電流源的電流值之比設(shè)定為2n-1∶2n-2∶…∶20，從所述差動(dòng)放大電路的所述輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)輸入所述差動(dòng)放大電路的所述第一至第n輸入端子上的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
26.如權(quán)利要求24所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述第一至第n差動(dòng)對(duì)的每一個(gè)均由多個(gè)大小相同的晶體管構(gòu)成，構(gòu)成所述第一至第n差動(dòng)對(duì)的晶體管對(duì)的個(gè)數(shù)之比被設(shè)定為2n-1∶2n-2∶…∶20，所述第一至第n差動(dòng)對(duì)中的包含多對(duì)晶體管對(duì)的差動(dòng)對(duì)包括并聯(lián)連接在所述差動(dòng)對(duì)的每一輸出對(duì)和對(duì)應(yīng)于所述差動(dòng)對(duì)的電流源之間的多個(gè)晶體管，將流入所述第一至第n電流源中的電流值之比設(shè)定為2n-1∶2n-2∶…∶20，從所述差動(dòng)放大電路的所述輸出端子輸出以2n-1∶2n-2∶…∶20的比例對(duì)輸入到所述差動(dòng)放大電路的所述第一至第n輸入端子上的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
27.如權(quán)利要求19所述的數(shù)模轉(zhuǎn)換器，其特征在于，在同一子譯碼器內(nèi)，對(duì)于所輸入的子比特組以及邏輯均相同的多個(gè)邏輯電路，至少保留一個(gè)而省略其它，將與所述被省略的邏輯電路的輸出相連的開(kāi)關(guān)連接到?jīng)]有被省略的邏輯電路的輸出上。
28.如權(quán)利要求17所述的數(shù)模轉(zhuǎn)換器，其特征在于，包含在所述開(kāi)關(guān)控制電路中的邏輯電路中的至少一個(gè)是NAND電路，該NAND電路輸入所輸入的比特組或者子比特組的多個(gè)數(shù)字信號(hào)，輸出所述開(kāi)關(guān)控制信號(hào)，包含在所述開(kāi)關(guān)電路中的所述開(kāi)關(guān)中的至少一個(gè)是PMOS開(kāi)關(guān)或者CMOS開(kāi)關(guān)，在所述PMOS開(kāi)關(guān)中，柵極與所述開(kāi)關(guān)控制信號(hào)連接，源極和漏極的一個(gè)連接在輸入所述參考電壓的端子或者與所述開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，源極和漏極中的另一個(gè)連接在所述n個(gè)輸出端子中的一個(gè)端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，所述CMOS開(kāi)關(guān)由PMOS晶體管和NMOS晶體管組成，在所述PMOS晶體管中，柵極與所述開(kāi)關(guān)控制信號(hào)連接，源極和漏極的一個(gè)連接在輸入所述參考電壓的端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，源極和漏極中的另一個(gè)連接在所述n個(gè)輸出端子中的一個(gè)端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，在所述NMOS晶體管中，柵極與所述開(kāi)關(guān)控制信號(hào)的反相信號(hào)連接，源極和漏極的一個(gè)連接在輸入所述參考電壓的端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，源極和漏極中的另一個(gè)連接在所述n個(gè)輸出端子中的一個(gè)端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上。
29.如權(quán)利要求17所述的數(shù)模轉(zhuǎn)換器，其特征在于，包含在所述開(kāi)關(guān)控制電路中的邏輯電路中的至少一個(gè)是NOR電路，該NOR電路輸入所輸入的比特組或者子比特組的多個(gè)數(shù)字信號(hào)，輸出所述開(kāi)關(guān)控制信號(hào)，包含在所述開(kāi)關(guān)電路中的所述開(kāi)關(guān)中的至少一個(gè)是NMOS開(kāi)關(guān)或者CMOS開(kāi)關(guān)，在所述NMOS開(kāi)關(guān)中，柵極與所述開(kāi)關(guān)控制信號(hào)連接，源極和漏極的一個(gè)連接在輸入所述參考電壓的端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，源極和漏極中的另一個(gè)連接在所述n個(gè)輸出端子中的一個(gè)端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，所述CMOS開(kāi)關(guān)由NMOS晶體管和PMOS晶體管組成，在所述NMOS晶體管中，柵極與所述開(kāi)關(guān)控制信號(hào)連接，源極和漏極的一個(gè)連接在輸入所述參考電壓的端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，源極和漏極中的另一個(gè)連接在所述n個(gè)輸出端子中的一個(gè)端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，在所述PMOS晶體管中，柵極與所述開(kāi)關(guān)控制信號(hào)的反相信號(hào)連接，源極和漏極的一個(gè)連接在輸入所述參考電壓的端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上，源極和漏極中的另一個(gè)連接在所述n個(gè)輸出端子中的一個(gè)端子或者與該開(kāi)關(guān)串聯(lián)連接的開(kāi)關(guān)上。
30.一種用于顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器，包括灰度電壓生成電路，生成多個(gè)電壓等級(jí)；譯碼器電路，輸出基于視頻數(shù)據(jù)而從所述多個(gè)電壓等級(jí)中選擇的至少兩個(gè)電壓；放大電路，輸入從所述譯碼器電路輸出的電壓，并從輸出端子輸出與所述視頻數(shù)據(jù)對(duì)應(yīng)的電壓；所述數(shù)據(jù)驅(qū)動(dòng)器的特征在于，具有權(quán)利要求1至29中任一項(xiàng)所述的數(shù)模轉(zhuǎn)換器，所述譯碼器由所述數(shù)模轉(zhuǎn)換器的所述譯碼器構(gòu)成，所述譯碼器接收來(lái)自所述灰度電壓生成電路的多個(gè)電壓等級(jí)來(lái)作為所述多個(gè)參考電壓，輸入所述視頻數(shù)據(jù)來(lái)作為所述選擇信號(hào)，從輸出端子輸出與所述視頻數(shù)據(jù)對(duì)應(yīng)的電壓的放大電路由所述數(shù)模轉(zhuǎn)換器的放大電路構(gòu)成。
31.一種顯示裝置，其特征在于，包括多條數(shù)據(jù)線，在一個(gè)方向上相互平行地延伸；多條掃描線，在垂直于所述一個(gè)方向的方向上相互平行地延伸；以及多個(gè)像素電極，在所述多條數(shù)據(jù)線和所述多條掃描線的交叉部配置成矩陣狀；在該顯示裝置中，與所述多個(gè)像素電極的每一個(gè)相對(duì)應(yīng)地具有多個(gè)晶體管，在所述晶體管中，漏極和源極的一個(gè)與對(duì)應(yīng)的所述像素電極連接，所述漏極和源極的另一個(gè)與對(duì)應(yīng)的所述數(shù)據(jù)線連接，柵極與對(duì)應(yīng)的所述掃描線連接，所述顯示裝置還包括柵極驅(qū)動(dòng)器，向所述多條掃描線分別提供掃描信號(hào)；和數(shù)據(jù)驅(qū)動(dòng)器，向所述多條數(shù)據(jù)線分別提供與輸入數(shù)據(jù)對(duì)應(yīng)的灰度信號(hào)；所述數(shù)據(jù)驅(qū)動(dòng)器由權(quán)利要求30中記載的用于所述顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器構(gòu)成。
32.如權(quán)利要求31所述的顯示裝置，其特征在于，還包括數(shù)據(jù)轉(zhuǎn)換表，用于按照RGB(紅、綠、藍(lán))中的每個(gè)，使Z比特的視頻數(shù)據(jù)分別對(duì)應(yīng)于m比特(Z＜m)的視頻數(shù)據(jù)；和數(shù)據(jù)轉(zhuǎn)換電路，輸入所述Z比特的視頻數(shù)據(jù)，并參照所述數(shù)據(jù)轉(zhuǎn)換表將其轉(zhuǎn)換成所述m比特的視頻數(shù)據(jù)，并輸出給所述數(shù)據(jù)驅(qū)動(dòng)器。
33.一種數(shù)模轉(zhuǎn)換器，包括譯碼器，輸入電壓值互不相同的m個(gè)(m為4以上的整數(shù))參考電壓和輸入數(shù)字信號(hào)，基于所述數(shù)字信號(hào)，從所輸入的m個(gè)參考電壓中選擇并輸出相同或不同的n個(gè)(其中，n為3以上的整數(shù))電壓；和放大電路，輸入所述選中的n個(gè)電壓，并從輸出端子輸出以規(guī)定的權(quán)重對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均所得的電壓。
34.如權(quán)利要求33所述的數(shù)模轉(zhuǎn)換器，其特征在于，在所述放大電路中，從所述輸出端子輸出以互不相同的n個(gè)與2的冪乘成比例的權(quán)重對(duì)所輸入的n個(gè)電壓進(jìn)行加權(quán)平均后的電壓。
35.如權(quán)利要求34所述的數(shù)模轉(zhuǎn)換器，其特征在于，若將輸入所述數(shù)模轉(zhuǎn)換器中的m個(gè)參考電壓的所述m設(shè)為2K(K為2以上的整數(shù))，則所述參考電壓被設(shè)定為等間隔的第一至第mn個(gè)電壓等級(jí)中的第{1+(2n-1)×∑j＝1K(αj×2(j-1)n)}(α1、α2、…、αK是0或1)個(gè)等級(jí)。
36.如權(quán)利要求33所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述譯碼器將所選擇的n個(gè)電壓并行輸出，或者以一個(gè)或多個(gè)為單位依次輸出。
全文摘要
本發(fā)明提供一種在削減必要的輸入電壓數(shù)的同時(shí)，削減晶體管數(shù)量，從而謀求節(jié)省面積的輸出電路、數(shù)模轉(zhuǎn)換器以及顯示裝置。數(shù)模轉(zhuǎn)換器包括譯碼器(12)，輸入電壓值互不相同的m個(gè)(m≥4)參考電壓，并基于數(shù)字信號(hào)來(lái)從所述m個(gè)參考電壓中選擇相同或不同的n個(gè)(n≥3)電壓；以及放大電路(13)，從輸出端子輸出以文檔編號(hào)G09G3/20GK1980068SQ20061016223
公開(kāi)日2007年6月13日 申請(qǐng)日期2006年12月6日 優(yōu)先權(quán)日2005年12月6日
發(fā)明者石井順一郎, 土弘 申請(qǐng)人:日本電氣株式會(huì)社