專(zhuān)利名稱(chēng)：液晶顯示器驅(qū)動(dòng)器及使用該驅(qū)動(dòng)器的液晶顯示裝置的制作方法
技術(shù)領(lǐng)域：
。
本發(fā)明涉及一種電壓選擇電路，用于輸出對(duì)應(yīng)于輸入數(shù)字信號(hào)的電壓。
背景技術(shù)：
近些年來(lái)，液晶電視和液晶PC監(jiān)視器已經(jīng)快速發(fā)展。此外，與便攜式電話的高級(jí)功能有關(guān)，對(duì)于大尺寸和高清晰度的液晶顯示面板的需求增加了。在這種背景下，用于驅(qū)動(dòng)液晶顯示面板的驅(qū)動(dòng)器市場(chǎng)急劇增加，越來(lái)越希望降低液晶顯示器驅(qū)動(dòng)器的制造成本。
在液晶顯示器驅(qū)動(dòng)器中安裝有數(shù)字/模擬(D/A)轉(zhuǎn)換電路。該D/A轉(zhuǎn)換電路用于將數(shù)字形式的圖像數(shù)據(jù)轉(zhuǎn)換為施加到像素的模擬灰度電壓。因而，該D/A轉(zhuǎn)換電路可稱(chēng)作“灰度電壓確定電路”，用于確定與圖像數(shù)據(jù)對(duì)應(yīng)的灰度電壓。
圖1示出了一般灰度電壓確定電路50的結(jié)構(gòu)。例如，該灰度電壓確定電路50可根據(jù)6位數(shù)字圖像信號(hào)D0到D5輸出64個(gè)灰度輸出電壓(灰度電壓)V0到V63。具體地說(shuō)，灰度電壓確定電路50具有灰度電壓產(chǎn)生電路51和灰度電壓選擇電路52。從外部電源向灰度電壓產(chǎn)生電路51提供參考電壓Vref0到Vref9。該灰度電壓產(chǎn)生電路51具有由64個(gè)電阻器R1到R64組成的電阻器陣列。通過(guò)該電阻器陣列適當(dāng)?shù)貙?duì)輸入?yún)⒖茧妷篤ref0到Vref9進(jìn)行劃分。因而，產(chǎn)生了64個(gè)級(jí)別的灰度電壓V0到V63。
另一方面，灰度電壓選擇電路52接收數(shù)字圖像信號(hào)D0到D5和灰度電壓V0到V63，并根據(jù)該數(shù)字圖像信號(hào)從灰度電壓V0到V63中選擇一個(gè)灰度電壓。簡(jiǎn)而言之，灰度電壓選擇電路52執(zhí)行用于解碼數(shù)字圖像信號(hào)D0到D5的任務(wù)。一般液晶顯示器驅(qū)動(dòng)器需要12到18伏或更大的擊穿電壓。用作解碼器的灰度電壓選擇電路52由大量高擊穿電壓的MOS晶體管組成，該多個(gè)MOS晶體管具有矩陣形的布局。由灰度電壓選擇電路52選擇的一個(gè)灰度電壓從輸出端OUT輸出并施加給像素。
圖2示出了輸出電壓(灰度電壓)V與液晶的光透射率T之間理想的關(guān)系(稱(chēng)作[V-T特性])。如圖2中所示，理想的V-T特性由非線性曲線表示。通過(guò)對(duì)提供給灰度電壓產(chǎn)生電路51的參考電壓Vref0到Vref9進(jìn)行調(diào)整，可以補(bǔ)償輸出電壓并使V-T特性接近于理想形狀。
作為與液晶顯示器驅(qū)動(dòng)器相關(guān)的常規(guī)技術(shù)，在日本特開(kāi)專(zhuān)利申請(qǐng)(JP-P2001-36407A)中公開(kāi)了一種參考電壓切換電路。該參考電壓切換電路具有與灰度電壓選擇電路52對(duì)應(yīng)的數(shù)字?jǐn)?shù)據(jù)電壓解碼電路。如圖1中所示，該解碼電路分成多個(gè)塊52-1到52-I。然后，對(duì)于每個(gè)塊來(lái)說(shuō)，對(duì)包含在每個(gè)塊中的MOS晶體管的阱電壓進(jìn)行不同的設(shè)置。就是說(shuō)，施加給MOS晶體管的背柵極的電壓對(duì)于每個(gè)塊來(lái)說(shuō)都不同。
此外，日本特開(kāi)專(zhuān)利申請(qǐng)(JP-A-Heisei，8-279564)公開(kāi)了一種與灰度電壓選擇電路52對(duì)應(yīng)的電壓選擇器電路。如圖1中所示，該電壓選擇器電路設(shè)置有用于輸出選擇電壓的多個(gè)MIS晶體管，并分為多個(gè)塊。然后，MIS晶體管的溝道長(zhǎng)度對(duì)于每個(gè)塊來(lái)說(shuō)都設(shè)計(jì)為不同。具體地說(shuō)，將通過(guò)選擇中間選擇電壓而向其施加了襯底偏壓效應(yīng)的MIS晶體管的溝道長(zhǎng)度設(shè)計(jì)為比通過(guò)選擇最高或最低選擇電壓而沒(méi)有向其施加襯底偏壓效應(yīng)的MIS晶體管的溝道長(zhǎng)度短。
本發(fā)明人關(guān)注于下面的要點(diǎn)。就是說(shuō)，如圖1中所示，在灰度選擇電路52中使用的具有偏移柵極結(jié)構(gòu)的大量高擊穿電壓的MOS晶體管。該高擊穿電壓MOS晶體管的尺寸較大，且需要大量高擊穿電壓MOS晶體管的灰度電壓選擇電路52的面積變得非常大。這就導(dǎo)致液晶顯示器驅(qū)動(dòng)器成本的增加。特別是，在用于TV的液晶顯示器中，為了獲得較大的屏幕尺寸和高圖像質(zhì)量的顯示，需要能顯示1,000,000,000色的液晶顯示器驅(qū)動(dòng)器。由于該原因，需要能處理1024個(gè)灰度(10位)輸出電壓的灰度電壓選擇電路52。因而，由元件數(shù)的增加而導(dǎo)致的電路面積的增加變得更加嚴(yán)重。這進(jìn)一步導(dǎo)致了液晶顯示器驅(qū)動(dòng)器成本的增加。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是提供一種能大大縮小其面積的液晶驅(qū)動(dòng)器。
本發(fā)明的另一個(gè)目的是，無(wú)需任何專(zhuān)門(mén)的制造工序，提供了一種可大大縮小其面積的液晶驅(qū)動(dòng)器。
在本發(fā)明的一個(gè)方面中，液晶顯示器驅(qū)動(dòng)器包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；和第二選擇電路，其配置成基于所述數(shù)字信號(hào)從第二電壓范圍選擇電壓。施加在包含于所述第一選擇電路中的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在包含于所述第二選擇電路中的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓。此外，所述第一MOS晶體管的偏移長(zhǎng)度(offsetlength)比所述第二MOS晶體管的偏移長(zhǎng)度短。
這里，液晶顯示器驅(qū)動(dòng)器可以進(jìn)一步包括電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供所述第一電壓范圍和所述第二電壓范圍的灰度電壓。所述第一和第二選擇電路中的一個(gè)基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓。
此外，可以向所述第一MOS晶體管的背柵極和所述第二MOS晶體管的背柵極施加相同的電壓，且所述第一電壓范圍與所述相同電壓的差可以小于所述第二電壓范圍與所述相同電壓之間的差。
此外，所述第二MOS晶體管的柵極長(zhǎng)度可以比所述第一MOS晶體管的柵極長(zhǎng)度短。
此外，所述第一MOS晶體管的柵極寬度可以比所述第二MOS晶體管的柵極寬度小。
此外，所述第一MOS晶體管和所述第二MOS晶體管的每一個(gè)都包括用于漂移區(qū)域的低濃度擴(kuò)散層；和用于向所述背柵極施加固定電壓的接觸擴(kuò)散層。在所述第一MOS晶體管中的所述低濃度擴(kuò)散層與所述接觸擴(kuò)散層之間的最短距離可以短于所述第二MOS晶體管中的所述低濃度擴(kuò)散層與所述接觸擴(kuò)散層之間的最短距離。
此外，可以向所述第一MOS晶體管的所述背柵極和所述第二MOS晶體管的背柵極施加電源電壓。所述第一電壓范圍的電壓可以小于所述電源電壓，且所述第二電壓范圍的電壓可以小于所述第一電壓范圍的電壓。
在該情形下，每個(gè)所述第一選擇電路和所述第二選擇電路可以包括端子，向該端子提供所述第一電壓范圍和所述第二電壓范圍中相應(yīng)的一個(gè)；以及第一級(jí)MOS晶體管，其源極/漏極之一與所述端子連接?？梢韵蛩龅谝患?jí)MOS晶體管的背柵極施加所述電源電壓，且與所述端子連接的源極和漏極中一個(gè)的偏移長(zhǎng)度可以比所述第一級(jí)MOS晶體管中另一個(gè)的偏移長(zhǎng)度長(zhǎng)。
此外，在所述第一選擇電路和所述第二選擇電路中另一側(cè)上的偏移長(zhǎng)度可以分別等于所述第一MOS晶體管的所述偏移長(zhǎng)度和所述第二MOS晶體管的所述偏移長(zhǎng)度。
在本發(fā)明的另一個(gè)方面中，液晶顯示器驅(qū)動(dòng)器包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；和第二選擇電路，其配置成基于所述數(shù)字信號(hào)從第二電壓范圍選擇電壓。施加在所述第一選擇電路中的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第二選擇電路中的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓，且所述第一MOS晶體管的柵極寬度小于所述第二MOS晶體管的柵極寬度。
這里，該液晶顯示器驅(qū)動(dòng)器可以進(jìn)一步包括電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供第一電壓范圍和第二電壓范圍的灰度電壓。所述第一和第二選擇電路的其中之一可以基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓。
此外，在所述第一MOS晶體管中出現(xiàn)了窄溝道效應(yīng)。
在本發(fā)明的另一個(gè)方面中，液晶顯示器驅(qū)動(dòng)器包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；和第二選擇電路，其配置成基于該數(shù)字信號(hào)從第二電壓范圍選擇電壓。施加在所述第一選擇電路中的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第二選擇電路中的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓。所述第一MOS晶體管和所述第二MOS晶體管的每一個(gè)都包括用于漂移區(qū)域的低濃度擴(kuò)散層；和配置成向所述背柵極施加固定電壓的接觸擴(kuò)散層，并且，在所述第一MOS晶體管中的低濃度擴(kuò)散層與接觸擴(kuò)散層之間的最短距離短于在所述第二MOS晶體管中的低濃度擴(kuò)散層與接觸擴(kuò)散層之間的最短距離。
此外，液晶顯示器驅(qū)動(dòng)器可以進(jìn)一步包括電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供所述第一電壓范圍和所述第二電壓范圍的灰度電壓。所述第一和第二選擇電路的其中之一基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓。
此外，該液晶顯示器驅(qū)動(dòng)器可以進(jìn)一步包括第三選擇電路，其配置成基于所述數(shù)字信號(hào)從第三電壓范圍選擇電壓；和第四選擇電路，其配置成基于所述數(shù)字信號(hào)從第四電壓范圍選擇電壓。施加在所述第三選擇電路中的第三MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第四選擇電路中的第四MOS晶體管的擴(kuò)散層與背柵極之間的電壓，且所述第三MOS晶體管的偏移長(zhǎng)度短于所述第四MOS晶體管的偏移長(zhǎng)度。
這里，所述第一MOS晶體管和所述第二MOS晶體管可以是P溝道MOS晶體管，且所述第三MOS晶體管和所述第四MOS晶體管可以是N溝道MOS晶體管。
此外，所述第一電壓范圍的電壓和所述第二電壓范圍的電壓可以大于預(yù)定的公共電壓，而所述第三電壓范圍的電壓和所述第四電壓范圍的電壓可以小于所述預(yù)定的公共電壓。
在本發(fā)明的另一個(gè)方面中，液晶顯示裝置包括液晶顯示器驅(qū)動(dòng)器；和具有多個(gè)像素的液晶顯示面板。所述液晶顯示器驅(qū)動(dòng)器包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；第二選擇電路，其配置成基于數(shù)字信號(hào)從第二電壓范圍選擇電壓；和電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供所述第一電壓范圍和所述第二電壓范圍的灰度電壓。所述第一和第二選擇電路的其中之一基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓，所述液晶顯示器驅(qū)動(dòng)器向所述多個(gè)像素的每一個(gè)施加灰度電壓。施加在包含于所述第一選擇電路中的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在包含于所述第二選擇電路中的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓，且所述第一MOS晶體管的偏移長(zhǎng)度比所述第二MOS晶體管的偏移長(zhǎng)度短。


圖1示出了常規(guī)灰度電壓確定電路結(jié)構(gòu)的電路框圖；圖2示出了液晶的透射率與輸出電壓T之間的關(guān)系圖；圖3示出了依照本發(fā)明實(shí)施例的液晶顯示裝置的結(jié)構(gòu)框圖；圖4示出了依照本發(fā)明實(shí)施例的數(shù)據(jù)線驅(qū)動(dòng)電路的結(jié)構(gòu)的框圖；圖5示出了依照第一實(shí)施例的灰度電壓確定電路的結(jié)構(gòu)的電路圖；圖6示出了電壓關(guān)系的設(shè)計(jì)圖；圖7示出了選擇電路塊BL-D中的MOS晶體管TD結(jié)構(gòu)的截面圖；圖8示出了選擇電路塊BL-E中的MOS晶體管TE的結(jié)構(gòu)的截面圖；圖9示出了選擇電路塊BL-F中的MOS晶體管TF的結(jié)構(gòu)的截面圖；圖10示出了MOS晶體管的偏移長(zhǎng)度(offset length)與擊穿電壓之間的關(guān)系圖；圖11示出了MOS晶體管的柵極長(zhǎng)度與閾值電壓之間的關(guān)系圖；圖12示出了MOS晶體管的柵極長(zhǎng)度與閾值電壓之間的關(guān)系圖；圖13示出了MOS晶體管的漏極-背柵極間隔與擊穿電壓之間的關(guān)系圖；圖14示出了電源開(kāi)啟順序的總體圖；圖15示出了依照第二實(shí)施例的灰度電壓確定電路結(jié)構(gòu)的電路圖；和圖16示出了第二實(shí)施例中第一級(jí)MOS晶體管的結(jié)構(gòu)的截面圖。
具體實(shí)施例方式
之后，將參照附圖詳細(xì)描述依照本發(fā)明實(shí)施例的電壓選擇電路。該電壓選擇電路是在液晶顯示裝置中使用的灰度電壓選擇電路。
圖3示出了依照本發(fā)明實(shí)施例的液晶顯示裝置1的結(jié)構(gòu)框圖。液晶顯示裝置1設(shè)置有液晶顯示面板2，該液晶顯示面板具有以矩陣形式布置的多個(gè)像素5。在液晶顯示面板2上，彼此交叉形成多條數(shù)據(jù)線3和多條掃描線4，在每個(gè)交叉點(diǎn)處形成像素5。像素5具有TFT(薄膜晶體管)、液晶和公共電極。TFT的柵極端與掃描線4相連，TFT的源極端或漏極端與數(shù)據(jù)線3相連。液晶的一端與TFT的源極端或漏極端相連，其另一端與公共電極相連，該公共電極施加有一定的公共電壓VCOM。
此外，液晶顯示裝置1包含控制電路6、數(shù)據(jù)線驅(qū)動(dòng)電路7和掃描線驅(qū)動(dòng)電路8。數(shù)據(jù)線驅(qū)動(dòng)電路7是用于驅(qū)動(dòng)多條數(shù)據(jù)線3的驅(qū)動(dòng)器(源極驅(qū)動(dòng)器)。掃描線驅(qū)動(dòng)電路8是用于驅(qū)動(dòng)多條掃描線4的驅(qū)動(dòng)器(柵極驅(qū)動(dòng)器)?？刂齐娐?向掃描線驅(qū)動(dòng)電路8輸出掃描線控制信號(hào)，以及基于所要顯示的圖像，向數(shù)據(jù)線驅(qū)動(dòng)電路7輸出數(shù)據(jù)線控制信號(hào)和數(shù)字圖像信號(hào)。掃描線驅(qū)動(dòng)電路8根據(jù)掃描線控制信號(hào)驅(qū)動(dòng)多條掃描線4。此外，基于數(shù)字圖像信號(hào)，數(shù)據(jù)線驅(qū)動(dòng)電路7根據(jù)數(shù)據(jù)線控制信號(hào)向多條數(shù)據(jù)線3輸出模擬灰度電壓。因而，將基于圖像的灰度電壓(像素電壓)施加給與選定的一條掃描線4連接的多個(gè)像素5的每一個(gè)。因?yàn)檫B續(xù)驅(qū)動(dòng)多條掃描線4，因此在液晶顯示面板2上顯示了圖像。
此外，液晶顯示裝置1設(shè)置有電源電路9。電源電路9向每個(gè)電路提供預(yù)定的電壓。例如，電源電路9向數(shù)據(jù)線驅(qū)動(dòng)電路7提供第一電壓VDD、第二電壓VSS和參考電壓Vγ等，將在后面描述。此外，電源電路9向像素5的公共電極提供公共電壓VCOM。
圖4示出了數(shù)據(jù)線驅(qū)動(dòng)電路7的結(jié)構(gòu)框圖。根據(jù)圖像信號(hào)，數(shù)據(jù)線驅(qū)動(dòng)電路7可以接收n位的數(shù)字圖像信號(hào)D0到D(n-1)并輸出2n種輸出電壓V0到V(2n-1)。例如，數(shù)據(jù)線驅(qū)動(dòng)電路7根據(jù)6位的數(shù)字圖像信號(hào)D0到D5輸出64個(gè)灰度的輸出電壓(灰度電壓)V0到V63。
具體地說(shuō)，數(shù)據(jù)線驅(qū)動(dòng)電路7設(shè)置有灰度電壓產(chǎn)生電路11和灰度電壓選擇電路12。將參考電壓Vγ從電源電路9提供到灰度電壓產(chǎn)生電路11。參考電壓Vγ包括多個(gè)參考電壓Vref0到VrefM?；叶入妷寒a(chǎn)生電路11根據(jù)參考電壓Vγ產(chǎn)生灰度電壓V0到V(2n-1)并將它們提供給灰度電壓選擇電路12。灰度電壓選擇電路12接收數(shù)字圖像信號(hào)D0到D(n-1)以及灰度電壓V0到V(2n-1)。然后，灰度電壓選擇電路12根據(jù)接收到的數(shù)字圖像信號(hào)D0到D(n-1)選擇電壓V0到V(2n-1)中的一個(gè)。簡(jiǎn)而言之，灰度電壓選擇電路12是用于解碼數(shù)字圖像信號(hào)D0到D(n-1)的解碼器，在數(shù)據(jù)線驅(qū)動(dòng)電路7中它也是D/A轉(zhuǎn)換電路。所選擇的一個(gè)灰度電壓從輸出端OUT輸出并施加給其中一個(gè)像素5。
下面將詳細(xì)描述依照本發(fā)明的灰度電壓產(chǎn)生電路11和灰度電壓選擇電路12。作為例子，將描述其中數(shù)字圖像信號(hào)的位數(shù)為6且進(jìn)行64個(gè)灰度顯示的情形。還有一種情形，即灰度電壓產(chǎn)生電路11和灰度電壓選擇電路12被整體稱(chēng)作“灰度電壓確定電路”。
圖5示出了依照第一實(shí)施例的灰度電壓確定電路的結(jié)構(gòu)的電路圖。如圖5中所示，灰度電壓產(chǎn)生電路11包含電阻器陣列，該電阻器陣列由具有相同電阻值的64個(gè)電阻器R1到R64所組成。電阻器R1到R32串連連接，從電源電路9提供參考電壓Vref0和Vref4并分別施加在其兩端。參考電壓Vref1到Vref3被施加到各電阻器之間連接點(diǎn)(節(jié)點(diǎn))中的適當(dāng)位置。類(lèi)似地，電阻器R33到R64串連連接，從電源電路9提供的參考電壓Vref5和Vref9并分別施加在其兩端。參考電壓Vref6到Vref8被施加到各電阻器之間連接點(diǎn)(節(jié)點(diǎn))中的適當(dāng)位置。
這些參考電壓Vref0到Vref9被設(shè)定為滿足下列關(guān)系，即[第一電壓VDD≥Vref0＞Vref1＞…＞Vref9≥第二電壓VSS]。參考電壓Vref0到Vref9之間的部分由64個(gè)電阻器R1到R64劃分。因而，在相應(yīng)的64個(gè)節(jié)點(diǎn)處產(chǎn)生了64種電壓。就是說(shuō)，灰度電壓產(chǎn)生電路11根據(jù)參考電壓Vref0到Vref9可產(chǎn)生64個(gè)灰度的灰度電壓V0到V63。此外，通過(guò)適當(dāng)?shù)貙?duì)這些參考電壓Vref0到Vref9進(jìn)行調(diào)整，可以設(shè)定灰度電壓V0到V63以獲得理想的特性(參照?qǐng)D2)?；叶入妷篤0到V63被提供給灰度電壓選擇電路12。
灰度電壓選擇電路12是解碼器，其用于根據(jù)數(shù)字圖像信號(hào)D0到D5選擇灰度電壓V0到V63中的一個(gè)。由于該原因，如圖5中所示，灰度電壓選擇電路12由多級(jí)連接的多個(gè)MOS晶體管組成。第一級(jí)MOS晶體管的源極或漏極與灰度電壓產(chǎn)生電路11中的任意節(jié)點(diǎn)相連。此外，數(shù)字圖像信號(hào)D0到D5的任意一個(gè)或通過(guò)反相器獲得的任意一個(gè)反相信號(hào)被提供給每個(gè)MOS晶體管的柵極。使用該結(jié)構(gòu)，基于數(shù)字圖像信號(hào)D0到D5選擇了一個(gè)灰度電壓。例如，在圖5中所示的結(jié)構(gòu)中，通過(guò)信號(hào)D0將64種灰度電壓限制為32種，通過(guò)信號(hào)D1將32種灰度電壓限制為16種，并最終指定了一個(gè)灰度電壓。所選擇和指定的一個(gè)灰度電壓從輸出端OUT輸出。
在該實(shí)施例中，灰度電壓選擇電路12根據(jù)所要處理的電壓范圍而被分為多個(gè)[選擇電路塊BL]。例如，如圖5中所示，塊BL-A中包含的MOS晶體管TA處理Vref0與Vref1之間的電壓范圍，而塊BL-A根據(jù)數(shù)字圖像信號(hào)D0到D5從Vref0與Vref1之間的電壓范圍選擇電壓。此外，塊BL-B中包含的MOS晶體管TB處理Vref1與Vref2之間的電壓范圍，塊BL-B根據(jù)數(shù)字圖像信號(hào)D0到D5從Vref1與Vref2之間的電壓范圍選擇電壓。類(lèi)似地，在各個(gè)塊BL-C到BL-F中包含的MOS晶體管TC到TF分別處理Vref3與Vref4之間、Vref5與Vref6之間，Vref7與Vref8以及Vref8與Vref9之間的電壓范圍。
此外，在一般的液晶顯示裝置中，經(jīng)常向像素5施加這樣的灰度電壓，所述灰度電壓相對(duì)于施加給公共電極的公共電壓VCOM來(lái)說(shuō)具有正和負(fù)極性。所以，公共電壓VCOM例如設(shè)在參考電壓Vref4與Vref5之間。在該情形下，處理參考電壓Vref0到Vref4的塊BL-A到BL-C被稱(chēng)為組成了[正側(cè)]上的塊組13。另一方面，處理參考電壓Vref5到Vref9的塊BL-D到BL-F被稱(chēng)為組成了[負(fù)側(cè)]上的塊組14。
正側(cè)塊組13中包含的MOS晶體管TA到TC是P溝道MOS晶體管。另一方面，負(fù)側(cè)塊組14中包含的MOS晶體管TD到TF是N溝道MOS晶體管。依照該實(shí)施例，如圖5中所示，第一電壓VDD被均勻地施加到P溝道MOS晶體管TA到TC的背柵極。另一方面，第二電壓VSS被均勻地施加到N溝道MOS晶體管TD到TF的背柵極。
圖6中總結(jié)出了如上所述的各個(gè)電壓之間的關(guān)系。參考電壓Vref0到Vref9被設(shè)為滿足下列關(guān)系，即[第一電壓VDD≥Vref0＞Vref1＞…＞Vref9≥第二電壓VSS]。第一電壓VDD一般是電源電壓VDD。第二電壓VSS一般是地電壓GND。公共電極的公共電壓VCOM一般是VDD/2。Vref0與Vref1之間電壓范圍中的電壓低于電源電壓VDD，Vref1與Vref2之間電壓范圍中的電壓低于Vref0與Vref1之間電壓范圍中的電壓。Vref8與Vref9之間電壓范圍中的電壓高于地電壓VSS，Vref7與Vref8之間電壓范圍中的電壓高于Vref8與Vref9之間電壓范圍中的電壓。Vref3與Vref4之間電壓范圍中的電壓高于公共電壓VCOM，Vref5與Vref6之間電壓范圍中的電壓低于公共電壓VCOM。
此外，在正極性側(cè)上，向包含在塊BL-A到BL-C中的P溝道MOS晶體管TA到TC的背柵極施加電源電壓VDD。因?yàn)樵谡９ぷ鲿r(shí)由各個(gè)塊處理的電壓范圍不同，所以在擴(kuò)散層(源極，漏極)與MOS晶體管的背柵極之間施加的“最大電壓”對(duì)于各個(gè)塊來(lái)說(shuō)都不同。例如，如果各個(gè)電壓范圍的值相等，如圖6中所示，則相對(duì)于塊BL-A的最大電壓是[VDD/8]。此外，對(duì)于塊BL-B的最大電壓是[VDD/4]，對(duì)于塊BL-C的最大電壓是[VDD/2]。
另一方面，在負(fù)極性側(cè)上，向包含在塊BL-D到BL-F中的N溝道MOS晶體管TD到TF的背柵極施加地電壓GSS。類(lèi)似地，對(duì)于塊BL-D的最大電壓是[VDD/2]。此外，對(duì)于塊BL-E的最大電壓是[VDD/4]，對(duì)于塊BL-F的最大電壓是[VDD/8]。
該最大電壓是與施加在MOS晶體管的襯底和源極之間的[襯底偏壓]對(duì)應(yīng)的值。依照該實(shí)施例的灰度電壓選擇電路12可以被視為根據(jù)襯底偏壓被分為多個(gè)塊BL。此外，已知MOS晶體管的閾值電壓Vt用作襯底偏壓，且襯底偏壓變大時(shí)，閾值電壓Vt增加。這稱(chēng)作[襯底偏壓效應(yīng)(背柵極效應(yīng))]。如從圖6中可以清楚看出的，正側(cè)的襯底偏壓效應(yīng)在塊BL-C中最大，在塊BL-A中最小。另一方面，負(fù)側(cè)的襯底偏壓效應(yīng)在塊BL-D中最大，在塊BL-F中最小。
如后面所述的，根據(jù)前面的最大電壓(襯底偏壓)、襯底偏壓效應(yīng)和閾值電壓等，依照該實(shí)施例的每個(gè)MOS晶體管TA到TF都設(shè)計(jì)成具有優(yōu)化結(jié)構(gòu)(偏移長(zhǎng)度，柵極長(zhǎng)度，柵極寬度等)和尺寸。將在下面詳細(xì)描述每個(gè)MOS晶體管的優(yōu)化結(jié)構(gòu)和尺寸的設(shè)計(jì)。
圖7到9分別示出了在負(fù)側(cè)塊組14中的N溝道MOS晶體管TD到TF的截面結(jié)構(gòu)。與下面的討論相類(lèi)似的討論也適用于正側(cè)塊組13的P溝道MOS晶體管TA到TC的截面結(jié)構(gòu)。因而，將省略它們的描述。通過(guò)使用高擊穿電壓的CMOS半導(dǎo)體工藝形成N溝道MOS晶體管TD到TF，且它們的基本結(jié)構(gòu)是類(lèi)似的。就是說(shuō)，在P型半導(dǎo)體襯底100的主表面?zhèn)壬闲纬闪烁唠妷篜阱101。在高電壓P阱101的表面上，通過(guò)高電壓柵極氧化膜102選擇性地形成柵極電極103。通過(guò)使用柵極電極103作為掩模的公知的擴(kuò)散自對(duì)準(zhǔn)技術(shù)，在高電壓P阱101中形成低濃度的N-型擴(kuò)散層104和N-型擴(kuò)散層105。此外，在N-型擴(kuò)散層104內(nèi)部形成作為漏極的N+型漏極擴(kuò)散層106，在N-型擴(kuò)散層105內(nèi)部形成作為源極的N+型源極擴(kuò)散層107。此外，在高電壓P阱101中形成背柵極接觸擴(kuò)散層108，以向高電壓P阱101施加背柵極電壓。在N-型擴(kuò)散層104，105和背柵極接觸擴(kuò)散層108的外圍區(qū)域中形成元件隔離結(jié)構(gòu)109，以隔離各個(gè)N溝道MOS晶體管和背柵極接觸擴(kuò)散層108。作為元件隔離結(jié)構(gòu)109，例如可以使用場(chǎng)氧化膜和STI(淺槽隔離結(jié)構(gòu))。
柵極電極103不與N+型漏極擴(kuò)散層106和N+型源極擴(kuò)散層107交迭。這樣，柵極電極不與源極/漏極相交迭的MOS晶體管被稱(chēng)作偏移柵極MOS晶體管。偏移柵極MOS晶體管的柵極電極103與源極或漏極之間的長(zhǎng)度被稱(chēng)作[偏移長(zhǎng)度]。在柵極電極103與N+型漏極擴(kuò)散層106或N+型源極擴(kuò)散層107之間保留具有一定偏移長(zhǎng)度Lo的偏移區(qū)域。低濃度的N-型擴(kuò)散層104和N-型擴(kuò)散層105組成了漂移區(qū)域，其將施加在漏極與背柵極之間以及施加在源極與背柵極之間的電場(chǎng)釋放。電場(chǎng)的釋放可以使得MOS晶體管具有較高的擊穿電壓。一般高擊穿電壓MOS晶體管具有這種偏移柵極結(jié)構(gòu)。
圖10示出了偏移長(zhǎng)度Lo與晶體管擊穿電壓(漏極與背柵極以及源極與背柵極之間的擊穿電壓)之間的關(guān)系。從圖10可以理解，存在一種趨勢(shì)，即當(dāng)偏移長(zhǎng)度Lo變長(zhǎng)時(shí)，晶體管的擊穿電壓變高。因而，如果需要高擊穿電壓的MOS晶體管，則就將偏移長(zhǎng)度Lo設(shè)計(jì)得較長(zhǎng)。相反，如果不需要那么高的擊穿電壓，則就將偏移長(zhǎng)度Lo設(shè)計(jì)得較短。
如上所述，施加在塊BL-D中包含的N溝道MOS晶體管TD的源極/漏極與背柵極之間的最大電壓為VDD/2。N溝道MOS晶體管TD的偏移長(zhǎng)度LoD設(shè)計(jì)成具有較長(zhǎng)的尺寸，例如幾個(gè)μm。該偏移長(zhǎng)度LoD的值與柵極長(zhǎng)度LD等同。此外，如圖7中所示，不僅在柵極電極103與源極/漏極之間設(shè)置偏移區(qū)域，而且還在源極/漏極與元件隔離結(jié)構(gòu)109之間設(shè)置偏移區(qū)域。由于該原因，偏移區(qū)域占據(jù)了N溝道MOS晶體管TD面積的2/3或更多。
對(duì)于包含在塊BL-E中的N溝道MOS晶體管TE來(lái)說(shuō)最大電壓為VDD/4。因而，從圖7和圖8的對(duì)比可以理解，N溝道MOS晶體管TE的偏移長(zhǎng)度LoE可以被設(shè)計(jì)為比偏移長(zhǎng)度LoD短。結(jié)果，除去了N溝道MOS晶體管TE的無(wú)用部分，由此減小了塊BL-E的面積。應(yīng)當(dāng)注意，偏移區(qū)域占據(jù)了N溝道MOS晶體管TE面積的大約1/2。
對(duì)于包含在塊BL-F中的N溝道MOS晶體管TF來(lái)說(shuō)最大電壓為VDD/8。因而，從圖8和圖9的對(duì)比可以理解，N溝道MOS晶體管TF的偏移長(zhǎng)度LoF被設(shè)計(jì)為比偏移長(zhǎng)度LoE短。例如，可獲得其中偏移長(zhǎng)度LoF近似為零的結(jié)構(gòu)。結(jié)果，除去了N溝道MOS晶體管TF的無(wú)用部分，這大大減小了塊BL-F的面積。
如上所述，依照該實(shí)施例，根據(jù)施加在擴(kuò)散層與背柵極之間的最大電壓而將MOS晶體管的偏移長(zhǎng)度Lo設(shè)計(jì)成具有優(yōu)化值。在前面的例子中，N溝道MOS晶體管TD、TE和TF被設(shè)計(jì)成獲得[LoD＞LoE＞LoF]的關(guān)系。因而，盡可能減小了每個(gè)塊BL的尺寸。
圖11示出了MOS晶體管的柵極長(zhǎng)度L與閾值電壓Vt之間的關(guān)系。如果柵極長(zhǎng)度(溝道長(zhǎng)度)足夠長(zhǎng)，則閾值電壓Vt是與柵極長(zhǎng)度L無(wú)關(guān)的常數(shù)。然而，公知的是，如果柵極長(zhǎng)度非常短，則由此柵極長(zhǎng)度L的降低將會(huì)使閾值電壓Vt降低。該現(xiàn)象稱(chēng)作[短溝道效應(yīng)]。閾值電壓Vt的降低導(dǎo)致了穿通現(xiàn)象，在該現(xiàn)象時(shí)電流總是在源極與漏極之間流動(dòng)。因而，柵極長(zhǎng)度L一般不能做得太短。
另一方面，如上所述，對(duì)于N溝道MOS晶體管TD到TF來(lái)說(shuō)的最大電壓，即襯底偏壓Vsub彼此不同，由于襯底偏壓效應(yīng)導(dǎo)致的閾值電壓Vt的“自下而上(bottom-up)”也彼此不同。如圖11中所示，襯底偏壓效應(yīng)在N溝道MOS晶體管TD中最大，在N溝道MOS晶體管TF中最小。N溝道MOS晶體管TD的閾值電壓Vt相對(duì)較高。因而，即使其柵極長(zhǎng)度LD較短時(shí)，也很難發(fā)生穿通現(xiàn)象。就是說(shuō)，通過(guò)由短溝道效應(yīng)導(dǎo)致的閾值電壓Vt的降低，可以消除由襯底偏壓效應(yīng)引起的閾值電壓Vt的增加。
依照該實(shí)施例，N溝道MOS晶體管TD的柵極長(zhǎng)度LD被設(shè)計(jì)為最短，N溝道MOS晶體管TF的柵極長(zhǎng)度LF被設(shè)計(jì)為最長(zhǎng)。N溝道MOS晶體管TE的柵極長(zhǎng)度LE被設(shè)計(jì)為比柵極長(zhǎng)度LD長(zhǎng)且比柵極長(zhǎng)度LF短(參照?qǐng)D7到9)。因而，除去了無(wú)用的柵極長(zhǎng)度L，由此使每個(gè)MOS晶體管的尺寸適當(dāng)。
圖12示出了MOS晶體管的柵極寬度W與閾值電壓Vt之間的關(guān)系。如圖12中所示，如果柵極寬度(溝道寬度)W較小，則由此柵極寬度W的降低會(huì)使閾值電壓Vt升高。該現(xiàn)象稱(chēng)作[窄溝道效應(yīng)]。在通常的MOS晶體管中，柵極寬度W被設(shè)計(jì)為不會(huì)出現(xiàn)窄溝道效應(yīng)(W＝Wmin)。
在該實(shí)施例中，施加給各個(gè)N溝道MOS晶體管柵極的數(shù)字圖像數(shù)據(jù)D0到D5具有全幅值的電壓VDD。因而，閾值電壓Vt的稍微增加在電路工作時(shí)是允許的。尤其是，由于襯底偏壓效應(yīng)所導(dǎo)致的閾值電壓Vt的增加相對(duì)較小，因此閾值電壓Vt的稍微增加是允許的。因而，N溝道MOS晶體管TE、TF的柵極寬度WE、WF被設(shè)計(jì)為小于Wmin。在該情形下，在N溝道MOS晶體管TE、TF中出現(xiàn)了窄溝道效應(yīng)。N溝道MOS晶體管TD的柵極寬度WD被設(shè)計(jì)為大致等于Wmin。這樣，除去了無(wú)用的柵極寬度W，由此使每個(gè)MOS晶體管的尺寸適當(dāng)。
接下來(lái)，將描述低濃度的N-型擴(kuò)散層104與背柵極接觸擴(kuò)散層108之間的間隔(最短長(zhǎng)度)Lpn。圖13示出了該間隔Lpn與晶體管擊穿電壓(PN結(jié)擊穿電壓)之間的關(guān)系。從圖13可以理解，存在一種趨勢(shì)，即當(dāng)間隔Lpn變長(zhǎng)時(shí)，晶體管擊穿電壓變高。相反地說(shuō)，如果不需要高擊穿電壓，就將間隔Lpn設(shè)計(jì)得較短。在低擊穿電壓條件下，從N-型擴(kuò)散層104延伸進(jìn)P阱101中的耗盡層的擴(kuò)展較短，由此使穿透(reach-through)現(xiàn)象(耗盡層達(dá)到高濃度層并被擊穿的現(xiàn)象)變得困難。由此，間隔Lpn可以被設(shè)計(jì)得較短。
依照該實(shí)施例，塊BL-F的N溝道MOS晶體管TF中的間隔LpnF被設(shè)計(jì)為比塊BL-E的N溝道MOS晶體管TE中的間隔LpnE短。此外，塊BL-E的N溝道MOS晶體管TE中的間隔LpnE被設(shè)計(jì)為比塊BL-D的N溝道MOS晶體管TD中的間隔LpnD短。因而，使每個(gè)MOS晶體管的尺寸適當(dāng)。
如上所述，根據(jù)最大電壓、襯底偏壓效應(yīng)、閾值電壓等，對(duì)依照該實(shí)施例的MOS晶體管的結(jié)構(gòu)(偏移長(zhǎng)度Lo、柵極長(zhǎng)度L、柵極寬度W和間隔Lp)進(jìn)行了優(yōu)化。通過(guò)該優(yōu)化，各個(gè)MOS晶體管的尺寸和它們之間的間隔距離具有最小的尺寸。結(jié)果，大大減小了灰度電壓選擇電路12的面積。此外，大大減小了半導(dǎo)體芯片的尺寸。因而，以較低的成本提供了液晶顯示器驅(qū)動(dòng)器。
此外，依照該實(shí)施例，為了減小MOS晶體管的擊穿電壓，對(duì)于每個(gè)塊BL來(lái)說(shuō)不需要控制施加到背柵極的電壓。向正側(cè)的P溝道MOS晶體管TA到TC的背柵極均勻地施加相同的電壓VDD，向負(fù)側(cè)的N溝道MOS晶體管TD到TF的背柵極均勻地施加相同的電壓VSS。不需要控制背柵極電壓。因而，當(dāng)制造灰度電壓選擇電路12時(shí)，不需要增加特殊的擴(kuò)散工藝。通過(guò)恰當(dāng)?shù)匕才努F(xiàn)有的布圖設(shè)計(jì)，從而很容易獲得本發(fā)明。
圖14示出了在液晶顯示裝置中電源開(kāi)啟順序的一個(gè)例子。在該例子中，在電源電壓VDD開(kāi)啟之后產(chǎn)生參考電壓Vγ(Vref0到Vref9)。簡(jiǎn)而言之，在緊隨電源電壓VDD開(kāi)啟之后，參考電壓Vγ仍為零。如圖5已經(jīng)示出的，向正側(cè)的P溝道MOS晶體管TA到TC的背柵極施加電源電壓VDD。因而，在緊隨電源電壓VDD開(kāi)啟之后，接近滿值(full state)的電源電壓VDD被施加給第一級(jí)處的P溝道MOS晶體管，該第一級(jí)直接與灰度電壓產(chǎn)生電路11連接。然而，P溝道MOS晶體管TA到TC的擊穿電壓為VDD/2或更小。因此，這些P溝道MOS晶體管被擊穿，灰度電壓選擇電路12被擊穿。
第二個(gè)實(shí)施例提供了一種即使使用圖14中所示的開(kāi)啟順序也可避免前面問(wèn)題的技術(shù)。
圖15示出了電路圖，其示出了依照第二實(shí)施例的灰度電壓確定電路的結(jié)構(gòu)?；叶入妷捍_定電路具有灰度電壓產(chǎn)生電路21和灰度電壓選擇電路22?；叶入妷寒a(chǎn)生電路21的結(jié)構(gòu)類(lèi)似于第一實(shí)施例中的灰度電壓產(chǎn)生電路11的結(jié)構(gòu)。在灰度電壓選擇電路22中的MOS晶體管的連接結(jié)構(gòu)也類(lèi)似于第一實(shí)施例中的灰度電壓選擇電路12的MOS晶體管的連接結(jié)構(gòu)。此外，與第一個(gè)實(shí)施例類(lèi)似，灰度電壓選擇電路22分為多個(gè)選擇電路塊BL。塊BL-A到BL-C組成了正側(cè)塊組23。塊BL-D到BL-F組成了負(fù)側(cè)塊組24。
塊BL-A到BL-F中包含的MOS晶體管TA到TF的結(jié)構(gòu)基本上分別與第一個(gè)實(shí)施例中的結(jié)構(gòu)相同。向正側(cè)的P溝道MOS晶體管TA到TC的背柵極施加電源電壓VDD，且向負(fù)側(cè)的N溝道MOS晶體管TD到TF的背柵極施加地電壓VSS。然而，依照該實(shí)施例，在正側(cè)的P溝道MOS晶體管TA到TC中，與灰度電壓產(chǎn)生電路21連接的第一級(jí)處的P溝道MOS晶體管(以下稱(chēng)作[第一級(jí)MOS晶體管])的結(jié)構(gòu)與其他的不同。
塊BL-A包括P溝道MOS晶體管TA和具有與晶體管TA不同結(jié)構(gòu)的第一級(jí)MOS晶體管組TG-A。塊BL-B包括P溝道MOS晶體管TB和具有與晶體管TB不同結(jié)構(gòu)的第一級(jí)MOS晶體管組TG-B。塊BL-C包括P溝道MOS晶體管TC和具有與晶體管TC不同結(jié)構(gòu)的第一級(jí)MOS晶體管組TG-C。這些第一級(jí)MOS晶體管組TG-A到TG-C被認(rèn)為組成了與其他的塊不同的塊。
第一級(jí)MOS晶體管組TG中每個(gè)晶體管的源極或漏極與提供相應(yīng)灰度電壓的輸入端相連。在緊隨電源電壓VDD開(kāi)啟之后，參考電壓Vγ，即灰度電壓V0到V63為零。因而，在緊隨電源電壓VDD開(kāi)啟之后，向第一級(jí)MOS晶體管TG的背柵極施加電源電壓VDD，其源極或漏極變?yōu)榇蠹s施加0V的狀態(tài)。
圖16示出了依照該實(shí)施例的第一級(jí)MOS晶體管TG的截面結(jié)構(gòu)。在P型半導(dǎo)體襯底200的主表面?zhèn)壬闲纬捎懈唠妷篘阱201。在高電壓N阱201的表面上通過(guò)高電壓柵極氧化膜202形成柵極電極203。此外，在高電壓N阱201內(nèi)形成低濃度的P-型漏極擴(kuò)散層204和P-型擴(kuò)散層205。此外，在P-型漏極擴(kuò)散層204內(nèi)部形成作為漏極的P+型漏極擴(kuò)散層206。此外，在P-型擴(kuò)散層205內(nèi)部形成作為源極的P+型源極擴(kuò)散層207。此外，在高電壓N阱201內(nèi)形成背柵極接觸擴(kuò)散層208，以向高電壓N阱201施加背柵極電壓。在P-型擴(kuò)散層204，205和背柵極接觸擴(kuò)散層208的外圍區(qū)域中形成元件隔離結(jié)構(gòu)209，用以隔離各個(gè)P溝道MOS晶體管和背柵極接觸擴(kuò)散層208。
在圖16中，向其提供灰度電壓的灰度電壓選擇電路22的輸入端IN與P+型漏極擴(kuò)散層206相連。P+型漏極擴(kuò)散層206側(cè)上的偏移長(zhǎng)度稱(chēng)作LoG(D)。另一方面，P+型源極擴(kuò)散層207側(cè)上的偏移長(zhǎng)度稱(chēng)作LoG(S)。如上所述，當(dāng)電源開(kāi)啟時(shí)，向輸入端IN側(cè)上的P+型漏極擴(kuò)散層206施加高電壓。出于該原因，依照該實(shí)施例，偏移長(zhǎng)度LoG(D)被設(shè)計(jì)為比偏移長(zhǎng)度LoG(S)長(zhǎng)。結(jié)果，只有與灰度電壓產(chǎn)生電路21連接的部分才具有“高擊穿電壓結(jié)構(gòu)”。因此，保護(hù)了當(dāng)電源開(kāi)啟時(shí)的擊穿。
對(duì)于與輸入端IN相對(duì)側(cè)上的偏移長(zhǎng)度LoG(S)，其可以設(shè)計(jì)成等于包含在相同塊BL中的其他P溝道MOS晶體管的偏移長(zhǎng)度Lo。簡(jiǎn)而言之，第一級(jí)MOS晶體管TG-A的偏移長(zhǎng)度LoG(S)可以等于P溝道MOS晶體管TA的偏移長(zhǎng)度。第一級(jí)MOS晶體管TG-B的偏移長(zhǎng)度LoG(S)可以等于P溝道MOS晶體管TB的偏移長(zhǎng)度。第一級(jí)MOS晶體管TG-C的偏移長(zhǎng)度LoG(S)可以等于P溝道MOS晶體管TC的偏移長(zhǎng)度。因而減小了晶體管的尺寸。
依照該實(shí)施例的MOS晶體管的結(jié)構(gòu)基本上與第一個(gè)實(shí)施例中類(lèi)似并根據(jù)最大電壓、襯底偏壓效應(yīng)、閾值電壓等而進(jìn)行了優(yōu)化。因而，獲得了與第一個(gè)實(shí)施例類(lèi)似的效果。然而，只有與正側(cè)的P溝道晶體管組中的灰度電壓產(chǎn)生電路21連接的部分重新采用通常的“高擊穿電壓結(jié)構(gòu)”。因而，即使使用圖14中所示的開(kāi)啟順序，也可獲得防止灰度電壓選擇電路22被破壞的額外效果。
依照本發(fā)明，大大降低了電壓選擇電路的面積，還大大降低了半導(dǎo)體芯片的尺寸。因而降低了成本。此外，不需要專(zhuān)門(mén)的制造工藝。因此，通過(guò)適當(dāng)?shù)匕才努F(xiàn)有的布圖設(shè)計(jì)，很容易獲得本發(fā)明。
權(quán)利要求
1.一種液晶顯示器驅(qū)動(dòng)器，包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；和第二選擇電路，其配置成基于所述數(shù)字信號(hào)從第二電壓范圍選擇電壓，其中施加在所述第一選擇電路中包含的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第二選擇電路中包含的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓，且所述第一MOS晶體管的偏移長(zhǎng)度比所述第二MOS晶體管的偏移長(zhǎng)度短。
2.根據(jù)權(quán)利要求1所述的液晶顯示器驅(qū)動(dòng)器，進(jìn)一步包括電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供所述第一電壓范圍和所述第二電壓范圍的灰度電壓，其中所述第一和第二選擇電路中的一個(gè)基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓。
3.根據(jù)權(quán)利要求1或2所述的液晶顯示器驅(qū)動(dòng)器，其中向所述第一MOS晶體管的所述背柵極和所述第二MOS晶體管的背柵極施加相同的電壓，且所述第一電壓范圍與所述相同電壓之間的差小于所述第二電壓范圍與所述相同電壓之間的差。
4.根據(jù)權(quán)利要求1或2所述的液晶顯示器驅(qū)動(dòng)器，其中所述第二MOS晶體管的柵極長(zhǎng)度比所述第一MOS晶體管的柵極長(zhǎng)度短。
5.根據(jù)權(quán)利要求1或2所述的液晶顯示器驅(qū)動(dòng)器，其中所述第一MOS晶體管的柵極寬度小于所述第二MOS晶體管的柵極寬度。
6.根據(jù)權(quán)利要求1或2所述的液晶顯示器驅(qū)動(dòng)器，其中所述第一MOS晶體管和所述第二MOS晶體管中的每個(gè)都包括用于漂移區(qū)域的低濃度擴(kuò)散層；和用于向所述背柵極施加固定電壓的接觸擴(kuò)散層，且在所述第一MOS晶體管中的所述低濃度擴(kuò)散層與所述接觸擴(kuò)散層之間的最短距離比在所述第二MOS晶體管中的所述低濃度擴(kuò)散層與所述接觸擴(kuò)散層之間的最短距離短。
7.根據(jù)權(quán)利要求1或2所述的液晶顯示器驅(qū)動(dòng)器，其中向所述第一MOS晶體管的所述背柵極和所述第二MOS晶體管的背柵極施加電源電壓，所述第一電壓范圍的所述電壓小于所述電源電壓，且所述第二電壓范圍的所述電壓小于所述第一電壓范圍的所述電壓。
8.根據(jù)權(quán)利要求7所述的液晶顯示器驅(qū)動(dòng)器，其中每個(gè)所述第一選擇電路和每個(gè)所述第二選擇電路包括端子，向該端子提供所述第一電壓范圍和所述第二電壓范圍中相應(yīng)的一個(gè)；和源極/漏極之一與所述端子相連的第一級(jí)MOS晶體管，向所述第一級(jí)MOS晶體管的背柵極施加所述電源電壓，且與所述端子連接的源極和漏極中的一個(gè)的偏移長(zhǎng)度比所述第一級(jí)MOS晶體管中另一個(gè)的偏移長(zhǎng)度長(zhǎng)。
9.根據(jù)權(quán)利要求8所述的液晶顯示器驅(qū)動(dòng)器，其中在所述第一選擇電路和所述第二選擇電路中另一側(cè)上的偏移長(zhǎng)度分別等于所述第一MOS晶體管的所述偏移長(zhǎng)度和所述第二MOS晶體管的所述偏移長(zhǎng)度。
10.一種液晶顯示器驅(qū)動(dòng)器，包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；和第二選擇電路，其配置成基于所述數(shù)字信號(hào)從第二電壓范圍選擇電壓，其中施加在所述第一選擇電路中的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第二選擇電路中的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓，且所述第一MOS晶體管的柵極寬度小于所述第二MOS晶體管的柵極寬度。
11.根據(jù)權(quán)利要求10所述的液晶顯示器驅(qū)動(dòng)器，進(jìn)一步包括電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供所述第一電壓范圍和所述第二電壓范圍的灰度電壓，其中所述第一和第二選擇電路中的一個(gè)基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓。
12.根據(jù)權(quán)利要求10或11所述的液晶顯示器驅(qū)動(dòng)器，其中在所述第一MOS晶體管中出現(xiàn)了窄溝道效應(yīng)。
13.一種液晶顯示器驅(qū)動(dòng)器，包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；和第二選擇電路，其配置成基于所述數(shù)字信號(hào)從第二電壓范圍選擇電壓，其中施加在所述第一選擇電路中的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第二選擇電路中的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓，所述第一MOS晶體管和所述第二MOS晶體管中的每個(gè)都包括用于漂移區(qū)域的低濃度擴(kuò)散層；和配置成向所述背柵極施加固定電壓的接觸擴(kuò)散層，且在所述第一MOS晶體管中的所述低濃度擴(kuò)散層與所述接觸擴(kuò)散層之間的最短距離比在所述第二MOS晶體管中的所述低濃度擴(kuò)散層與所述接觸擴(kuò)散層之間的最短距離短。
14.根據(jù)權(quán)利要求13所述的液晶顯示器驅(qū)動(dòng)器，進(jìn)一步包括電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供所述第一電壓范圍和所述第二電壓范圍的灰度電壓，其中所述第一和第二選擇電路中的一個(gè)基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓。
15.根據(jù)權(quán)利要求13或14所述的液晶顯示器驅(qū)動(dòng)器，進(jìn)一步包括第三選擇電路，其配置成基于所述數(shù)字信號(hào)從第三電壓范圍選擇電壓；和第四選擇電路，其配置成基于所述數(shù)字信號(hào)從第四電壓范圍選擇電壓，其中施加在所述第三選擇電路中的第三MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第四選擇電路中的第四MOS晶體管的擴(kuò)散層與背柵極之間的電壓，且所述第三MOS晶體管的偏移長(zhǎng)度比所述第四MOS晶體管的偏移長(zhǎng)度短。
16.根據(jù)權(quán)利要求13或14所述的液晶顯示器驅(qū)動(dòng)器，其中所述第一MOS晶體管和所述第二MOS晶體管都是P溝道MOS晶體管，且所述第三MOS晶體管和所述第四MOS晶體管都是N溝道MOS晶體管。
17.根據(jù)權(quán)利要求16所述的液晶顯示器驅(qū)動(dòng)器，其中所述第一電壓范圍的所述電壓和所述第二電壓范圍的所述電壓都大于預(yù)定的公共電壓，且所述第三電壓范圍的所述電壓和所述第四電壓范圍的所述電壓都小于所述預(yù)定的公共電壓。
18.一種液晶顯示裝置，包括液晶顯示器驅(qū)動(dòng)器；和具有多個(gè)像素的液晶顯示面板，其中所述液晶顯示器驅(qū)動(dòng)器包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；第二選擇電路，其配置成基于所述數(shù)字信號(hào)從第二電壓范圍選擇電壓；以及電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供所述第一電壓范圍和所述第二電壓范圍的灰度電壓，所述第一和第二選擇電路中的一個(gè)基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓，所述液晶顯示器驅(qū)動(dòng)器向所述多個(gè)像素的每一個(gè)施加所述灰度電壓，施加在所述第一選擇電路中包含的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第二選擇電路中包含的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓，且所述第一MOS晶體管的偏移長(zhǎng)度比所述第二MOS晶體管的偏移長(zhǎng)度短。
全文摘要
本發(fā)明涉及一種液晶顯示器驅(qū)動(dòng)器及使用它的液晶顯示裝置。該液晶顯示器驅(qū)動(dòng)器包括第一選擇電路，其配置成基于數(shù)字信號(hào)從第一電壓范圍選擇電壓；和第二選擇電路，其配置成基于數(shù)字信號(hào)從第二電壓范圍選擇電壓。施加在所述第一選擇電路中包含的第一MOS晶體管的擴(kuò)散層與背柵極之間的電壓小于施加在所述第二選擇電路中包含的第二MOS晶體管的擴(kuò)散層與背柵極之間的電壓。此外，所述第一MOS晶體管的偏移長(zhǎng)度比所述第二MOS晶體管的偏移長(zhǎng)度短。該液晶顯示器驅(qū)動(dòng)器可以進(jìn)一步包括電壓產(chǎn)生電路，其配置成向所述第一和第二選擇電路提供所述第一電壓范圍和所述第二電壓范圍的灰度電壓。所述第一和第二選擇電路中的一個(gè)基于所述數(shù)字信號(hào)輸出其中一個(gè)灰度電壓。
文檔編號(hào)G09G3/36GK1959479SQ20061014292
公開(kāi)日2007年5月9日 申請(qǐng)日期2006年10月31日 優(yōu)先權(quán)日2005年10月31日
發(fā)明者高橋幸雄 申請(qǐng)人:恩益禧電子股份有限公司