專利名稱：延遲時(shí)間校正電路、視頻數(shù)據(jù)處理電路以及平板顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種延遲時(shí)間校正電路、視頻數(shù)據(jù)處理電路以及平板顯示裝置，其可應(yīng)用于例如具有整體地形成在絕緣基板上的驅(qū)動(dòng)電路的液晶顯示裝置。本發(fā)明通過將空數(shù)據(jù)(dummy data)插入輸入數(shù)據(jù)中并強(qiáng)制切換輸入數(shù)據(jù)的邏輯電平，可避免使用TFT等的邏輯電路中的延遲時(shí)間發(fā)生改變。
背景技術(shù)：
近年來，已經(jīng)提出了一種將用于液晶顯示面板的驅(qū)動(dòng)電路整體集成并配置在玻璃基板上的液晶顯示裝置，其中玻璃基板為構(gòu)成液晶顯示面板的絕緣基板，所述的液晶顯示裝置作為用于諸如移動(dòng)電話和PDA的移動(dòng)終端的平板顯示裝置。
更具體而言，這種液晶顯示裝置具有由排列成矩陣形式的像素形成的顯示部分，每個(gè)像素由液晶單元組成；低溫多晶硅TFT(薄膜晶體管)，其為液晶顯示單元的開關(guān)裝置；以及存儲(chǔ)電容。所述液晶顯示裝置被配置成通過利用設(shè)置在該顯示部分外圍處的多個(gè)驅(qū)動(dòng)電路驅(qū)動(dòng)該顯示部分來顯示各種圖像。
這種液晶顯示裝置被配置成將按照光柵掃描順序相繼輸入的、表示每個(gè)像素灰度(gradation)的灰度數(shù)據(jù)分離成例如用于奇數(shù)行和偶數(shù)行的灰度數(shù)據(jù)，并利用分別設(shè)置在所述顯示部分上面和下面的用于奇數(shù)行和偶數(shù)行的水平驅(qū)動(dòng)電路，根據(jù)這些用于奇數(shù)行和偶數(shù)行的灰度數(shù)據(jù)來驅(qū)動(dòng)該顯示部分，從而在該顯示部分中有效地布局連線圖案，并且將像素排列成精細(xì)的圖案。
為了在每個(gè)水平驅(qū)動(dòng)電路中對(duì)灰度數(shù)據(jù)進(jìn)行處理，已經(jīng)提出了關(guān)于輸入液晶顯示裝置的灰度數(shù)據(jù)的安排的多個(gè)發(fā)明，例如日本專利申請(qǐng)公開No.Hei 10-17371和Hei 10-177368。
這種應(yīng)用于液晶顯示裝置的使用低溫多晶硅TFT的邏輯電路具有以下問題如果輸入數(shù)值長時(shí)間地保持在L電平，則隨著隨后邏輯電平的升高，延遲時(shí)間變長，從而延遲時(shí)間根據(jù)緊靠前面的邏輯電平的長度而變。
更具體而言，在這種邏輯電路中，如圖1和2中所示，在其中灰度數(shù)據(jù)D1的邏輯電平以50(％)的占空比切換的周期T1期間，如果與主時(shí)鐘MCK(圖2(A))同步的輸入數(shù)據(jù)D1(圖2(B))被輸入電平移位器1中以便將0到3(V)幅度的輸入數(shù)據(jù)D1轉(zhuǎn)換成0到6(V)的輸出，則延遲時(shí)間tD近似是恒定的。相反，如周期T2所示，如果灰度數(shù)據(jù)D1的邏輯電平長時(shí)間地保持在L電平，那么緊隨其后的延遲時(shí)間td1比周期T1中的延遲時(shí)間td長(圖2(C))。
因此，如圖3中所示，在將灰度數(shù)據(jù)D1的每一位電平移位(圖3(B1)和3(B2))并通過子時(shí)鐘SCK(圖3(A))鎖存的情形中，如果灰度數(shù)據(jù)是以高傳輸速度提供的數(shù)據(jù)，則在其中灰度數(shù)據(jù)D1的每一位的邏輯電平以50(％)的占空比切換的周期T1期間，可通過子時(shí)鐘SCK(圖3(B1)和3(C1))正確地鎖存電平移位器1的輸出數(shù)據(jù)D2A，不過緊隨垂直消隱周期VBL之后，例如不能正確地鎖存電平移位器1的輸出數(shù)據(jù)D2(圖3(B2)和3(C2))。
在不能正確鎖存數(shù)據(jù)的情形中，在液晶顯示裝置中，如果將灰度數(shù)據(jù)分離成偶數(shù)行和奇數(shù)行以便如上所述地驅(qū)動(dòng)高分辨率的顯示部分，則緊隨垂直消隱周期之后，像素將會(huì)被局部地錯(cuò)誤灰度所驅(qū)動(dòng)。此外，如果例如要在黑色背景下顯示具有窗口形狀的白色區(qū)域，則在開始掃描白色區(qū)域時(shí)，同樣像素也會(huì)被錯(cuò)誤灰度所驅(qū)動(dòng)。此外，在液晶顯示裝置中，例如按照與顯示部分的灰度級(jí)數(shù)量相應(yīng)的6位并行形式輸入灰度數(shù)據(jù)D1，從而在灰度數(shù)據(jù)的每一位中，延遲時(shí)間都發(fā)生改變。因而，錯(cuò)誤數(shù)據(jù)有可能被鎖存成僅為灰度數(shù)據(jù)的特定一位，從而要顯示的圖像變得在視覺上顯然不符合需要。

發(fā)明內(nèi)容
鑒于上述情形提出本發(fā)明，本發(fā)明意在提出一種延遲時(shí)間校正電路，其能有效地避免使用TFT等的邏輯電路中的延遲時(shí)間發(fā)生改變；一種使用該延遲時(shí)間校正電路的視頻數(shù)據(jù)處理電路；以及一種使用該視頻數(shù)據(jù)處理電路的平板顯示裝置。
為了解決所述問題，將本發(fā)明應(yīng)用于一個(gè)用于數(shù)據(jù)處理電路的延遲時(shí)間校正電路，該數(shù)據(jù)處理電路用于處理具有靜止周期(quiescentperiod)的輸入數(shù)據(jù)，在所述靜止周期期間，輸入數(shù)據(jù)以恒定的周期在恒定期間內(nèi)保持恒定的邏輯電平，并且在該延遲時(shí)間校正電路中，在所述靜止周期期間的預(yù)定時(shí)刻將具有與該恒定電平相反的邏輯電平的空數(shù)據(jù)插入輸入數(shù)據(jù)中。
根據(jù)本發(fā)明的結(jié)構(gòu)，如果本發(fā)明應(yīng)用于一個(gè)用于數(shù)據(jù)處理電路的延遲時(shí)間校正電路，則與根本沒有插入空數(shù)據(jù)的情形相比，可使隨后邏輯電平中的延遲時(shí)間的改變較短，從而可有效地避免使用TFT等的邏輯電路中的延遲時(shí)間發(fā)生改變，其中所述數(shù)據(jù)處理電路用于處理具有靜止周期的輸入數(shù)據(jù)，在所述靜止周期期間，輸入數(shù)據(jù)以恒定的周期在恒定的期間內(nèi)保持恒定的邏輯電平，并且在該延遲時(shí)間校正電路中，在所述靜止周期期間的預(yù)定時(shí)刻將具有與該恒定電平相反的邏輯電平的空數(shù)據(jù)插入輸入數(shù)據(jù)中。
此外，本發(fā)明應(yīng)用于一個(gè)用于處理輸入數(shù)據(jù)的數(shù)據(jù)處理電路，其中所述輸入數(shù)據(jù)具有靜止周期，在所述靜止周期期間，輸入數(shù)據(jù)以恒定的周期在恒定的期間內(nèi)保持恒定的邏輯電平，并且在該數(shù)據(jù)處理電路中，在所述靜止周期期間的預(yù)定時(shí)刻將具有與所述恒定邏輯電平相反的邏輯電平的空數(shù)據(jù)插入輸入數(shù)據(jù)中。
根據(jù)本發(fā)明的結(jié)構(gòu)，可有效地避免使用TFT等的邏輯電路中的延遲時(shí)間發(fā)生改變，從而可以在執(zhí)行數(shù)據(jù)處理的同時(shí)有效地避免因延遲時(shí)間改變而造成的多種影響。
此外，本發(fā)明應(yīng)用于一個(gè)平板顯示裝置，從而通過在灰度數(shù)據(jù)的水平消隱周期期間的預(yù)定時(shí)刻將具有與所述水平消隱周期期間的邏輯電平相反的邏輯電平的空數(shù)據(jù)插入灰度數(shù)據(jù)中來對(duì)灰度數(shù)據(jù)進(jìn)行處理。
根據(jù)本發(fā)明的結(jié)構(gòu)，可有效地避免使用TFT等的邏輯電路中的延遲時(shí)間發(fā)生改變，從而可以在顯示所需圖像的同時(shí)有效地避免因延遲時(shí)間改變而造成的多種影響。
根據(jù)本發(fā)明，可以提供一種視頻數(shù)據(jù)處理電路和平板顯示裝置，這兩者都能有效地避免使用TFT等的邏輯電路中的延遲時(shí)間發(fā)生改變。


圖1為解釋延遲時(shí)間改變時(shí)所用的方框圖。
圖2為解釋延遲時(shí)間改變時(shí)所用的時(shí)序圖。
圖3所示的時(shí)序圖表示垂直消隱周期與延遲時(shí)間之間的關(guān)系。
圖4為解釋根據(jù)本發(fā)明的延遲時(shí)間校正原理時(shí)所用的方框圖。
圖5為解釋圖4中所示的校正原理時(shí)所使用的時(shí)序圖。
圖6所示的時(shí)序圖表示垂直消隱周期與延遲時(shí)間之間的關(guān)系。
圖7所示的時(shí)序圖用于解釋在延遲時(shí)間減小的情況下延遲時(shí)間的改變。
圖8所示的方框圖表示根據(jù)本發(fā)明實(shí)施例1的液晶顯示裝置。
圖9所示的方框圖表示圖8中所示的液晶顯示裝置中的串到并轉(zhuǎn)換電路和外圍結(jié)構(gòu)。
圖10所示的接線圖表示圖9中所示的串到并轉(zhuǎn)換電路中的鎖存電路。
圖11所示的接線圖表示圖9中所示的串到并轉(zhuǎn)換電路中的下變換器。
圖12為解釋實(shí)施例2中的延遲時(shí)間改變時(shí)所用的示意圖。
圖13為解釋圖12中所示的延遲時(shí)間改變時(shí)所用的時(shí)序圖。
具體實(shí)施例方式
下面，將參照附圖詳細(xì)描述本發(fā)明的實(shí)施例。
(1)延遲時(shí)間校正原理圖4為解釋與圖1不同的根據(jù)本發(fā)明的延遲時(shí)間校正原理時(shí)所用的方框圖。根據(jù)該校正原理，在對(duì)以恒定周期在恒定期間內(nèi)保持恒定邏輯電平的輸入數(shù)據(jù)進(jìn)行處理的數(shù)據(jù)處理電路中，在輸入電平保持恒定邏輯電平的周期期間的預(yù)定時(shí)刻將具有與所述恒定邏輯電平相反的邏輯電平的空數(shù)據(jù)插入輸入數(shù)據(jù)中。此外，輸入數(shù)據(jù)以恒定周期在恒定期間內(nèi)保持恒定邏輯電平的周期是其間不進(jìn)行大量數(shù)據(jù)傳輸?shù)闹芷冢热缫曨l數(shù)據(jù)中的水平消隱周期。下面，根據(jù)需要，將該周期稱作靜止周期。
更具體而言，如果所述數(shù)據(jù)處理電路例如是圖5中所示的電平移位器1，則在水平消隱周期T2(其中灰度數(shù)據(jù)D1以恒定周期在恒定期間內(nèi)保持恒定邏輯電平)期間將從邏輯L電平升高的空數(shù)據(jù)DD插入灰度數(shù)據(jù)D1中，其中所述電平移位器1校正與主時(shí)鐘MCK(圖5(A))同步的輸入數(shù)據(jù)D1(從0到3(V)幅度校正到0到6(V)幅度)并輸出輸出數(shù)據(jù)D2(圖5(B)和5(D))。因而，通過例如OR電路4(圖5(C))，將基于空數(shù)據(jù)DD的復(fù)位脈沖HDrst插入灰度數(shù)據(jù)D1中。
因此，根據(jù)該校正原理，與根本沒有插入空數(shù)據(jù)DD的情形相比，使緊靠水平消隱周期T后面的邏輯電平上升時(shí)的時(shí)間延遲dt1較短，從而解決了延遲時(shí)間隨緊靠前面的邏輯電平的長度而變的問題。更具體而言，如果按照這種方式插入空數(shù)據(jù)DD，則可迫使輸入數(shù)據(jù)的邏輯電平切換，并且與根本沒有插入空數(shù)據(jù)DD的情形相比，可使其間輸入數(shù)據(jù)的邏輯電平保持邏輯L電平的周期較短，從而可減小輸入數(shù)據(jù)D1的數(shù)據(jù)串中的延遲時(shí)間的改變。因此，可有效地避免對(duì)錯(cuò)誤數(shù)據(jù)的鎖存等等。
更具體而言，如與圖3對(duì)照的圖6中所示，在用子時(shí)鐘SCK(圖6(A))對(duì)這種邏輯電路輸出進(jìn)行采樣的情形中，在垂直消隱周期VBL中的水平消隱周期期間插入空數(shù)據(jù)DD，從而可使垂直消隱周期VBL后面的邏輯電平上升時(shí)的輸出數(shù)據(jù)D2的延遲時(shí)間較短，并且可以在與有效視頻周期的情形類似的時(shí)刻對(duì)輸出數(shù)據(jù)D2進(jìn)行采樣和鎖存(圖6(B1)到6(C2))。因而，可能與垂直消隱周期VBL的上升相應(yīng)地以正確灰度顯示像素。此外，在黑電平持續(xù)數(shù)條線并升高到白電平的情形中，或者在連續(xù)地保持在L電平數(shù)條線之后、多位中的某一特定位升高的情形中，可正確地鎖存輸入數(shù)據(jù)D1。因此，液晶顯示裝置適于正確地顯示每個(gè)像素的灰度。
在上面結(jié)合圖2所述的延遲時(shí)間的改變中，如果在輸入數(shù)據(jù)D1長時(shí)間保持邏輯L電平之后邏輯電平立即升高，則在已經(jīng)升高的邏輯電平的下降中會(huì)發(fā)生延遲。不過，對(duì)邏輯電平上升時(shí)刻的詳細(xì)研究表明，如果輸入數(shù)據(jù)D1長時(shí)間保持邏輯L電平，則與圖3相比，如圖7中所示，在上升時(shí)刻的延遲時(shí)間變得較短，這與下降時(shí)刻相反(圖7(A)到7(C2))。因而，如果將輸入數(shù)據(jù)D1的采樣時(shí)刻設(shè)置為緊靠邏輯電平切換之前的時(shí)刻，并且如果用于采樣的相位裕度較小，則在與上升時(shí)刻有關(guān)的延遲時(shí)間改變的情況下不能正確地處理數(shù)據(jù)。
不過，即便在與這種設(shè)置相關(guān)的情形中，如果根據(jù)校正原理在靜止周期期間插入空數(shù)據(jù)，則可能沿著與所述上升有關(guān)的延遲時(shí)間減小的方向校正延遲時(shí)間的改變，從而例如液晶顯示裝置適于正確地校正每個(gè)像素的灰度。
(2)實(shí)施例1的結(jié)構(gòu)圖8所示的方框圖表示根據(jù)本發(fā)明實(shí)施例1的液晶顯示裝置。在液晶顯示裝置11中，圖8中所示的驅(qū)動(dòng)電路整體地形成在一個(gè)玻璃基板上，該玻璃基板為顯示部分12的絕緣基板，由低溫多晶硅制成的TFT形成下面將要描述的驅(qū)動(dòng)電路，比如水平驅(qū)動(dòng)電路和定時(shí)發(fā)生器。
顯示部分12具有分別由液晶單元形成的像素、作為液晶單元的開關(guān)裝置的TFT以及存儲(chǔ)電容，并且具有矩形形狀，其中這些像素排列成矩陣形式。
垂直驅(qū)動(dòng)電路13響應(yīng)于定時(shí)發(fā)生器14輸出的各定時(shí)信號(hào)來驅(qū)動(dòng)顯示部分12的柵極線，從而以行為單位順序地選擇設(shè)置在顯示部分12中的像素。水平驅(qū)動(dòng)電路15O和15E分別設(shè)置在顯示部分12的上面和下面，并且在將由串到并(SP)轉(zhuǎn)換電路16輸出的用于奇數(shù)行和偶數(shù)行的灰度數(shù)據(jù)Dod和Dev順序地循環(huán)鎖存之后，對(duì)各個(gè)鎖存輸出執(zhí)行數(shù)字-模擬轉(zhuǎn)換，并且使用所產(chǎn)生的驅(qū)動(dòng)信號(hào)來驅(qū)動(dòng)顯示部分12的相應(yīng)信號(hào)線。按照這種方式，水平驅(qū)動(dòng)電路15O和15E分別驅(qū)動(dòng)顯示部分12的奇數(shù)信號(hào)線和偶數(shù)信號(hào)線，并且基于灰度數(shù)據(jù)Dod和Dev而將通過垂直驅(qū)動(dòng)電路13選擇的每個(gè)像素設(shè)置為一定灰度。
定時(shí)發(fā)生器14根據(jù)從液晶顯示裝置11的上級(jí)裝置提供的各個(gè)參考信號(hào)而產(chǎn)生和輸出液晶顯示裝置11的操作所必需的各個(gè)定時(shí)信號(hào)。該串到并轉(zhuǎn)換電路16將輸出自液晶顯示裝置11的上級(jí)裝置的灰度數(shù)據(jù)D1分離成用于奇數(shù)行和偶數(shù)行的灰度數(shù)據(jù)Dod和Dev，并且輸出灰度數(shù)據(jù)Dod和Dev?；叶葦?shù)據(jù)D1是表示每個(gè)像素的灰度的數(shù)據(jù)，并且由視頻數(shù)據(jù)形成，所述視頻數(shù)據(jù)由對(duì)應(yīng)于顯示部分12中的像素排列的光柵掃描順序的連續(xù)的紅、藍(lán)和綠數(shù)據(jù)組成。
圖9所示的方框圖表示串到并轉(zhuǎn)換電路16和與其相關(guān)的結(jié)構(gòu)。該串到并轉(zhuǎn)換電路16利用電平移位器21將灰度數(shù)據(jù)D1從0到3(V)的幅度轉(zhuǎn)換成0到6(V)的幅度，使鎖存電路22和23交替地鎖存所獲得的灰度數(shù)據(jù)D1以便將灰度數(shù)據(jù)D1分離成用于奇數(shù)行和偶數(shù)行的灰度數(shù)據(jù)Dod和Dev，利用下變換器24和25恢復(fù)原始幅度，并且輸出所生成的灰度數(shù)據(jù)Dod和Dev。通過這種方式，該串到并轉(zhuǎn)換電路16通過由電平移位器21進(jìn)行的電平移位來放大和處理灰度數(shù)據(jù)D1的幅度，從而將以高傳輸速率提供的灰度數(shù)據(jù)D1可靠地分離成用于兩個(gè)系統(tǒng)的灰度數(shù)據(jù)。
在有關(guān)灰度數(shù)據(jù)D1的處理中，串到并轉(zhuǎn)換電路16在電平移位器21的輸出級(jí)處設(shè)有OR電路27，并且在灰度數(shù)據(jù)D1的水平消隱周期期間，通過OR電路27將空數(shù)據(jù)DD插入灰度數(shù)據(jù)D1中。因而，液晶顯示裝置11適于防止因灰度數(shù)據(jù)D1長時(shí)間保持L電平而引起的延遲時(shí)間改變，從而可正確地將灰度數(shù)據(jù)D1鎖存到后面的鎖存電路22和23中。此外，將液晶顯示裝置11配置成按照這種方式在電平移位器21的輸出級(jí)插入空數(shù)據(jù)DD，這是因?yàn)榛叶葦?shù)據(jù)D1不會(huì)僅因?yàn)樵陔娖揭莆黄?1中發(fā)生的延遲時(shí)間改變就被錯(cuò)誤的鎖存。
因而，將定時(shí)發(fā)生器(TG)14配置成在每個(gè)水平消隱周期期間向OR電路27輸出和提供一個(gè)復(fù)位脈沖HDrst，通過該復(fù)位脈沖HDrst升高信號(hào)電平。
圖10所示的接線圖表示鎖存電路22。鎖存電路22和23被同樣地設(shè)計(jì)，除了從定時(shí)發(fā)生器14分別提供用于控制它們的鎖存定時(shí)的采樣脈沖sp和xsp之外。下面，將僅涉及鎖存電路22的結(jié)構(gòu)，而省略對(duì)鎖存電路23的描述。此外，表示出復(fù)位脈沖rst，不過省略對(duì)其的描述。
在鎖存電路22中，采樣脈沖sp被輸入到反相器31中，從而產(chǎn)生采樣脈沖sp的反相信號(hào)。在鎖存電路22中，將灰度數(shù)據(jù)D1輸入反相器32，該反相器32通過P溝道MOS晶體管Q1和N溝道MOS晶體管Q2分別與正電源VDD和負(fù)電源VSS相連，其中該P(yáng)溝道MOS晶體管Q1響應(yīng)于采樣脈沖sp而切換到ON(導(dǎo)通)狀態(tài)，該N溝道MOS晶體管Q2響應(yīng)于從反相器31輸出的鎖存脈沖sp的反相信號(hào)而切換到ON狀態(tài)。反相器32的輸出端與反相器33的輸出端相連接，反相器33分別通過P溝道MOS晶體管Q3和N溝道MOS晶體管Q4連接到正電源VDD和負(fù)電源VSS，其中該P(yáng)溝道MOS晶體管Q3響應(yīng)于采樣脈沖sp的反相信號(hào)而切換到ON狀態(tài)，該N溝道MOS晶體管Q4響應(yīng)于采樣脈沖sp而切換到ON狀態(tài)，這些反相器33和32的輸出與反相器34相連接，而反相器34的輸入端與反相器33的輸入端公共連接。按照這種方式，鎖存電路22構(gòu)成一個(gè)鎖存單元，從而響應(yīng)于采樣脈沖sp來鎖存灰度數(shù)據(jù)D1。
此外，在鎖存電路22中，反相器34的輸出被提供給反相器35，該反相器35分別通過P溝道MOS晶體管Q5和N溝道MOS晶體管Q6與正電源VDD和負(fù)電源VSS相連接，其中該P(yáng)溝道MOS晶體管Q5響應(yīng)于采樣脈沖sp的反相信號(hào)而切換到ON狀態(tài)，該N溝道MOS晶體管Q6響應(yīng)于采樣脈沖sp而切換到ON狀態(tài)。此外，反相器35的輸出端與反相器36的輸出端相連接，反相器36分別通過P溝道MOS晶體管Q7和N溝道MOS晶體管Q8與正電源VDD和負(fù)電源VSS相連接，其中該P(yáng)溝道MOS晶體管Q7響應(yīng)于采樣脈沖sp而切換到ON狀態(tài)，該N溝道MOS晶體管Q8響應(yīng)于采樣脈沖sp的反相信號(hào)而切換到ON狀態(tài)，并且這些反相器35和36的輸出端與反相器37的輸出端相連接，而反相器37的輸入端與反相器36的輸入端公共連接。在鎖存電路22中，反相器37的輸出通過緩沖器38而被輸出。按照這種方式，鎖存電路22輸出分別通過將灰度數(shù)據(jù)D1分離成奇數(shù)行和偶數(shù)行而形成的幅度為0到6(V)的灰度數(shù)據(jù)Dod1和Dev1。
圖11所示的接線圖表示下變換器24。下變換器24和25被同樣配置，除了它們所處理的數(shù)據(jù)不同之外。下面，將僅涉及鎖存電路24的結(jié)構(gòu)，而省略對(duì)鎖存電路25的描述。
下變換器24被配置成具有利用6(V)正電源VDD2和0(V)負(fù)電源VSS操作的反相器41；使反相器41的負(fù)電平下降到-3(V)的電平移位器42；利用6(V)正電源VDD2和0(V)負(fù)電源VSS操作的反相器43與44的串聯(lián)電路，該串聯(lián)電路將電平移位器42的輸出緩沖并輸出；以及反相器45，其利用3(V)正電源VDD1和0(V)負(fù)電源VSS操作，以便輸出反相器44輸出的反相信號(hào)。該下變換器24根據(jù)原始幅度輸出用于奇數(shù)行和偶數(shù)行的灰度數(shù)據(jù)Dod和Dev。
具體而言，將電平移位器42配置成使得P溝道MOS晶體管Q11與N溝道MOS晶體管Q12的串聯(lián)電路以及P溝道MOS晶體管Q13與N溝道MOS晶體管Q14的串聯(lián)電路分別與6(V)正電源VDD2和-3(V)負(fù)電源VSS2相連接，并且P溝道MOS晶體管Q11和Q13的漏極輸出端分別與N溝道MOS晶體管Q14和Q12的柵極相連接。此外，反相器41的輸出被直接輸入到P溝道MOS晶體管Q11，并且還經(jīng)由反相器47被輸入到另一P溝道MOS晶體管Q13。電平移位器42通過緩沖器48輸出P溝道MOS晶體管Q13的漏極輸出，從而輸出處于電平已移位狀態(tài)的灰度數(shù)據(jù)Dod和Dev。
(3)實(shí)施例1的操作根據(jù)上述結(jié)構(gòu)，在液晶顯示裝置11(圖8)中，通過串到并轉(zhuǎn)換電路16，將按照光柵掃描順序輸入的灰度數(shù)據(jù)D1分離成用于偶數(shù)行和奇數(shù)行的灰度數(shù)據(jù)Dod和Dev，并且根據(jù)用于偶數(shù)行和奇數(shù)行的灰度數(shù)據(jù)Dod和Dev，通過水平驅(qū)動(dòng)電路15O和15E分別驅(qū)動(dòng)顯示部分12的偶數(shù)行和奇數(shù)行的信號(hào)線。響應(yīng)于與灰度數(shù)據(jù)D1相對(duì)應(yīng)的定時(shí)信號(hào)，通過垂直驅(qū)動(dòng)電路13驅(qū)動(dòng)顯示部分12的柵極線，從而以行為單位順序地選擇顯示部分12中的其信號(hào)線由水平驅(qū)動(dòng)電路15O和15E驅(qū)動(dòng)的像素，因此在顯示部分12上顯示基于灰度數(shù)據(jù)D1的圖像，在顯示部分12中有效地布局連線圖案，以便將像素排列成精細(xì)的圖案。
在液晶顯示裝置11中，在將灰度數(shù)據(jù)D1分離成用于兩個(gè)系統(tǒng)的灰度數(shù)據(jù)Dod和Dev期間(圖9)，通過電平移位器21放大灰度數(shù)據(jù)D1的幅度，并且將灰度數(shù)據(jù)D1分離成用于兩個(gè)系統(tǒng)的數(shù)據(jù)，從而以與顯示部分12的分辨率相對(duì)應(yīng)的高傳輸速率提供的灰度數(shù)據(jù)D1被可靠地分離成用于兩個(gè)系統(tǒng)的灰度數(shù)據(jù)Dod和Dev。
在該處理期間，在液晶顯示裝置11中，由于鎖存電路22和23交替地鎖存灰度數(shù)據(jù)D1以將灰度數(shù)據(jù)D1分離成用于兩個(gè)系統(tǒng)的灰度數(shù)據(jù)Dod和Dev，并且由于包括串到并轉(zhuǎn)換電路16的驅(qū)動(dòng)電路被整體地形成在玻璃基板上(該玻璃基板為顯示部分12的絕緣基板并且由低溫多晶硅制成)，所以如果灰度數(shù)據(jù)的每一位長時(shí)間地保持在L電平，則在隨后的邏輯電平上升之后下降時(shí)，延遲時(shí)間增加，從而鎖存電路22和23變得不能正確地鎖存灰度數(shù)據(jù)D1。相反，在邏輯電平上升時(shí)延遲時(shí)間減小，并且在此情形中，鎖存電路22和23也變得不能正確地鎖存灰度數(shù)據(jù)D1，這取決于具體條件。
為此，在本實(shí)施例中，對(duì)于作為具有靜止周期的輸入數(shù)據(jù)的灰度數(shù)據(jù)(在所述靜止周期期間輸入數(shù)據(jù)以恒定周期在恒定期間內(nèi)保持恒定邏輯電平)，在作為這種靜止周期的水平消隱周期期間的預(yù)定時(shí)刻，通過設(shè)置在電平移位器21的輸出級(jí)處的OR電路27(圖5和6)將具有與灰度數(shù)據(jù)的恒定邏輯電平相反的邏輯電平的空數(shù)據(jù)DD插入灰度數(shù)據(jù)D1中。
從而，在液晶顯示裝置11中，與根本沒有插入空數(shù)據(jù)DD的情形相比，可以消除水平消隱周期之后的邏輯電平上升時(shí)的延遲時(shí)間改變，從而可以確保延遲時(shí)間與其間將邏輯電平以不同于50(％)的占空比反相的周期類似。因而，本實(shí)施例可有效地避免使用TFT等的邏輯電路中的延遲時(shí)間發(fā)生改變。此外，在作為用于視頻數(shù)據(jù)的數(shù)據(jù)處理電路的液晶顯示裝置中，可有效避免基于因延遲時(shí)間改變而引起的錯(cuò)誤灰度的顯示。
更具體而言，在液晶顯示裝置11中，在垂直消隱之后的邏輯電平升高時(shí)，可以校正與進(jìn)入鎖存電路22和23的灰度數(shù)據(jù)D1的切換有關(guān)的延遲時(shí)間改變，從而鎖存電路22和23可以按照與有效視頻周期的情形類似的定時(shí)來采樣灰度數(shù)據(jù)D1，并且將灰度數(shù)據(jù)D1正確地分離成用于兩個(gè)系統(tǒng)的灰度數(shù)據(jù)Dod和Dev。因而，可以與垂直消隱周期VBL的上升相應(yīng)地以正確灰度顯示像素。此外，在黑電平持續(xù)數(shù)行并且升高到白電平的情形中，以及在多位中的某一特定位在連續(xù)數(shù)行保持L電平之后上升的情形中，可以正確地鎖存輸入數(shù)據(jù)D1，從而該液晶顯示裝置適于正確地顯示每個(gè)像素的灰度。
在有關(guān)延遲時(shí)間的校正過程中，可以在時(shí)間軸方向中放大每個(gè)水平驅(qū)動(dòng)電路15O和15E中的鎖存器的處理裕度，從而液晶顯示裝置11可以穩(wěn)定地操作，以便可靠地顯示所需圖像。
(4)實(shí)施例1的優(yōu)點(diǎn)根據(jù)上述結(jié)構(gòu)，通過將空數(shù)據(jù)DD插入到作為輸入數(shù)據(jù)的灰度數(shù)據(jù)D1中并且迫使灰度數(shù)據(jù)D1的邏輯電平切換，可以有效地避免使用TFT的邏輯電路中的延遲時(shí)間發(fā)生改變。因而，對(duì)視頻數(shù)據(jù)的所述處理適于正確地處理視頻數(shù)據(jù)，從而液晶顯示裝置可以以正確的灰度顯示所需圖像。
此外，在對(duì)作為視頻數(shù)據(jù)的灰度數(shù)據(jù)進(jìn)行處理時(shí)，通過在每個(gè)水平消隱周期期間插入空數(shù)據(jù)DD，可以校正延遲時(shí)間的改變，并且在垂直消隱周期后緊接著的邏輯電平上升時(shí)、以及在邏輯電平下降幾行的周期之后緊接著的邏輯電平上升時(shí)正確地處理視頻數(shù)據(jù)。
(5)實(shí)施例2根據(jù)通過在靜止周期期間插入空數(shù)據(jù)可防止使用TFT的邏輯電路中的延遲時(shí)間發(fā)生改變的觀點(diǎn)，將上述實(shí)施例1配置成通過在水平消隱周期期間插入空數(shù)據(jù)來防止與水平消隱周期后面的邏輯電平下降有關(guān)的延遲時(shí)間增加。
相反，如結(jié)合延遲時(shí)間校正原理所描述的那樣，為了升高使用TFT的邏輯電路中的邏輯電平，與邏輯電平下降的情形相反，利用這樣一種結(jié)構(gòu)(其中當(dāng)輸入數(shù)據(jù)的邏輯電平在上升之前緊接著的恒定周期內(nèi)保持恒定數(shù)值時(shí)，延遲時(shí)間減小并且在靜止周期期間插入空數(shù)據(jù))可防止與這種延遲時(shí)間減小有關(guān)的延遲時(shí)間改變。
為了檢驗(yàn)基于這種認(rèn)識(shí)的根據(jù)實(shí)施例1的結(jié)構(gòu)的優(yōu)點(diǎn)，在圖9所示的結(jié)構(gòu)中，通過停止提供復(fù)位脈沖HDrst來停止插入空數(shù)據(jù)，以便在黑框內(nèi)顯示方形白色。此時(shí)，如圖12中的箭頭A所示，以在掃描開始一側(cè)的水平方向上突出一個(gè)像素的狀態(tài)顯示一個(gè)方形白色區(qū)域。
此外，當(dāng)利用在該狀態(tài)期間觸發(fā)的采樣脈沖sp對(duì)OR電路27的輸出數(shù)據(jù)D27的波形進(jìn)行仔細(xì)觀察時(shí)，觀察到在水平方向伸出一個(gè)像素的位置處，邏輯電平的上升時(shí)刻提前，因此原本應(yīng)在邏輯L電平期間鎖存的像素在緊接著的像素的邏輯H電平期間被鎖存。
根據(jù)這一發(fā)現(xiàn)，當(dāng)在切換輸入數(shù)據(jù)D1的同時(shí)觀察波形時(shí)，證實(shí)如圖13中所示的那樣，如果輸入數(shù)據(jù)的邏輯電平長時(shí)間地保持恒定數(shù)值，則僅有與下一個(gè)像素j+1相應(yīng)的邏輯電平的上升時(shí)刻超前，不過其下降時(shí)刻根本不改變(圖13(B1)到13(C2))。在圖13中，符號(hào)2sp(圖13(A))表示用于鎖存脈沖sp和xsp的發(fā)生參考信號(hào)，其周期是輸入鎖存電路22和23的每一個(gè)鎖存脈沖sp和xsp的周期的兩倍。
因而，發(fā)現(xiàn)圖9中所示的結(jié)構(gòu)是這樣一種結(jié)構(gòu)其在靜止周期期間插入空數(shù)據(jù)，并且防止使用TFT的邏輯電路中的延遲時(shí)間發(fā)生改變，其中所述延遲時(shí)間改變并非由于與邏輯電平的下降有關(guān)的延遲時(shí)間增大而產(chǎn)生的，而是由于與邏輯電平的上升有關(guān)的延遲時(shí)間減小而產(chǎn)生的。
因而，根據(jù)本實(shí)施例，已經(jīng)證實(shí)如上面結(jié)合延遲時(shí)間校正原理所描述的那樣，甚至能夠可靠地防止由于與邏輯電平的上升有關(guān)的延遲時(shí)間減小而導(dǎo)致的延遲時(shí)間改變。
(6)其它實(shí)施例在前面對(duì)各實(shí)施例的描述中，涉及在電平移位器的輸出級(jí)處插入空數(shù)據(jù)的情形，不過本發(fā)明不限于該示例。即使在以高得多的速度下處理灰度數(shù)據(jù)、從而電平移位器中延遲時(shí)間的改變成為一個(gè)問題時(shí)，也可以在電平移位器的輸入側(cè)插入空數(shù)據(jù)。
在前面對(duì)各實(shí)施例的描述中，涉及在水平消隱周期期間插入空脈沖的情形，不過本發(fā)明不限于該示例，還可以根據(jù)需要在垂直消隱周期期間插入空脈沖。
在前面對(duì)各實(shí)施例的描述中，涉及本發(fā)明應(yīng)用于液晶顯示裝置以便在灰度數(shù)據(jù)處理期間校正延遲時(shí)間的情形，不過本發(fā)明不限于該示例，而是可以更廣泛地應(yīng)用于用于視頻數(shù)據(jù)的多種處理電路。
在前面對(duì)各實(shí)施例的描述中，涉及本發(fā)明應(yīng)用于用于視頻數(shù)據(jù)的處理電路的情形，不過本發(fā)明不限于該示例，而是可以更廣泛地應(yīng)用于在多種數(shù)據(jù)處理電路中進(jìn)行延遲時(shí)間校正的情形。
在前面對(duì)各實(shí)施例的描述中，涉及本發(fā)明應(yīng)用于使用由低溫多晶硅制成的有源裝置的液晶顯示裝置的情形，不過本發(fā)明不限于該示例，而是可以更廣泛地應(yīng)用于多種液晶顯示裝置(比如使用由高溫多晶硅制成的有源裝置的液晶顯示裝置，或者使用由CGS(連續(xù)晶粒硅)制成的有源裝置的液晶顯示裝置)以及多種平板顯示裝置(比如EL(電致發(fā)光)顯示裝置)并且還可應(yīng)用于多種邏輯電路。
工業(yè)應(yīng)用本發(fā)明可用于例如具有整體地形成在絕緣基板上的驅(qū)動(dòng)電路的液晶顯示裝置。
權(quán)利要求
1.一種延遲時(shí)間校正電路，其特征在于，對(duì)于用于對(duì)具有靜止周期的輸入數(shù)據(jù)進(jìn)行處理的數(shù)據(jù)處理電路，在所述靜止周期期間的預(yù)定時(shí)刻將空數(shù)據(jù)插入所述輸入數(shù)據(jù)中，其中在所述靜止周期期間所述輸入數(shù)據(jù)以恒定周期在恒定期間內(nèi)保持恒定邏輯電平，而所述空數(shù)據(jù)具有與所述恒定邏輯電平相反的邏輯電平。
2.一種用于對(duì)具有靜止周期的輸入數(shù)據(jù)進(jìn)行處理的數(shù)據(jù)處理電路，其中在所述靜止周期期間輸入數(shù)據(jù)以恒定周期在恒定期間內(nèi)保持恒定邏輯電平，其特征在于，在所述靜止周期期間的預(yù)定時(shí)刻將具有與所述恒定邏輯電平相反的邏輯電平的空數(shù)據(jù)插入所述輸入數(shù)據(jù)中。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理電路，其特征在于所述輸入數(shù)據(jù)為視頻數(shù)據(jù)；和所述靜止周期為水平消隱周期或垂直消隱周期。
4.一種平板顯示裝置，包括一個(gè)顯示部分，其具有排列成矩陣形式的像素；一個(gè)垂直驅(qū)動(dòng)電路，用于通過柵極線順序地選擇該顯示部分的像素；以及一個(gè)水平驅(qū)動(dòng)電路，用于通過對(duì)表示像素灰度的灰度數(shù)據(jù)進(jìn)行順序地采樣而將所述灰度數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)，并且通過用所述模擬信號(hào)驅(qū)動(dòng)該顯示部分的信號(hào)線從而通過所述柵極線來驅(qū)動(dòng)所選擇的像素，其特征在于，通過在所述灰度數(shù)據(jù)的水平消隱周期期間的預(yù)定時(shí)刻將具有與所述水平消隱周期期間的邏輯電平相反的邏輯電平的空數(shù)據(jù)插入所述灰度數(shù)據(jù)中，對(duì)所述灰度數(shù)據(jù)進(jìn)行處理。
5.根據(jù)權(quán)利要求4所述的平板顯示裝置，其特征在于，由低溫多晶硅形成用于處理灰度數(shù)據(jù)的有源裝置。
6.根據(jù)權(quán)利要求4所述的平板顯示裝置，其特征在于，由CGS形成用于處理灰度數(shù)據(jù)的有源裝置。
全文摘要
本發(fā)明應(yīng)用于例如具有整體地形成在絕緣基板上的驅(qū)動(dòng)電路的液晶顯示裝置，通過在靜止周期期間的預(yù)定時(shí)刻將空數(shù)據(jù)(DD)插入輸入數(shù)據(jù)(D1)中并且迫使輸入數(shù)據(jù)(D1)切換邏輯電平，可以有效地避免使用TFT等的邏輯電路中的延遲時(shí)間發(fā)生改變，其中在靜止周期期間輸入數(shù)據(jù)保持恒定的邏輯電平。
文檔編號(hào)G09G3/20GK1830017SQ20048002210
公開日2006年9月6日 申請(qǐng)日期2004年7月27日 優(yōu)先權(quán)日2003年7月28日
發(fā)明者村瀨正樹, 仲島義晴, 木田芳利 申請(qǐng)人:索尼株式會(huì)社