專利名稱：通用型平板顯示控制器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及平板顯示器的驅(qū)動和控制技術(shù)，特別是具有PWM波形發(fā)生器和可配置寄存器，可以用于LCD、FED、PDP等各種平板顯示器的顯示控制器，屬于平板顯示技術(shù)領(lǐng)域。
背景技術(shù)：
現(xiàn)在平板顯示器已經(jīng)成為信息顯示技術(shù)發(fā)展的主流，各種不同類型的平板顯示器件如LCD、PDP、FED、OLED等競相發(fā)展，圖像顯示質(zhì)量越來越好，應(yīng)用領(lǐng)域越來越廣。從系統(tǒng)方面講任何平板顯示系統(tǒng)都有三部分組成視頻信號處理電路、顯示模塊和接口控制電路。其中視頻信號處理電路對任何平板顯示器都是相同的，已有許多通用電路可供設(shè)計者選擇；而顯示模塊由顯示矩陣和驅(qū)動電路組成，不同類型的顯示器件，其顯示機(jī)理、顯示屏結(jié)構(gòu)和驅(qū)動電路有很大的區(qū)別，但都通過各自的驅(qū)動電路來實現(xiàn)；對于接口控制電路，目前各研發(fā)單位和生產(chǎn)廠家都是根據(jù)各自的情況，采用FPGA等可編程器件或開發(fā)專用電路ASIC。不同廠家的產(chǎn)品或同一廠家不同類型的產(chǎn)品其接口控制電路都不一樣。不僅使得顯示系統(tǒng)的成本居高不下，而且難于實現(xiàn)規(guī)范化產(chǎn)品的形成。經(jīng)過分析，各種類型的平板顯示器有一個共同的特點，即都是采用矩陣結(jié)構(gòu)，其驅(qū)動原理是一致的，對像素掃描尋址的方法和過程都是按行、按列逐點掃描進(jìn)行顯示。因此發(fā)明一種通用型平板顯示控制器，能夠?qū)崿F(xiàn)對不同平板顯示器件的控制，不但具有很大的設(shè)計靈活性，而且容易實現(xiàn)平板顯示技術(shù)的標(biāo)準(zhǔn)化，便于規(guī)?；a(chǎn)，提高互換性、可維護(hù)性、降低系統(tǒng)成本。但是目前國內(nèi)外尚沒有這種通用的平板顯示器控制方法。

發(fā)明內(nèi)容
本實用新型的目的是開發(fā)一種對于各種有源尋址的平板顯示器通用的顯示控制器，內(nèi)置掃描控制器和脈寬調(diào)制控制器(PWM)，能夠為平板顯示器提供所需要的像素時鐘信號和行、場掃描控制時序信號。
本實用新型的技術(shù)方案采用全集成設(shè)計方法，把數(shù)字變頻器、列掃描控制器、行掃描控制器、PWM波形發(fā)生器、存儲器控制器等單元電路集成在一起，設(shè)計成IP核。
1、采用三組可配置數(shù)據(jù)寄存器，表征平板顯示器的類型、分辨率和掃描方式。
2、數(shù)字變頻器用來根據(jù)所設(shè)定的顯示分辨率和掃描方式產(chǎn)生指定的時鐘頻率信號。
3、列掃描控制器和行掃描控制器用來產(chǎn)生從存儲器讀出數(shù)據(jù)的控制信號4、PWM波形發(fā)生器用來產(chǎn)生和輸出脈寬調(diào)制信號。可用來激勵平板顯示器系統(tǒng)中的高電壓發(fā)生器。
本實用新型具體的技術(shù)方案如下這種通用型平板顯示控制器，它包括數(shù)字變頻器、I2C接口控制器、狀態(tài)寄存器、PWM波形發(fā)生器、列掃描控制器、行掃描控制器、存儲器控制器，其特點是將它們集成在一起；數(shù)字變頻器1由數(shù)據(jù)鎖存器12、延時電路11和邏輯運算電路10三部分組成；數(shù)據(jù)鎖存器12的數(shù)據(jù)輸入端與配置寄存器13相連，接收并鎖存配置寄存器13的數(shù)據(jù)，延時電路和邏輯運算電路的時鐘輸入端直接連到外部時鐘輸入，邏輯運算電路把外部輸入的時鐘信號和延時后的信號經(jīng)過異或運算后在輸出端輸出DCLK信號；外部時鐘信號CLK輸入給邏輯運算電路和延時電路，延時電路根據(jù)數(shù)據(jù)鎖存器的控制碼D0-D7，把經(jīng)過延時的頻率信號f1-f8送到邏輯運算電路，再由邏輯運算電路輸出經(jīng)過變頻處理的時鐘信號DCLK；I2C接口控制器2I2C接口控制器內(nèi)部由串并轉(zhuǎn)換器、時序控制器、地址發(fā)生器電路組成；I2C接口控制器通過串行總線與外部CPU接口相連，通過3位地址線和8位數(shù)據(jù)線分別與配置寄存器13、配置寄存器14、配置寄存器15、PWM波形發(fā)生器4、狀態(tài)寄存器3相連；I2C接口控制器接收外部CPU的I2C協(xié)議信號，在內(nèi)部地址發(fā)生器的控制下，順序的寫入各配置寄存器，地址與內(nèi)部寄存器的關(guān)系是000為配置寄存器13；001和010為PWM寄存器；011和100為配置寄存器14；101和110為配置寄存器15；111為狀態(tài)寄存器；狀態(tài)寄存器3由一個8位數(shù)據(jù)寄存器組成；8位數(shù)據(jù)輸入線與I2C接口控制器數(shù)據(jù)總線相連，8位數(shù)據(jù)輸出線連到I2C接口控制器的數(shù)據(jù)輸出緩沖器；由I2C接口控制器裝入8位數(shù)據(jù)；PWM波形發(fā)生器4由一個分頻器8和一個可預(yù)置初值的可預(yù)置串入/并入串出移位寄存器9組成；分頻器的時鐘輸入端連到外部時鐘CLK，內(nèi)部移位寄存器的并行數(shù)據(jù)輸入端連到I2C接口控制器的數(shù)據(jù)總線，PWM輸出端直接輸出PWM信號；接收外部的時鐘信號，根據(jù)內(nèi)部寄存器的預(yù)置初值，輸出可調(diào)脈寬信號；列掃描控制器5由可預(yù)置循環(huán)計數(shù)器16、多路選擇器17、分頻器18組成；循環(huán)計數(shù)器的數(shù)據(jù)預(yù)置端與配置寄存器14相連，計數(shù)器的時鐘輸入與數(shù)字變頻器的輸出相連，多路選擇器的輸入與行同步Hs、場同步Vs、像素時鐘DCLK相連；循環(huán)計數(shù)器通過配置寄存器14置初值，然后對時鐘DCLK減計數(shù)，計數(shù)器全零時輸出VCK和OE信號。多路選擇器選擇Hs、Vs和DCLK之一進(jìn)行二分頻后輸出POL信號；行掃描控制器6由可預(yù)置循環(huán)計數(shù)器19、延時計數(shù)器20、延時計數(shù)器21、延時計數(shù)器22和或門23組成；循環(huán)計數(shù)器的數(shù)據(jù)預(yù)置端與配置寄存器15相連，計數(shù)時鐘與列掃描控制器相連，延時計數(shù)器分別與列掃描控制器、輸入信號Vsy、輸入信號Hsy相連；循環(huán)計數(shù)器通過配置寄存器15置初值，然后對列掃描控制器的輸出信號VCK進(jìn)行減計數(shù)，計數(shù)器全零時經(jīng)或門輸出Vs信號，或門的另一個輸入來自Vsy的延時計數(shù)器；列掃描控制器輸出的VCK信號經(jīng)延時后輸出Hs信號，Hsy信號經(jīng)延時后輸出到存儲器控制器用來產(chǎn)生HF信號；存儲器控制器7由脈沖整形電路和單脈沖發(fā)生器組成；輸入端接到行掃描控制器接收到的Vsy和Hsy信號，CS、VF和HF信號直接對外輸出；脈沖整形電路對Vsy信號進(jìn)行整形后在經(jīng)過分頻輸出CS信號。Vsy信號延時后經(jīng)單脈沖發(fā)生器輸出VF信號，Hsy信號延時后經(jīng)單脈沖發(fā)生器輸出HF信號；本實用新型的有益效果通用型平板顯示控制器可以根據(jù)使用者的需要，靈活的配置顯示分辨率和掃描方式；具有通用性，可以控制LCD、PDP、FED、OLED等多種點陣尋址的平板顯示器?？梢詫崿F(xiàn)平板顯示系統(tǒng)的標(biāo)準(zhǔn)化設(shè)計，降低顯示系統(tǒng)成本。


圖1平板顯示器通用控制器結(jié)構(gòu)框圖圖2PWM波形發(fā)生器結(jié)構(gòu)框圖圖3數(shù)字變頻器結(jié)構(gòu)框圖圖4列掃描控制器結(jié)構(gòu)框圖圖5行掃描控制器結(jié)構(gòu)框圖圖中1.數(shù)字變頻器 2.I2C接口控制器 3.狀態(tài)寄存器 4.PWM波形發(fā)生器 5.列掃描控制器 6.行掃描控制器 7.存儲器控制器 8.分頻器 9.串入/并入/串出移位寄存器 10.邏輯運算電路 11.延時電路 12.數(shù)據(jù)鎖存器 13.8位配置寄存器 14.16位配置寄存器 15.16位配置寄存器 17.多路器 18.分頻器 19.可預(yù)置循環(huán)計數(shù)器20.延時計數(shù)器 21.延時計數(shù)器 22.延時計數(shù)器 23.或門具體實施方式
這種通用型平板顯示控制器，它包括數(shù)字變頻器、I2C接口控制器、狀態(tài)寄存器、PWM波形發(fā)生器、列掃描控制器、行掃描控制器、存儲器控制器，其特征在于將它們集成在一起數(shù)字變頻器1由數(shù)據(jù)鎖存器12、延時電路11和邏輯運算電路10三部分組成；數(shù)據(jù)鎖存器12的數(shù)據(jù)輸入端與配置寄存器13相連，接收并鎖存配置寄存器13的數(shù)據(jù)，延時電路和邏輯運算電路的時鐘輸入端直接連到外部時鐘輸入，邏輯運算電路把外部輸入的時鐘信號和延時后的信號經(jīng)過異或運算后在輸出端輸出DCLK信號；外部時鐘信號CLK輸入給邏輯運算電路和延時電路，延時電路根據(jù)數(shù)據(jù)鎖存器的控制碼D0-D7，把經(jīng)過延時的頻率信號f1-f8送到邏輯運算電路，再由邏輯運算電路輸出經(jīng)過變頻處理的時鐘信號DCLK；I2C接口控制器2I2C接口控制器內(nèi)部由串并轉(zhuǎn)換器、時序控制器、地址發(fā)生器電路組成；I2C接口控制器通過串行總線與外部CPU接口相連，通過3位地址線和8位數(shù)據(jù)線分別與配置寄存器13、配置寄存器14、配置寄存器15、PWM波形發(fā)生器4、狀態(tài)寄存器3相連；I2C接口控制器接收外部CPU的I2C協(xié)議信號，在內(nèi)部地址發(fā)生器的控制下，順序的寫入各配置寄存器，地址與內(nèi)部寄存器的關(guān)系是000為配置寄存器13；001和010為PWM寄存器；011和100為配置寄存器14；101和110為配置寄存器15；111為狀態(tài)寄存器；狀態(tài)寄存器3由一個8位數(shù)據(jù)寄存器組成；8位數(shù)據(jù)輸入線與I2C接口控制器數(shù)據(jù)總線相連，8位數(shù)據(jù)輸出線連到I2C接口控制器的數(shù)據(jù)輸出緩沖器；由I2C接口控制器裝入8位數(shù)據(jù)；PWM波形發(fā)生器4由一個分頻器8和一個可預(yù)置初值的可預(yù)置串入/并入串出移位寄存器9組成；分頻器的時鐘輸入端連到外部時鐘CLK，內(nèi)部移位寄存器的并行數(shù)據(jù)輸入端連到I2C接口控制器的數(shù)據(jù)總線，PWM輸出端直接輸出PWM信號；接收外部的時鐘信號，根據(jù)內(nèi)部寄存器的預(yù)置初值，輸出可調(diào)脈寬信號；列掃描控制器5由可預(yù)置循環(huán)計數(shù)器16、多路選擇器17、分頻器18組成；循環(huán)計數(shù)器的數(shù)據(jù)預(yù)置端與配置寄存器14相連，計數(shù)器的時鐘輸入與數(shù)字變頻器的輸出相連，多路選擇器的輸入與行同步Hs、場同步Vs、像素時鐘DCLK相連；循環(huán)計數(shù)器通過配置寄存器14置初值，然后對時鐘DCLK減計數(shù)，計數(shù)器全零時輸出VCK和0E信號。多路選擇器選擇Hs、Vs和DCLK之一進(jìn)行二分頻后輸出POL信號；行掃描控制器6由可預(yù)置循環(huán)計數(shù)器19、延時計數(shù)器20、延時計數(shù)器21、延時計數(shù)器22和或門23組成；循環(huán)計數(shù)器的數(shù)據(jù)預(yù)置端與配置寄存器15相連，計數(shù)時鐘與列掃描控制器相連，延時計數(shù)器分別與列掃描控制器、輸入信號Vsy、輸入信號Hsy相連；循環(huán)計數(shù)器通過配置寄存器15置初值，然后對列掃描控制器的輸出信號VCK進(jìn)行減計數(shù)，計數(shù)器全零時經(jīng)或門輸出Vs信號，或門的另一個輸入來自Vsyn的延時計數(shù)器；列掃描控制器輸出的VCK信號經(jīng)延時后輸出Hs信號，Hsy信號經(jīng)延時后輸出到存儲器控制器用來產(chǎn)生HF信號；存儲器控制器7由脈沖整形電路和單脈沖發(fā)生器組成；輸入端接到行掃描控制器接收到的Vsy和Hsy信號，CS、VF和HF信號直接對外輸出；脈沖整形電路對Vsy信號進(jìn)行整形后在經(jīng)過分頻輸出CS信號。Vsy信號延時后經(jīng)單脈沖發(fā)生器輸出VF信號，Hsy信號延時后經(jīng)單脈沖發(fā)生器輸出HF信號；PWM波形發(fā)生器，其分頻器8由D觸發(fā)器組成；時鐘端接外部輸入時鐘，反向輸出端接到本身D數(shù)據(jù)輸入端，正向輸出端接到移位寄存器的時鐘端；外部時鐘接在D觸發(fā)器的時鐘，在正向數(shù)據(jù)輸出端輸出二分頻后的時鐘信號，作為移位寄存器的移位時鐘；并行數(shù)據(jù)輸入端接I2C接口控制器數(shù)據(jù)總線，串行輸入端接末位串行輸出端，構(gòu)成移位計數(shù)器9；在移位時鐘的控制下，由串行數(shù)據(jù)輸出端輸出方波信號；移位寄存器9由16個D觸發(fā)器構(gòu)成可預(yù)置、可并行輸入數(shù)據(jù)、可串行輸入數(shù)據(jù)，且串行輸出的循環(huán)移位寄存器。
數(shù)字變頻器，其邏輯運算電路10由異或電路和基本門電路組成，時鐘輸入端接外部時鐘電路和延時電路，輸出端接時鐘信號外輸出端；時鐘信號CLK和延時的頻率信號f1-f8進(jìn)行異或等邏輯運算后，輸出變頻后的時鐘信號；其延時電路11由串聯(lián)在一起的8個基本延時單元構(gòu)成，每一個延時單元由兩級反向器組成，并通過一個電子開關(guān)控制該延時單元是否工作；8個延時單元的控制端接數(shù)據(jù)鎖存器12，時鐘輸入端接外部時鐘輸入，輸出端接到邏輯運算電路；當(dāng)鎖存器12的控制碼確定后，輸入時鐘信號f0經(jīng)延時后輸出頻率信號f1-f8中的一個或幾個給邏輯運算電路；其數(shù)據(jù)鎖存器12由8個D型觸發(fā)器組成數(shù)據(jù)鎖存器；數(shù)據(jù)輸入端接到配置寄存器13的數(shù)據(jù)線，數(shù)據(jù)輸出端接延時電路；根據(jù)數(shù)據(jù)鎖存器的預(yù)置值產(chǎn)生延時電路的控制碼。
配置寄存器13由8單元數(shù)據(jù)寄存器構(gòu)成，數(shù)據(jù)輸入端接I2C接口控制器數(shù)據(jù)總線，輸出端接數(shù)字變頻器的數(shù)據(jù)鎖存器12，從I2C接口控制器把配置數(shù)據(jù)寫入數(shù)字變頻器的數(shù)據(jù)鎖存器12。
配置寄存器14由16單元數(shù)據(jù)寄存器構(gòu)成；數(shù)據(jù)輸入端接I2C接口控制器數(shù)據(jù)總線，輸出端接列掃描控制器配置數(shù)據(jù)輸入端；從I2C接口控制器把配置數(shù)據(jù)寫入列掃描控制器配置數(shù)據(jù)輸入端。
配置寄存器15由16單元數(shù)據(jù)寄存器構(gòu)成；數(shù)據(jù)輸入端接I2C接口控制器數(shù)據(jù)總線，輸出端接行掃描控制器配置數(shù)據(jù)輸入端；從I2C接口控制器把配置數(shù)據(jù)寫入行掃描控制器配置數(shù)據(jù)輸入端。
狀態(tài)寄存器(3)是一個8位數(shù)據(jù)寄存器，可以由使用者讀出顯示控制器的控制狀態(tài)，讀出的狀態(tài)信息用來作為設(shè)計其他電路模塊的依據(jù)。
D0-D2的狀態(tài)表明平板顯示器的顯示分辨率，共有8種情況，000表明當(dāng)前輸出分辨率為640*480，001代表800*600，010代表1024*768，011代表1280*1024，100代表1600*1200，101代表1024*720，111代表1920*1080。
D3-D5的狀態(tài)表明平板顯示器的場刷新頻率，共有8種情況，000表明當(dāng)前輸出場刷新頻率為60Hz，001代表70Hz，010代表75Hz，011代表85Hz，100代表90Hz，101代表100Hz，110代表120Hz，111代表125Hz。
D6-D7的狀態(tài)表明平板顯示器的數(shù)據(jù)通道總線寬度，共有4種情況，00表明當(dāng)前采用單通道(8位)數(shù)據(jù)寫到顯示屏，01代表2通道(16位)數(shù)據(jù)寫到顯示屏，10代表4通道(32位)數(shù)據(jù)寫到顯示屏，11代表8通道(64位)數(shù)據(jù)寫到顯示屏。
上述技術(shù)方案用VHDL硬件描述語言設(shè)計，通過軟件仿真，可以行成IP核，利用可編程邏輯器件(FPGA)來驗證；利用Cadence軟件，采用0.35u及以下多層金屬CMOS集成電路工藝條件來設(shè)計電路版圖，完成前端設(shè)計和后端仿真，以標(biāo)準(zhǔn)版圖(GDSII)文件形成該發(fā)明產(chǎn)品的IP核。
權(quán)利要求1.一種通用型平板顯示控制器，它包括數(shù)字變頻器、I2C接口控制器、狀態(tài)寄存器、PWM波形發(fā)生器、列掃描控制器、行掃描控制器、存儲器控制器，其特征在于將它們集成在一起數(shù)字變頻器(1)由數(shù)據(jù)鎖存器(12)、延時電路(11)和邏輯運算電路(10)三部分組成；數(shù)據(jù)鎖存器(12)的數(shù)據(jù)輸入端與配置寄存器(13)相連，接收并鎖存配置寄存器(13)的數(shù)據(jù)，延時電路和邏輯運算電路的時鐘輸入端直接連到外部時鐘輸入，邏輯運算電路把外部輸入的時鐘信號和延時后的信號經(jīng)過異或運算后在輸出端輸出DCLK信號；外部時鐘信號CLK輸入給邏輯運算電路和延時電路，延時電路根據(jù)數(shù)據(jù)鎖存器的控制碼D0-D7，把經(jīng)過延時的頻率信號f1-f8送到邏輯運算電路，再由邏輯運算電路輸出經(jīng)過變頻處理的時鐘信號DCLK；I2C接口控制器(2)I2C接口控制器內(nèi)部由串并轉(zhuǎn)換器、時序控制器、地址發(fā)生器電路組成；I2C接口控制器通過串行總線與外部CPU接口相連，通過3位地址線和8位數(shù)據(jù)線分別與配置寄存器(13)、配置寄存器(14)、配置寄存器(15)、PWM波形發(fā)生器(4)、狀態(tài)寄存器(3)相連；I2C接口控制器接收外部CPU的I2C協(xié)議信號，在內(nèi)部地址發(fā)生器的控制下，順序的寫入各配置寄存器，地址與內(nèi)部寄存器的關(guān)系是000為配置寄存器13；001和010為PWM寄存器；011和100為配置寄存器14；101和110為配置寄存器15；111為狀態(tài)寄存器；狀態(tài)寄存器(3)由一個8位數(shù)據(jù)寄存器組成；8位數(shù)據(jù)輸入線與I2C接口控制器數(shù)據(jù)總線相連，8位數(shù)據(jù)輸出線連到I2C接口控制器的數(shù)據(jù)輸出緩沖器；由I2C接口控制器裝入8位數(shù)據(jù)；PWM波形發(fā)生器(4)由一個分頻器(8)和一個可預(yù)置初值的可預(yù)置串入/并入串出移位寄存器(9)組成；分頻器的時鐘輸入端連到外部時鐘CLK，內(nèi)部移位寄存器的并行數(shù)據(jù)輸入端連到I2C接口控制器的數(shù)據(jù)總線，PWM輸出端直接輸出PWM信號；接收外部的時鐘信號，根據(jù)內(nèi)部寄存器的預(yù)置初值，輸出可調(diào)脈寬信號；列掃描控制器(5)由可預(yù)置循環(huán)計數(shù)器(16)、多路選擇器(17)、分頻器(18)組成；循環(huán)計數(shù)器的數(shù)據(jù)預(yù)置端與配置寄存器(14)相連，計數(shù)器的時鐘輸入與數(shù)字變頻器的輸出相連，多路選擇器的輸入與行同步Hs、場同步Vs、像素時鐘DCLK相連；循環(huán)計數(shù)器通過配置寄存器(14)置初值，然后對時鐘DCLK減計數(shù)，計數(shù)器全零時輸出VCK和OE信號。多路選擇器選擇Hs、Vs和DCLK之一進(jìn)行二分頻后輸出POL信號；行掃描控制器(6)由可預(yù)置循環(huán)計數(shù)器(19)、延時計數(shù)器(20)、延時計數(shù)器(21)、延時計數(shù)器(22)和或門(23)組成；循環(huán)計數(shù)器的數(shù)據(jù)預(yù)置端與配置寄存器(15)相連，計數(shù)時鐘與列掃描控制器相連，延時計數(shù)器分別與列掃描控制器、輸入信號Vsy、輸入信號Hsy相連；循環(huán)計數(shù)器通過配置寄存器(15)置初值，然后對列掃描控制器的輸出信號VCK進(jìn)行減計數(shù)，計數(shù)器全零時經(jīng)或門輸出Vs信號，或門的另一個輸入來自Vsy的延時計數(shù)器；列掃描控制器輸出的VCK信號經(jīng)延時后輸出Hs信號，Hsy信號經(jīng)延時后輸出到存儲器控制器用來產(chǎn)生HF信號；存儲器控制器(7)由脈沖整形電路和單脈沖發(fā)生器組成；輸入端接到行掃描控制器接收到的Vsy和Hsy信號，CS、VF和HF信號直接對外輸出；脈沖整形電路對Vsy信號進(jìn)行整形后在經(jīng)過分頻輸出CS信號。Vsy信號延時后經(jīng)單脈沖發(fā)生器輸出VF信號，Hsy信號延時后經(jīng)單脈沖發(fā)生器輸出HF信號；
2.根據(jù)權(quán)利要求1所述的通用型平板顯示控制器，其特征在于PWM波形發(fā)生器，其分頻器(8)由D觸發(fā)器組成；時鐘端接外部輸入時鐘，反向輸出端接到本身D數(shù)據(jù)輸入端，正向輸出端接到移位寄存器的時鐘端；外部時鐘接在D觸發(fā)器的時鐘，在正向數(shù)據(jù)輸出端輸出二分頻后的時鐘信號，作為移位寄存器的移位時鐘；并行數(shù)據(jù)輸入端接I2C接口控制器數(shù)據(jù)總線，串行輸入端接末位串行輸出端，構(gòu)成移位計數(shù)器(9)；在移位時鐘的控制下，由串行數(shù)據(jù)輸出端輸出方波信號；移位寄存器(9)由16個D觸發(fā)器構(gòu)成可預(yù)置、可并行輸入數(shù)據(jù)、可串行輸入數(shù)據(jù)，且串行輸出的循環(huán)移位寄存器。
3.根據(jù)權(quán)利要求1所述的通用型平板顯示控制器，其特征在于數(shù)字變頻器，其邏輯運算電路(10)由異或電路和基本門電路組成，時鐘輸入端接外部時鐘電路和延時電路，輸出端接時鐘信號外輸出端；時鐘信號CLK和延時的頻率信號f1-f8進(jìn)行異或等邏輯運算后，輸出變頻后的時鐘信號；其延時電路(11)由串聯(lián)在一起的8個基本延時單元構(gòu)成，每一個延時單元由兩級反向器組成，并通過一個電子開關(guān)控制該延時單元是否工作；8個延時單元的控制端接數(shù)據(jù)鎖存器(12)，時鐘輸入端接外部時鐘輸入，輸出端接到邏輯運算電路；當(dāng)鎖存器(12)的控制碼確定后，輸入時鐘信號f0經(jīng)延時后輸出頻率信號f1-f8中的一個或幾個給邏輯運算電路；其數(shù)據(jù)鎖存器(12)由8個D型觸發(fā)器組成數(shù)據(jù)鎖存器；數(shù)據(jù)輸入端接到配置寄存器(13)的數(shù)據(jù)線，數(shù)據(jù)輸出端接延時電路；根據(jù)數(shù)據(jù)鎖存器的預(yù)置值產(chǎn)生延時電路的控制碼。
4.根據(jù)權(quán)利要求1所述的通用型平板顯示控制器，其特征在于配置寄存器(13)由8單元數(shù)據(jù)寄存器構(gòu)成，數(shù)據(jù)輸入端接I2C接口控制器數(shù)據(jù)總線，輸出端接數(shù)字變頻器的數(shù)據(jù)鎖存器(12)，從I2C接口控制器把配置數(shù)據(jù)寫入數(shù)字變頻器的數(shù)據(jù)鎖存器(12)。
5.根據(jù)權(quán)利要求1所述的通用型平板顯示控制器，其特征在于配置寄存器(14)由16單元數(shù)據(jù)寄存器構(gòu)成；數(shù)據(jù)輸入端接I2C接口控制器數(shù)據(jù)總線，輸出端接列掃描控制器配置數(shù)據(jù)輸入端；從I2C接口控制器把配置數(shù)據(jù)寫入列掃描控制器配置數(shù)據(jù)輸入端。
6.根據(jù)權(quán)利要求1所述的通用型平板顯示控制器，其特征在于配置寄存器(15)由16單元數(shù)據(jù)寄存器構(gòu)成；數(shù)據(jù)輸入端接I2C接口控制器數(shù)據(jù)總線，輸出端接行掃描控制器配置數(shù)據(jù)輸入端；從I2C接口控制器把配置數(shù)據(jù)寫入行掃描控制器配置數(shù)據(jù)輸入端。
專利摘要本實用新型涉及一種平板顯示器的結(jié)構(gòu)和控制，特別是具有PWM波形發(fā)生器和可配置寄存器，可用于LCD、FED、PDP等各種顯示器的控制，屬于平板顯示技術(shù)領(lǐng)域。目前平板顯示器的外圍控制電路都是采用可編程邏輯器件或?qū)Ｓ秒娐稟SIC來設(shè)計，雖然顯示器的掃描控制原理相同，但不能通用，不能標(biāo)準(zhǔn)化。本實用新型的控制器包括數(shù)字變頻器、I
文檔編號G09G3/20GK2762261SQ20042005655
公開日2006年3月1日 申請日期2004年12月8日 優(yōu)先權(quán)日2004年12月8日
發(fā)明者耿衛(wèi)東, 代永平, 孫鐘林, 劉艷艷 申請人:南開大學(xué)