專利名稱：脈沖輸出電路、顯示器驅(qū)動(dòng)電路、顯示器和脈沖輸出方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示器等顯示器的數(shù)據(jù)供給用的信號(hào)。
背景技術(shù)：
由IC供給的邏輯系輸入信號(hào)是隨低電流消耗，低電壓化進(jìn)展而到3.3V或5V結(jié)束，然而使面板上驅(qū)動(dòng)電路的運(yùn)作電壓和給液晶施加電壓各自從現(xiàn)行的8V，12V左右降低功耗，依賴于工藝和材料的提高，所以是困難的，現(xiàn)狀下不可避免對(duì)從IC輸入信號(hào)電平進(jìn)行移位。而且，為了使面板上的邏輯電路和液晶驅(qū)動(dòng)電路部運(yùn)作，需要采用內(nèi)裝電源電壓的電平變換電路塊，或者以用驅(qū)動(dòng)器IC轉(zhuǎn)換了電壓的信號(hào)驅(qū)動(dòng)的方式。前者方面，為了在面板上運(yùn)作電平移位器電路，應(yīng)該優(yōu)先地在電路內(nèi)裝入像照顧極力降低貫穿電流的低功耗電流對(duì)策，而且隨著與其相應(yīng)的Tr數(shù)量增加必然地其電路內(nèi)部延遲時(shí)間就成為問(wèn)題。這方面，關(guān)于面板上配備了電平移位器電路的液晶顯示器在下面進(jìn)行說(shuō)明。
首先，舉出有如圖31那樣構(gòu)成的顯示板501的液晶顯示器當(dāng)作例子。該顯示板501是在柵極總線GL…和與RGB相對(duì)應(yīng)的源極總線SL…的各交叉點(diǎn)上具備象素，由柵極驅(qū)動(dòng)器502所選定的柵極總線GL的象素，根據(jù)用源極驅(qū)動(dòng)器503經(jīng)過(guò)源極總線SL寫(xiě)入圖像信號(hào)進(jìn)行表示。還有，各象素具備從液晶電容、輔助電容、源極總線SL取得圖像信號(hào)用的TFT，各輔助電容的一端側(cè)以輔助電容線Cs-Line互相連接起來(lái)。
對(duì)顯示板501而言，設(shè)置取樣電路塊501a，取樣電路塊501a由對(duì)每條源極總線SL設(shè)置的圖像信號(hào)進(jìn)行取樣的模擬開(kāi)關(guān)ASW和其控制信號(hào)處理電路(取樣緩沖器等)構(gòu)成。源極驅(qū)動(dòng)器503把連續(xù)的RGB的源極總線SL…作為一個(gè)組，對(duì)各個(gè)組輸出指示取樣開(kāi)關(guān)ASW的ON/OFF信號(hào)(取樣脈沖)。圖像信號(hào)傳輸線設(shè)置各自RGB，取樣雖然以RGB并行獨(dú)立從取樣開(kāi)關(guān)ASW取得，然而這里為方便起見(jiàn)，表示是從共同的1條圖像信號(hào)傳輸線被RGB用取樣開(kāi)關(guān)ASW取入那樣形態(tài)。還有，作為取樣開(kāi)關(guān)ASW控制信號(hào)的取樣脈沖，如圖示那樣各個(gè)組共用RGB也行，變成獨(dú)立也行。
在一水平期間，例如提取R的源極總線SL…為例的話，為了順序?qū)懭雸D像信號(hào)，按ASW(R1)，…，ASW(Ri-1)，ASW(Ri)，ASW(Ri+1)，…的順序用取樣脈沖使連接到R的源極總線SL的模擬開(kāi)關(guān)成為ON，把從外部輸入的圖像信號(hào)DATA按這個(gè)順序逐個(gè)取入源極總線SL。
這樣向模擬開(kāi)關(guān)ASW按1，…，i-1，i，i+1，…的順序輸出取樣信號(hào)的源極驅(qū)動(dòng)器503的構(gòu)成例表示在圖22上。
現(xiàn)有，全單片式面板中的源極驅(qū)動(dòng)器，如該圖所示因?yàn)榻o各條源極總線SL發(fā)生模擬開(kāi)關(guān)ASW的取樣脈沖，配置移位寄存器和為驅(qū)動(dòng)其進(jìn)行電源電壓變換的電平移位器。移位寄存器是以圖中SR-FF表示的多個(gè)置位復(fù)位·觸發(fā)器串聯(lián)連接起來(lái)的，而且相鄰的置位復(fù)位·觸發(fā)器彼此之間，插入以圖中LS表示的電平移位器。該圖只表示與第i、i+1、i+2號(hào)的組相對(duì)應(yīng)的構(gòu)成，各個(gè)組成為組合一個(gè)置位·復(fù)位觸發(fā)器和一個(gè)電平移位器的結(jié)構(gòu)。以后，第i號(hào)的置位復(fù)位·觸發(fā)器表記為觸發(fā)器FF(i)，第i號(hào)的電平移位器表記為L(zhǎng)S(i)。
各電平移位器LS是給啟動(dòng)端子ENA輸入有源信號(hào)的時(shí)進(jìn)行電源電壓變換運(yùn)作，給輸入端子CK·CKB輸入時(shí)鐘信號(hào)SCK·SCKB。時(shí)鐘信號(hào)SCK和時(shí)鐘信號(hào)SCKB相位互相倒相。輸出端子OUTB連接到相同組的觸發(fā)器FF的倒相置位輸入端子SB。啟動(dòng)端子ENA與前級(jí)觸發(fā)器FF的輸出端子Q連接。對(duì)輸入端子CK·CKB來(lái)說(shuō)，更換在奇數(shù)號(hào)組和偶數(shù)號(hào)組中時(shí)鐘信號(hào)SCK·SCKB之中的輸入。這里，例如表示分別將時(shí)鐘信號(hào)SCK輸入電平移位器LS(i)的輸入端子CK，而將時(shí)鐘信號(hào)SCKB輸入到輸入端子CKB。觸發(fā)器FF的復(fù)位端子R和次級(jí)觸發(fā)器FF的輸出端子Q連接起來(lái)。
至此的構(gòu)成，用圖23說(shuō)明有關(guān)鐘信號(hào)SCK和觸發(fā)器FF的輸出信號(hào)的關(guān)系。以下，把從觸發(fā)器FF(i)的輸出端子Q的輸出稱為輸出信號(hào)Q(i)。
對(duì)LS(i)的啟動(dòng)端子ENA輸入作為有源信號(hào)的高電平時(shí)，時(shí)鐘信號(hào)SCK從低電平向高電平上升，時(shí)鐘信號(hào)SCKB從高電平降到低電平的話，時(shí)鐘信號(hào)SCK被轉(zhuǎn)換電壓，相位倒相后的信號(hào)從輸出端子OUTB輸出。該輸出信號(hào)被輸入觸發(fā)器FF(i)的倒相置位輸入端子SB，作為其倒相信號(hào)的高電平作為輸出信號(hào)Q(i)而從輸出端子Q輸出。這時(shí)，電平移位器LS(i+1)因?yàn)閺妮敵龆俗覱UTB輸出高電平，觸發(fā)器FF(i+1)的輸出信號(hào)Q(i+1)為低電平，就給觸發(fā)器FF(i)的復(fù)位端子R輸入低電平。
隨后時(shí)鐘信號(hào)SCK從高電平降到低電平，時(shí)鐘信號(hào)SCKB從低電平升到高電平的話，電平移位器LS(i+1)就從輸出端子OUTB輸出低電平，觸發(fā)器FF(i+1)的輸出信號(hào)Q(i+1)變成高電平。因此，觸發(fā)器FF(i)的復(fù)位端子R輸入高電平，輸出信號(hào)Q(i)從高電平向低電平下降。同樣，給觸發(fā)器FF(i+1)的復(fù)位端子R從觸發(fā)器FF(i+2)的輸出端子Q輸入高電平的輸出信號(hào)Q(i+2)之前，輸出信號(hào)Q(i+1)保持高電平。
而且，輸出信號(hào)Q(i+1)在高電平期間時(shí)鐘信號(hào)SCK從低電平升到高電平，時(shí)鐘信號(hào)SCKB從高電平降到低電平的話，從電平移位器LS(i+2)的輸出端子OUTB輸出低電平，觸發(fā)器FF(i+2)的輸出信號(hào)Q(i+2)成為高電平。
這樣以來(lái)，如圖23所示，作為高電平的輸出信號(hào)Q(i)、Q(i+1)、Q(i+2)的輸出脈沖就順序，以時(shí)間序列被輸出去。即，在選定某柵極總線GL的一水平期間，高電平的輸出信號(hào)Q(1)、...、Q(i)、Q(i+1)、Q(i+2)、...的這種輸出脈沖的順序輸出，各自對(duì)RGB并行進(jìn)行。
而且，如該圖所示，輸出信號(hào)Q(i)的上升，對(duì)時(shí)鐘信號(hào)SCK的上升只延遲電平移位器LS的電路內(nèi)部延遲時(shí)間和觸發(fā)器FF的電路內(nèi)部延遲時(shí)間之和的延遲時(shí)間Ta。并且，輸出信號(hào)Q(i)的下降，離輸出信號(hào)Q(i+1)的上升只有觸發(fā)器FF的電路內(nèi)部延遲時(shí)間Tb，所以，對(duì)時(shí)鐘信號(hào)SCK下降只延遲Ta+Tb。所以，在輸出信號(hào)Q(i)的下降部分和輸出信號(hào)Q(i+1)的上升部分產(chǎn)生高電平重疊期間。這樣，相鄰輸出脈沖彼此已因上述延遲時(shí)間而重疊。
如上述那樣，該輸出脈沖用于圖像信號(hào)DATA的取樣，如產(chǎn)生重疊，雖然是前級(jí)的源極總線和向象素的圖像信號(hào)DATA的寫(xiě)入期間即充電期間，在其寫(xiě)入期間中次級(jí)源極總線和向象素的圖像信號(hào)DATA就開(kāi)始供給了。所以，該期間也成為寫(xiě)入次級(jí)的源極總線和向象素的寫(xiě)入數(shù)據(jù)，不能正常進(jìn)行對(duì)象素的寫(xiě)入，成為重像等顯示不良的原因。
因此，現(xiàn)有，例如，如專利文獻(xiàn)1(特開(kāi)平11-272226號(hào)公報(bào)；
公開(kāi)日1999年10月8日)所示，如圖22所示，使輸出信號(hào)Q(1)、…、Q(i)、Q(i+1)、Q(i+2)、…的輸出脈沖延遲的遲延電路delay輸入到輸出部，故意使輸出脈沖的上升延遲，取得防止重疊的形式。遲延電路delay是，如圖24所示，借助于將使輸出信號(hào)Q(i)通過(guò)多個(gè)倒相器的信號(hào)和輸出信號(hào)Q(i)作為輸入的NAND電路而使輸出脈沖的上升邊延遲的電路。用這種遲延電路Delay，就像以圖25的SMP信號(hào)波形表示的一樣，取樣脈沖的上升邊比輸出脈沖的上升邊延遲。
在遲延電路delay以后，設(shè)置按照取樣電路塊1a的模擬開(kāi)關(guān)ASW的運(yùn)作電壓轉(zhuǎn)換電源電壓電平的電平移位器。在圖22作為這一電平移位器，設(shè)置6個(gè)晶體管構(gòu)成的電壓驅(qū)動(dòng)型電平移位器的電平移位器LS-6Tr，以該電平移位器LS-6Tr的輸出信號(hào)為取樣脈沖SMP。取樣脈沖SMP(i)是由輸出信號(hào)Q(i)的輸出脈沖生成的。
所以，圖25的取樣脈沖的上升邊比輸出脈沖的上升邊，只延遲在遲延電路delay的延遲時(shí)間+在電平移位器LS-6Tr的延遲時(shí)間的延遲時(shí)間Td-rise。并且，取樣脈沖的下降邊比輸出脈沖下降邊，只延遲電平移位器LS-6Tr的延遲時(shí)間Td-fall。
并且，專利文獻(xiàn)2(特開(kāi)平5-216441號(hào)公報(bào)；
公開(kāi)日1993年8月27日)、專利文獻(xiàn)3(特開(kāi)平5-241536號(hào)公報(bào)；
公開(kāi)日1993年9月21日)和專利文獻(xiàn)4(特開(kāi)平9-212133號(hào)公報(bào)；
公開(kāi)日1997年8月15日)中，也記載著使后發(fā)出的取樣脈沖比先發(fā)出的取樣脈沖下降邊延遲上升的情況。
這樣，現(xiàn)有要采用使取樣脈沖的上升邊延遲的辦法，避免發(fā)生弄亂對(duì)源極總線和象素充電那樣的取樣脈沖彼此的重疊的情況。但是，顯示板的高精細(xì)化進(jìn)展，相當(dāng)于一幀的時(shí)間照樣大致相同，就等于柵極總線數(shù)和源極總線數(shù)增加。因此，用于1條源極總線的充電時(shí)間有總體縮短的趨勢(shì)，柵極驅(qū)動(dòng)器和源極驅(qū)動(dòng)器中用的移位寄存器要求高頻驅(qū)動(dòng)。
如圖25所示，取樣脈沖的下降邊必須在圖像信號(hào)DATA的數(shù)據(jù)輸入有效時(shí)間內(nèi)進(jìn)行。所以，例如，取樣脈沖下降邊沒(méi)有延遲的情況下，要是規(guī)定在圖像信號(hào)供給期間的正中使其取樣結(jié)束的話，為了正常進(jìn)行取樣，上述延遲的偏差，需要使之落入圖像信號(hào)供給期間的后半部分。高頻越高延遲容許期間越短，然而盡管成了高頻驅(qū)動(dòng)，源極驅(qū)動(dòng)器的信號(hào)內(nèi)部延遲也不變。其結(jié)果，取樣脈沖的上升邊延遲，高頻驅(qū)動(dòng)的圖像信號(hào)變換定時(shí)不變的話，取樣脈沖下降邊也容易和次級(jí)圖像信號(hào)的供給期間重疊。特別是，上述的電平移位器LS-6Tr，因?yàn)樾枰D(zhuǎn)換電源電壓電平一般地說(shuō)也可以用，然而該電平移位器LS-6Tr的延遲時(shí)間Td-fall相當(dāng)大。所以，作為取樣脈沖下降邊全體的延遲很大，正因如此和次級(jí)圖像信號(hào)的供給期間更容易重疊。
如果圖像信號(hào)DATA的取樣時(shí)間比數(shù)據(jù)輸入有效時(shí)間還短就進(jìn)行正常的寫(xiě)入，如果圖像信號(hào)DATA的取樣時(shí)間比數(shù)據(jù)輸入有效時(shí)間還長(zhǎng)，就發(fā)生相位偏移，充電不足等的寫(xiě)入不良。所以，如圖25所示，就有取樣脈沖下降邊定時(shí)和數(shù)據(jù)輸入有效時(shí)間的結(jié)束定時(shí)之差表示的取樣容限對(duì)正常寫(xiě)入來(lái)說(shuō)將是重要的。而且，以本級(jí)的取樣脈沖下降邊定時(shí)和次級(jí)取樣脈沖的上升邊定時(shí)之差表示的取樣脈沖間余裕存在也是重要的。次級(jí)取樣脈沖的上升一直進(jìn)行到本級(jí)的取樣脈沖的下降定時(shí)之前的話，就有成為本級(jí)寫(xiě)入不良的情況。
而且，隨著象素?cái)?shù)增加而負(fù)載將有增大的傾向。所以，源極總線的充電條件會(huì)變得嚴(yán)格起來(lái)，縮短源極總線充電時(shí)間是非常困難的。即，如以上述的例子來(lái)說(shuō)，如果假設(shè)具有上述延遲的偏差而且也有很少延遲量的話，在圖像信號(hào)供給期間的正中以前使取樣脈沖下降是困難的。
因此，取樣脈沖下降邊延遲的偏差小，所以，必須減少取樣脈沖下降邊的延遲本身。
根據(jù)如以上那樣的背景，對(duì)進(jìn)行與高頻驅(qū)動(dòng)相應(yīng)的電路設(shè)計(jì)來(lái)說(shuō)，電路上減輕內(nèi)部延遲時(shí)間，維持充電時(shí)間是不可或缺的。

發(fā)明內(nèi)容
本發(fā)明的目的，在于提供從不同的輸出端子順序輸出脈沖時(shí)，可使各脈沖的終端延遲減少的脈沖輸出電路、用了該脈沖輸出電路的顯示器驅(qū)動(dòng)電路，顯示器和脈沖輸出方法。
為達(dá)成上述目的，本發(fā)明的脈沖輸出電路是，從不同的輸出端子順序輸出脈沖的脈沖輸出電路，生成第1脈沖作為從上述輸出端子輸出的脈沖源的脈沖；在進(jìn)行了上述第1脈沖的波形變形方面生成以脈沖電平為規(guī)定電平和極性的第2脈沖，以便從上述第1脈沖的至少終端到規(guī)定期間前的電平轉(zhuǎn)換為脈沖電平的倒相電平，從上述輸出端子輸出上述第2脈沖的結(jié)構(gòu)。
因此，正當(dāng)從不同輸出端子順序輸出脈沖的時(shí)候，因?yàn)樵诘?脈沖的終端以前輸出終端的第2脈沖，所以起到能減少各脈沖終端延遲的效果。
為達(dá)成上述目的，本發(fā)明顯示器的驅(qū)動(dòng)電路，具備上述脈沖輸出電路，是把上述第2脈沖作為顯示器圖象信號(hào)的取樣脈沖輸出的結(jié)構(gòu)。
因此，正當(dāng)從不同輸出端子順序輸出取樣脈沖的時(shí)候，能減少各取樣脈沖終端的延遲，起到能正常地取樣圖象信號(hào)的效果。
為達(dá)成上述目的，本發(fā)明的顯示器是，具備上述顯示器驅(qū)動(dòng)電路的結(jié)構(gòu)。
因此，起到圖像信號(hào)能進(jìn)行正常取樣的良好表示的效果。
為達(dá)成上述目的，本發(fā)明的脈沖輸出方法，是從不同輸出端子順序輸出脈沖的脈沖輸出方法，是生成第1脈沖作為從上述輸出端子輸出的脈沖源的脈沖；在進(jìn)行了上述第1脈沖的波形變形方面生成以脈沖電平為規(guī)定電平和極性的第2脈沖，以便把從上述第1脈沖的至少終端到規(guī)定期間前的電平轉(zhuǎn)換為脈沖電平的倒相電平，從上述輸出端子輸出上述第2脈沖的結(jié)構(gòu)。
因此，不從同輸出端子順序輸出脈沖的時(shí)候，因?yàn)樵诘?脈沖的終端以前輸出終端的第2脈沖，所以起到能減少各脈沖終端延遲的效果。
本發(fā)明還有其它的目的、特征和優(yōu)點(diǎn)，通過(guò)下面示出的記載就十分清楚了。而且，本發(fā)明的優(yōu)點(diǎn)，在下面參照附圖的說(shuō)明中就會(huì)明白。


圖1是表示本發(fā)明第1實(shí)施例，表示源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖2是具備圖1的源極驅(qū)動(dòng)器的液晶顯示器構(gòu)成的框圖。
圖3是表示輸出圖1的源極驅(qū)動(dòng)器所具備的取樣脈沖的電平移位器構(gòu)成電路框圖。
圖4是表示圖1的源極驅(qū)動(dòng)器運(yùn)作的定時(shí)圖。
圖5是表示圖3的電平移位器所具備的電平移位器構(gòu)成電路框圖。
圖6是表示能替代圖5電平移位器而在圖3的電平移位器具備的電平移位器構(gòu)成電路框圖。
圖7是表示能替代圖3電平移位器而具備的電平移位器構(gòu)成電路框圖。
圖8是表示本發(fā)明第2實(shí)施例的，表示源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖9是表示本發(fā)明第3實(shí)施例的，表示源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖10是表示圖9的源極驅(qū)動(dòng)器具備的非重疊電路構(gòu)成的電路框圖。
圖11是表示圖9源極驅(qū)動(dòng)器的運(yùn)作的定時(shí)圖。
圖12是表示能替代圖10的非重疊電路具備的電平移位器構(gòu)成電路框圖。
圖13是表示本發(fā)明第4實(shí)施例的，表示源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖14是表示圖13的源極驅(qū)動(dòng)器運(yùn)作的定時(shí)圖。
圖15是表示本發(fā)明第5實(shí)施例的，表示源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖16是表示圖15的源極驅(qū)動(dòng)器的觸發(fā)器輸出信號(hào)定時(shí)圖。
圖17是表示圖16的源極驅(qū)動(dòng)器運(yùn)作的定時(shí)圖。
圖18是表示本發(fā)明第6實(shí)施例的，表示源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖19是表示圖18的源極驅(qū)動(dòng)器運(yùn)作的定時(shí)圖。
圖20是表示本發(fā)明第7實(shí)施例的，表示源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖21是表示圖20的源極驅(qū)動(dòng)器運(yùn)作的定時(shí)圖。
圖22是表示現(xiàn)有源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖23是表示圖22的源極驅(qū)動(dòng)器的觸發(fā)器輸出信號(hào)定時(shí)圖。
圖24是表示圖22的源極驅(qū)動(dòng)器所具備的遲延電路構(gòu)成電路框圖。
圖25是表示圖22的源極驅(qū)動(dòng)器運(yùn)作的定時(shí)圖。
圖26是表示本發(fā)明第7實(shí)施例的，表示源極驅(qū)動(dòng)器構(gòu)成的電路框圖。
圖27是表示圖26的源極驅(qū)動(dòng)器運(yùn)作的定時(shí)圖。
圖28是為說(shuō)明第8實(shí)施例添加標(biāo)號(hào)表示圖18的源極驅(qū)動(dòng)器的電路框圖。
圖29是表示圖28源極驅(qū)動(dòng)器的2個(gè)時(shí)鐘信號(hào)相位互相偏離情況的運(yùn)作定時(shí)圖。
圖30是表示圖1中所示源極驅(qū)動(dòng)器的觸發(fā)器輸出信號(hào)定時(shí)圖。
圖31是表示現(xiàn)有技術(shù)的，表示具備圖22所示源極驅(qū)動(dòng)器的液晶顯示器構(gòu)成框圖。
具體實(shí)施例方式
(實(shí)施例1)按照?qǐng)D1到圖7對(duì)于本發(fā)明的一實(shí)施例說(shuō)明如下。圖2中，表示有關(guān)作為本實(shí)施例顯示器的液晶顯示器所具備的顯示板1和其外圍的構(gòu)成。該顯示板1在柵極總線GL…與和RGB對(duì)應(yīng)的源極總線SL…的各交叉點(diǎn)具備象素，通過(guò)用源極驅(qū)動(dòng)器經(jīng)過(guò)源極總線SL把圖象信號(hào)寫(xiě)入由柵極驅(qū)動(dòng)器2所選定的柵極總線GL的象素進(jìn)行顯示。還有，各象素具備液晶電容、輔助電容、從源極總線SL來(lái)的圖象信號(hào)讀取用的TFT，各輔助電容的一端側(cè)以輔助電容線Cs-Line互相連接起來(lái)。
在顯示板1上，設(shè)有取樣電路塊1a，取樣電路塊1a，由對(duì)每條源極總線SL設(shè)置的圖像信號(hào)進(jìn)行取樣的模擬開(kāi)關(guān)ASW和其控制信號(hào)處理電路(取樣緩沖器等)構(gòu)成。源極驅(qū)動(dòng)器3把連續(xù)的RGB的源極總線SL…作為一個(gè)組，把指示取樣開(kāi)關(guān)ASW的ON/OFF的信號(hào)(取樣脈沖)輸出給各個(gè)組。圖像信號(hào)傳輸線各自設(shè)有RGB，取樣是按RGB并行，從獨(dú)立的取樣開(kāi)關(guān)ASW取入，然而這里為方便起見(jiàn)，是以由共同的1條圖像信號(hào)傳輸線取入RGB用的取樣開(kāi)關(guān)ASW的形式圖示的。還有，作為取樣開(kāi)關(guān)ASW控制信號(hào)的取樣脈沖，如圖所示那樣各個(gè)組RGB共用也行，而變成獨(dú)立也行。
一水平期間，例如以R的源極總線SL…作為例子，為了順序?qū)懭雸D像信號(hào)，按ASW(R1)、…、ASW(Ri-1)、ASW(Ri)、ASW(Ri+1)、…這樣的順序依取樣脈沖，使和R的源極總線SL連接起來(lái)的模擬開(kāi)關(guān)變成ON，把從外部輸入的圖像信號(hào)DATA按該順序取入源極總線SL。
這樣，源極驅(qū)動(dòng)器3向模擬開(kāi)關(guān)ASW按1、…、i-1、i、i+1、…的順序輸出取樣信號(hào)。
把該該源極驅(qū)動(dòng)器(脈沖輸出電路、顯示器的驅(qū)動(dòng)電路)3的構(gòu)成表示在圖1。圖1中只表示與第i、i+1、i+2號(hào)的組相對(duì)應(yīng)的構(gòu)成。為了在各條源極總線SL上發(fā)生模擬開(kāi)關(guān)ASW的取樣脈沖，源極驅(qū)動(dòng)器3具備移位寄存器SFT和驅(qū)動(dòng)它進(jìn)行電源電壓變換的電平移位器LS…。
上述移位寄存器SFT雖然是圖中以SR-FF表示的多個(gè)置位復(fù)位·觸發(fā)器級(jí)聯(lián)的，但是相鄰的置位復(fù)位·觸發(fā)器彼此之間，插入以圖中LS表示的電平移位器。該圖只表示與第i、i+1、i+2號(hào)的組對(duì)應(yīng)的構(gòu)成，各個(gè)組為組合1個(gè)各置位復(fù)位·觸發(fā)器和1個(gè)電平移位器的結(jié)構(gòu)。以后，把第i號(hào)的置位復(fù)位·觸發(fā)器表記為觸發(fā)器FF(i)，把第i號(hào)的電平移位器表記為L(zhǎng)S(i)。
各電平移位器LS，在給啟動(dòng)端子ENA輸入有源信號(hào)時(shí)，進(jìn)行電源電壓變換運(yùn)作，并向輸入端子CK·CKB輸入時(shí)鐘信號(hào)SCK·SCKB。時(shí)鐘信號(hào)SCK和時(shí)鐘信號(hào)SCKB相位互相倒相。在這里，所謂上述電源電壓變換運(yùn)作是，「用與生成輸入信號(hào)的電路不同的電源電壓進(jìn)行運(yùn)作，使輸入信號(hào)電平移位」的，各電平移位器LS采用接到與生成時(shí)鐘信號(hào)SK·SCKB的電路(圖未示出)的電源電壓不同的電平電源電壓的供給并運(yùn)作的辦法，給啟動(dòng)端子ENA輸入有源信號(hào)時(shí)，能夠?qū)斎氲捷斎攵俗覥K·CKB的信號(hào)進(jìn)行電平變換并輸出。在本實(shí)施例中也進(jìn)行輸入信號(hào)的倒相。輸出端子OUTB和相同組的觸發(fā)器FF的倒相置位輸入端子SB連接。啟動(dòng)端子ENA和前級(jí)的觸發(fā)器FF的輸出端子Q連接。對(duì)輸入端子CK·CKB而言，就該按奇數(shù)號(hào)碼的組和偶數(shù)號(hào)碼的組更換時(shí)鐘信號(hào)SCK·SCKB之中的輸入。這里，例如表示各種把時(shí)鐘信號(hào)SCK輸入到電平移位器LS(i)的輸入端子CK，而把時(shí)鐘信號(hào)SCKB輸入到輸入端子CKB。觸發(fā)器FF的復(fù)位端子R和次級(jí)的觸發(fā)器FF的輸出端子Q連接。
至此的結(jié)構(gòu)中，用圖30說(shuō)明有關(guān)時(shí)鐘信號(hào)SCK和觸發(fā)器FF的輸出信號(hào)的關(guān)系。以下，把從觸發(fā)器FF(i)的輸出端子Q的輸出稱為輸出信號(hào)Q(i)。
在LS(i)的啟動(dòng)端子ENA輸入高電平有源信號(hào)時(shí)，時(shí)鐘信號(hào)SCK就從低電平上升高電平，時(shí)鐘信號(hào)SCKB從高電平下降到低電平的話，時(shí)鐘信號(hào)SCK被轉(zhuǎn)換電壓，相位倒相后的信號(hào)從輸出端子OUTB輸出。該輸出信號(hào)被輸入到觸發(fā)器FF(i)的倒相置位輸入端子SB，其倒相信號(hào)的高電平作為輸出信號(hào)Q(i)而從輸出端子Q輸出。這時(shí)，電平移位器LS(i+1)因?yàn)閺妮敵龆俗覱UTB輸出高電平，所以觸發(fā)器FF(i+1)的輸出信號(hào)Q(i+1)成為低電平，給觸發(fā)器FF(i)的復(fù)位端子R輸入低電平。
時(shí)鐘信號(hào)SCK隨后從高電平向低電平下降，時(shí)鐘信號(hào)SCKB從低電平上升到高電平的話，電平移位器LS(i+1)從輸出端子OUTB輸出低電平，觸發(fā)器FF(i+1)的輸出信號(hào)Q(i+1)成為高電平。因此，給觸發(fā)器FF(i)的復(fù)位端子R輸入高電平，輸出信號(hào)Q(i)從高電平向低電平下降。同樣，給觸發(fā)器FF(i+1)的復(fù)位端子R輸入由觸發(fā)器FF(i+2)的輸出端子Q來(lái)的高電平輸出信號(hào)Q(i+2)以前，輸出信號(hào)Q(i+1)保持高電平。
而且，輸出信號(hào)Q(i+1)為高電平期間，時(shí)鐘信號(hào)SCK從低電平上升到高電平，時(shí)鐘信號(hào)SCKB從高電平下降到低電平的話，從電平移位器LS(i+2)的輸出端子OUTB輸出低電平，觸發(fā)器FF(i+2)的輸出信號(hào)Q(i+2)成為高電平。
這樣以來(lái)，如圖30所示高電平的輸出信號(hào)Q(i)、Q(i+1)、Q(i+2)的輸出脈沖就順序，按時(shí)間序列被輸出。即，在選定某柵極總線GL的一水平期間，高電平的輸出信號(hào)Q(1)、...、Q(i)、Q(i+1)、Q(i+2)、...的輸出脈沖的順序輸出，對(duì)各自RGB并行進(jìn)行。
進(jìn)而，有關(guān)本實(shí)施例的源極驅(qū)動(dòng)器3，除上述電平移位器和移位寄存器SFT外，各組中具備延遲用倒相器電路3a和電平移位器3b。延遲用倒相器電路3a是倒相器的4級(jí)級(jí)聯(lián)電路，其輸入端子，與構(gòu)成上述移位寄存器SFT的觸發(fā)器FF…之中的和延遲用倒相器電路3a同組的觸發(fā)器FF輸出端子Q連接。而且，輸出端子和電平移位器3b的輸入端子IN連接。電平移位器3b具備啟動(dòng)端子EN，并且電平移位器3b的啟動(dòng)端子EN，連接到與該電平移位器3b同組的觸發(fā)器FF的次級(jí)觸發(fā)器FF的輸出端子Q和本級(jí)觸發(fā)器FF的復(fù)位端子R。電平移位器3b由輸入到輸入端子IN的脈沖生成作為取樣電路塊1a的運(yùn)作用脈沖的取樣脈沖，從輸出端子OUTB輸出。取樣脈沖，從各個(gè)組不同的輸出端子OUTB順序輸出。
在圖3中，示出電平移位器3b的結(jié)構(gòu)。電平移位器3b具備電平移位器LS-6Tr、倒相器4、模擬開(kāi)關(guān)5、n型的TFT6、以及p型的TFT7。
電平移位器LS-6Tr表示在圖5，是6個(gè)晶體管構(gòu)成的電壓驅(qū)動(dòng)型電平移位器。結(jié)構(gòu)如后所述。電平移位器LS-6Tr的輸入端子IN經(jīng)過(guò)模擬開(kāi)關(guān)5而和電平移位器3b的輸入端子IN連接起來(lái)。啟動(dòng)端子EN和倒相器4的輸入端子連接起來(lái)，同時(shí)和模擬開(kāi)關(guān)5的p型TFT的柵極，進(jìn)而和TFT6的柵極連接起來(lái)。倒相器4的輸出端子和模擬開(kāi)關(guān)5的n型TFT的柵極連接，同時(shí)和TFT7的柵極連接起來(lái)。而且，TFT6的漏極和電平移位器LS-6Tr的輸入端子IN連接起來(lái)。TFT6的源極和電源Vss連接。TFT7的源極和電源Vdd連接，TFT7的漏極和電平移位器LS-6Tr的輸出端子OUTB連接。電平移位器LS-6Tr的輸出端子OUTB成了電平移位器3b的輸出端子。電平移位器LS-6Tr的高電平電源端子V-h和電源Vdd連接，電平移位器LS-6Tr的低電平電源端子V-1和電源Vssd連接起來(lái)。電平移位器LS-6Tr設(shè)低電平一側(cè)為電源Vssd的電平，設(shè)高電平一側(cè)為電源Vdd，把輸入到自身輸入端子IN的脈沖，進(jìn)行倒相并從輸出端子OUTB輸出。
從電平移位器3b輸出的脈沖作為取樣脈沖而輸入取樣電路塊1a。對(duì)取樣電路塊1a而言通過(guò)規(guī)定個(gè)數(shù)模擬開(kāi)關(guān)ASW的控制信號(hào)處理電路的倒相器，然后將取樣信號(hào)輸入模擬開(kāi)關(guān)ASW的p型TFT和n型TFT的各個(gè)柵極。該圖的各模擬開(kāi)關(guān)ASW，代表RGB的各模擬開(kāi)關(guān)，圖中只示出1個(gè)。
把如此的源極驅(qū)動(dòng)器運(yùn)作信號(hào)表示在圖4中。根據(jù)由電平移位器LS和觸發(fā)器FF引起的內(nèi)部延遲，如該圖示出的輸出信號(hào)Q(i)那樣，獲得觸發(fā)器FF的輸出脈沖，其上升邊比時(shí)鐘信號(hào)SCK的上升邊只延遲上述內(nèi)部延遲的延遲時(shí)間Ta。將其作為從電平移位器LS-6Tr輸出端子OUTB輸出的脈沖的源脈沖的第1脈沖。
將觸發(fā)器FF的輸出脈沖輸入到延遲用倒相器電路3a，如該圖的IN那樣延遲輸出，并輸入到電平移位器3b的輸入端子IN。另一方面，該圖中以輸出信號(hào)Q(i+1)的信號(hào)波形所表示的一樣，直至從次級(jí)的觸發(fā)器FF的輸出脈沖輸出以前，都給圖3的TFT6的柵極輸入低電平，同時(shí)給TFT7的柵極輸入高電平，因而TFT6、7是OFF。而且，模擬開(kāi)關(guān)5成為ON。所以，輸入到電平移位器3b輸入端子IN的信號(hào)由電平移位器LS-6Tr進(jìn)行轉(zhuǎn)換電源電壓并從輸出端子OUTB輸出。就是，輸入到輸入端子IN的信號(hào)為低電平時(shí)，從輸出端子OUTB輸出根據(jù)電源Vdd電平的高電平，輸入到電平移位器3b的輸入端子IN的信號(hào)為高電平時(shí)，從輸出端子OUTB輸出根據(jù)電源Vssd電平的低電平。
而且，本級(jí)觸發(fā)器FF的輸出信號(hào)Q為高電平期間，次級(jí)觸發(fā)器FF的輸出信號(hào)Q變成高電平，因而輸入到電平移位器3b的輸入端子IN的信號(hào)在高電平之間其次級(jí)的輸出信號(hào)Q變?yōu)楦唠娖?。因此，給電平移位器3b的啟動(dòng)端子EN輸入高電平，在圖3中模擬開(kāi)關(guān)5為OFF，TFT6為ON、TFT7為ON。所以，由電平移位器LS-6Tr產(chǎn)生的輸出脈沖的電源電壓變換運(yùn)作停止，輸出端子OUTB提高到電源Vdd，從輸出端子OUTB輸出電源Vdd的高電平。
這樣以來(lái)，如圖4中以第i號(hào)輸出端子OUTB的信號(hào)波形所示的一樣，從本級(jí)觸發(fā)器FF的輸出脈沖上升，只延遲由延遲用倒相器電路3a引起的延遲時(shí)間并下降，在次級(jí)的觸發(fā)器FF輸出脈沖(基準(zhǔn)脈沖)的上升，即始端上升的取樣脈沖，作為第2脈沖從電平移位器3b的輸出端子OUTB輸出。從輸出端子OUTB來(lái)的輸出信號(hào)，在低電平期間是激活的輸出期間。
因此，如圖4以斜線部分表示的那樣，從輸出端子OUTB輸出的信號(hào)，變成只在次級(jí)觸發(fā)器FF輸出脈沖的上升邊和輸入到電平移位器3b的輸入端子IN信號(hào)的下降邊之差的期間除去延遲時(shí)間的信號(hào)。而且該取樣脈沖的終端就是，從作為從輸出端子OUTB輸出的信號(hào)的源脈沖的本級(jí)觸發(fā)器FF輸出脈沖的脈沖終端只在觸發(fā)器FF內(nèi)的延遲時(shí)間Tb除去延遲。
在本實(shí)施例，對(duì)本級(jí)取樣脈沖的基準(zhǔn)脈沖(次級(jí)的觸發(fā)器FF輸出脈沖)，利用比本級(jí)第1脈沖(本級(jí)的觸發(fā)器FF輸出脈沖)下降邊早上升的情況，以對(duì)本級(jí)取樣脈沖的基準(zhǔn)脈沖(次級(jí)的觸發(fā)器FF輸出脈沖)的上升定時(shí)決定本級(jí)取樣脈沖的終端。這個(gè)想法即使以后的實(shí)施例也同樣。作為取樣脈沖生成的辦法，是將作為對(duì)第i號(hào)組電平移位器3b輸出端子OUTB的取樣脈沖的基準(zhǔn)脈沖的輸出脈沖Q(i+1)，即第i+1號(hào)組的第1脈沖延遲之后，把延遲后的輸出脈沖Q(i+1)一直使用到對(duì)第i+1號(hào)組電平移位器3b輸出端子OUTB的取樣脈沖作為基準(zhǔn)脈沖的輸出脈沖Q(i+2)的始端定時(shí)為止，同時(shí)該定時(shí)以后通過(guò)提供上述延遲了的輸出脈沖Q(i+1)的脈沖電平的倒相電平，進(jìn)行輸出脈沖Q(i+1)的波形變形，生成第i+1號(hào)組電平移位器3b輸出端子OUTB的取樣脈沖。因此，通過(guò)延遲輸出脈沖Q(i+1)和與輸出脈沖Q(i+1)延遲無(wú)關(guān)的倒相電平的附加，就能容易地生成沒(méi)有互相重疊的取樣脈沖。
而且，這樣以來(lái)，在對(duì)本級(jí)觸發(fā)器FF的輸出脈沖進(jìn)行波形變形方面，使得從本級(jí)觸發(fā)器FF輸出脈沖的終端到次級(jí)觸發(fā)器FF輸出脈沖的始端為止的這一規(guī)定期間前的電平變成脈沖電平的倒相電平，生成作為好像把脈沖電平從輸出端子OUTB輸出適合的規(guī)定電平和極性的取樣脈沖。這里，取樣脈沖作為規(guī)定電平和極性的處理，和上述輸出脈沖的波形變形同時(shí)進(jìn)行，然而也可以另進(jìn)行。還有，在本實(shí)施例，雖然借助于電平移位器LS-6Tr使觸發(fā)器FF的輸出脈沖電平移動(dòng)規(guī)定電平，但是不做電平移位而形成和觸發(fā)器FF輸出脈沖電平相同規(guī)定電平也行。而且，在本實(shí)施例，觸發(fā)器FF的輸出脈沖相對(duì)于高電平設(shè)定取樣脈沖為低電平，雖將輸出脈沖和取樣脈沖的極性倒過(guò)來(lái)，但輸出脈沖和取樣脈沖一起設(shè)為高電平或低電平的相同極性也行。這個(gè)想法即使以后的實(shí)施例也同樣。
其結(jié)果，如圖4的第i+1號(hào)輸出端子OUTB的信號(hào)波形一樣，距次級(jí)的取樣脈沖下降邊具有充分余?？梢宰鳛樵谇吧仙娜用}沖。這種情況，對(duì)成為源極驅(qū)動(dòng)器3運(yùn)作的同步信號(hào)的時(shí)鐘信號(hào)SCK·SCKB的延遲減少，在圖像信號(hào)DATA的轉(zhuǎn)換和取樣脈沖的上升邊之間能取得足夠的時(shí)間，所以對(duì)高頻驅(qū)動(dòng)在確保充分給源極總線SL和對(duì)象素充電時(shí)間的狀態(tài)下，能進(jìn)行圖像信號(hào)DATA的正常取樣。因此，用液晶顯示器能進(jìn)行良好的顯示。
在這里，用圖5說(shuō)明有關(guān)圖3的電平移位器LS-6Tr結(jié)構(gòu)。
如圖5所示，電平移位器LS-6Tr具備p型的TFT11、14，n型的TFT12、13、15、16，以及倒相器17。
TFT11和12的柵極向連接到電平移位器LS-6Tr的輸入端子IN。而且，倒相器17的輸入端子也連接到電平移位器LS-6Tr的輸入端子IN，倒相器17的輸出端子連接到TFT14和15的柵極。TFT11和14的源極連接到高電平電源端子V-h，TFT13和16的源極連接到低電平電源端子V-1。TFT11的漏極和TFT12的漏極互相連接，并將其和電平移位器LS-6Tr的輸出端子OUTB連接一起。TFT12的源極和TFT13的漏極互相連接。TFT14的漏極和TFT15的漏極互相連接。TFT15的源極和TFT16的漏極互相連接。TFT13的柵極連接到TFT14與TFT15的連接點(diǎn)。TFT16的柵極連接到TFT11和TFT12的連接點(diǎn)。
并且，代替上述電平移位器LS-6Tr而可用的電平移位器表示在圖6中。圖6的電平移位器是4個(gè)晶體管構(gòu)成的電壓驅(qū)動(dòng)型電平移位器，具備p型的TFT21、23，n型的TFT22、24，以及倒相器25。
TFT21的柵極連接到輸入端子IN。而且，倒相器25的輸入端子連接到上述輸入端子IN，倒相器25的輸出端子連接到TFT23的柵極。TFT21和23的源極連接到高電平電源端子V-h，TFT22和24的源極連接到低電平電源端子V-1。TFT21的漏極和TFT22的漏互相連接一起，其連接點(diǎn)連接到輸出端子OUTB。TFT23的漏極和TFT24的漏極互相連接一起。TFT22的柵極連接到TFT23與TFT24的連接點(diǎn)。TFT24的柵極連接到TFT21和TFT22的連接點(diǎn)。
而且，圖7中，表示能代替圖3電平移位器3b使用的電平移位器。
圖7的電平移位器是電流驅(qū)動(dòng)型的電平移位器，它具備p型的TFT31、33、35、37，n型的TFT32、34、36，模擬開(kāi)關(guān)38、39，以及倒相器40、41。
輸入端子IN經(jīng)過(guò)模擬開(kāi)關(guān)39和TFT34的柵極連接起來(lái)。而且，輸入端子IN，順次介以倒相器41和模擬開(kāi)關(guān)38，連接到TFT32的柵極和TFT35的漏極。啟動(dòng)端子EN和TFT36的柵極連接起來(lái)。并且，啟動(dòng)端子EN和模擬開(kāi)關(guān)38的p型TFT的柵極連接起來(lái)。并且，啟動(dòng)端子EN介以倒相器40連接到TFT35和37的柵極。TFT31、33、35、37的源極都和電源Vdd連接起來(lái)，TFT32、34的源極都和電源Vssd連接起來(lái)。并且，TFT36的源極和電源Vss連接起來(lái)。
TFT31和33的柵極互相連接，其連接點(diǎn)連接到TFT31的漏極。TFT31的漏極和TFT32的漏極互相連接。TFT33的漏極和TFT34的漏極互相連接，其連接點(diǎn)連接到輸出端子OUTB。TFT37的漏極也和輸出端子0UTB連接起來(lái)。
以上，本實(shí)施例中雖然敘述了有關(guān)于上拉輸出端子OUTB的結(jié)構(gòu)，但是把取樣脈沖的極性倒過(guò)來(lái)的場(chǎng)合下拉輸出端子OUTB就行。這在以后的實(shí)施例也同樣。
(實(shí)施例2)按照?qǐng)D8說(shuō)明本發(fā)明的其他實(shí)施例如以下。還有，對(duì)有與上述實(shí)施例1相同功能的構(gòu)成要素附加同樣的標(biāo)號(hào)，并省略其說(shuō)明。
圖8中，示出有關(guān)本實(shí)施例顯示器的液晶顯示器中具備的源極驅(qū)動(dòng)器51及其外圍的結(jié)構(gòu)。液晶顯示器是除此外，都和實(shí)施例1同樣，具備顯示板1和柵極驅(qū)動(dòng)器2。
圖8的源極驅(qū)動(dòng)器51是在圖1的源極驅(qū)動(dòng)器3方面，具備延遲用倒相器電路3a、代替電平移位器3b的延遲用倒相器電路51a、NOR51b、以及電平移位器51c。這些都是各組中具備的，NOR51b…構(gòu)成邏輯部52。電平移位器51c是由6個(gè)晶體管構(gòu)成的電平移位器LS-6Tr而構(gòu)成，然而在邏輯部52的電源電位和取樣電路塊1a的電源電位相等的情況下也能省略電平移位器51c。還有，NOR51b是輸出“或非”，然而輸出的極性是為便一般而言采用輸出“或”的電路。這在以后的實(shí)施例也同樣。
延遲用倒相器電路51a，在這里是3個(gè)倒相器級(jí)聯(lián)構(gòu)成的，輸入本級(jí)觸發(fā)器FF的輸出信號(hào)Q。對(duì)NOR51b來(lái)說(shuō)，輸入延遲用倒相器電路51a的輸出信號(hào)和次級(jí)觸發(fā)器FF的輸出信號(hào)。NOR51b的輸出信號(hào)由電平移位器51c進(jìn)行電源電壓轉(zhuǎn)換并輸出給取樣電路塊1a。從本級(jí)觸發(fā)器FF的輸出脈沖一輸出就由延遲用倒相器電路51a延遲然而從次級(jí)觸發(fā)器FF的輸出脈沖一輸出，NOR51b的輸出就在輸出脈沖的上升邊從次級(jí)觸發(fā)器FF輸出下降的脈沖，所以實(shí)施例1和同樣，只在觸發(fā)器FF內(nèi)延遲時(shí)間Tb從作為第1脈沖的本級(jí)觸發(fā)器FF的輸出脈沖的脈沖終端輸出除去延遲后的取樣脈沖。
在具備電平移位器51c的情況下，把電源電壓轉(zhuǎn)換NOR51b的輸出脈沖后的脈沖作為第2脈沖的取樣脈沖而輸送給取樣電路塊1a。在沒(méi)有具備電平移位器51c的情況下，把NOR51b的輸出脈沖作為第2脈沖的取樣脈沖而輸送給取樣電路塊1a。
如以上那樣，在本實(shí)施例中，就是通過(guò)作為對(duì)第i號(hào)組取樣脈沖的基準(zhǔn)脈沖的輸出脈沖Q(i+1)，即第i+1號(hào)組的第1脈沖延遲后的脈沖和作為對(duì)第i+1號(hào)組取樣脈沖的基準(zhǔn)脈沖的輸出脈沖Q(i+2)的邏輯，進(jìn)行作為第1脈沖的Q(i+1)的波形變形，然后生成第i+1號(hào)組的取樣脈沖。就邏輯運(yùn)算來(lái)說(shuō)，有按照“或”運(yùn)算、“與”運(yùn)算或模擬開(kāi)關(guān)等邏輯元件的邏輯運(yùn)算等。因此，不僅脈沖的邏輯運(yùn)算，而且能容易地生成沒(méi)有互相重疊的第2脈沖。
(實(shí)施例3)按照?qǐng)D9到圖12說(shuō)明本發(fā)明又一個(gè)實(shí)施例如以下。還有，與上述實(shí)施例1和2具有相同功能的構(gòu)成要素附加相同的標(biāo)號(hào)，并省略其說(shuō)明。
在圖9中，示出有關(guān)本實(shí)施例顯示器的液晶顯示器所具備的源極驅(qū)動(dòng)器61及其外圍的結(jié)構(gòu)。液晶顯示器是除此外，都和實(shí)施例1同樣，具備顯示板1和柵極驅(qū)動(dòng)器2。
圖9的源極驅(qū)動(dòng)器61是在圖1的源極驅(qū)動(dòng)器3方面，各組具備延遲用倒相器電路3a、代替電平移位器3b的非重疊電路61a。在非重疊電路61a的輸入端子IN輸入本級(jí)觸發(fā)器FF的輸出信號(hào)。而且，非重疊電路61a具備啟動(dòng)端子EN-SMPB，將前級(jí)非重疊電路61a的輸出端子OUTB來(lái)的輸出信號(hào)輸入，通過(guò)用于控制構(gòu)成取樣電路塊1a的模擬開(kāi)關(guān)ASW的p型TFT的取樣緩沖器電路(在本實(shí)施例中，由2級(jí)級(jí)聯(lián)倒相器構(gòu)成)。進(jìn)而，非重疊電路61a具備啟動(dòng)端子EN-R，并輸入次級(jí)觸發(fā)器FF的輸出信號(hào)。從輸出端子OUTB輸出了的信號(hào)，被輸入取樣電路塊1a。隨著如上述的那樣通過(guò)取樣緩沖器電路，將該信號(hào)輸入取樣電路塊1a具備的模擬開(kāi)關(guān)ASW的n型TFT的柵極和p型TFT的柵極，這個(gè)柵極信號(hào)也被輸入次級(jí)非重疊電路61a的啟動(dòng)端子EN-SMPB。
圖10中，示出非重疊電路61a的結(jié)構(gòu)。非重疊電路61a具備電平移位器62，p型TFT63、66、67，n型TFT64、65，模擬開(kāi)關(guān)68，以及倒相器69、70。
電平移位器62是圖5中示出的6個(gè)晶體管構(gòu)成的電壓驅(qū)動(dòng)型電平移位器。其高電平電源端子V-h經(jīng)過(guò)TFT63連接到電源Vdd，低電平電源端子V-1經(jīng)過(guò)TFT64連接到電源Vssd。輸入端子IN經(jīng)過(guò)模擬開(kāi)關(guān)68連接到電平移位器62的輸入端子。啟動(dòng)端子EN-R經(jīng)過(guò)倒相器70連接到模擬開(kāi)關(guān)68的n型TFT的柵極，并且，和模擬開(kāi)關(guān)68的p型TFT的柵極連接起來(lái)。并且，啟動(dòng)端子EN-R連接到TFT65的柵極，經(jīng)過(guò)倒相器70和TFT66的柵極連接起來(lái)。
TFT65的漏極連接到電平移位器62的輸入端子，源極和電源Vss連接起來(lái)。啟動(dòng)端子EN-SMPB經(jīng)過(guò)倒相器69連接到TFT63的柵極，并且，和TFT64的柵極連接起來(lái)。并且，啟動(dòng)端子EN-SMPB和TFT67的柵極連接起來(lái)。TFT66、67的源極連接到電源Vdd，漏極和電平移位器62的輸出端子，即和非重疊電路61a的輸出端子OUTB連接起來(lái)。
用圖11，說(shuō)明按照上述結(jié)構(gòu)的取樣脈沖生成運(yùn)作。
如輸出信號(hào)Q(i)的信號(hào)波形所示，輸出本級(jí)的觸發(fā)器FF輸出脈沖時(shí)，由后述的說(shuō)明可知，前級(jí)的取樣脈沖被取樣電路塊1a的倒相器延遲而給啟動(dòng)端子EN-SMPB輸入低電平，而且，如輸出信號(hào)Q(i+1)的信號(hào)波形所示，給啟動(dòng)端子EN-R輸入低電平。所以，模擬開(kāi)關(guān)68成為ON，給電平移位器62輸入輸出脈沖，然而電源隔斷，隨著TFT67成為ON就從輸出端子OUTB輸出電源Vdd的電壓電平。
然后前級(jí)的取樣脈沖被取樣電路塊1a的倒相器延遲而給啟動(dòng)端子EN-SMPB輸入高電平的話，TFT63、64就成為ON，TFT66、67成為OFF，因而電平移位器62把從輸入端子IN輸入的輸出脈沖轉(zhuǎn)換為電源Vssd的電壓電平向輸出端子OUTB輸出。
這個(gè)狀態(tài)繼續(xù)，如輸出信號(hào)Q(i+1)的信號(hào)波形所示，從次級(jí)的觸發(fā)器FF輸出輸出脈沖的話，模擬開(kāi)關(guān)68就成為OFF，TFT65成為ON，TFT66成為ON，從輸出端子OUTB輸出電源Vdd的電壓電平。
因此，和實(shí)施例1同樣，利用作為基準(zhǔn)脈沖的次級(jí)觸發(fā)器FF的輸出脈沖，就能夠輸出距第1脈沖的本級(jí)觸發(fā)器FF輸出脈沖的脈沖終端，只延遲除去觸發(fā)器FF內(nèi)延遲時(shí)間Tb的取樣脈沖。而且，該取樣脈沖被取樣電路塊1a的倒相器延遲并輸入次級(jí)的非重疊電路61a，而同樣也延遲前級(jí)的取樣脈沖并輸入本級(jí)，因而如圖11的第i-1號(hào)的取樣脈沖和第i號(hào)的取樣脈沖的波形所示，相鄰的取樣脈沖彼此沒(méi)有重疊。
如以上那樣，在本實(shí)施例，使第i號(hào)組的取樣脈沖延遲，然后從延遲后的第i號(hào)組取樣脈沖終端的定時(shí)直到基準(zhǔn)脈沖對(duì)第i+1號(hào)組的取樣脈沖的輸出脈沖Q(i+2)始端的定時(shí)，利用基準(zhǔn)脈沖對(duì)第i號(hào)組取樣脈沖的輸出脈沖Q(i+1)，同時(shí)該定時(shí)以后，通過(guò)提供輸出脈沖Q(i+1)的脈沖電平的倒相電平，進(jìn)行作為第1脈沖的輸出脈沖Q(i+1)的波形變形，然后生成第i+1號(hào)組的取樣脈沖。
因此，借助于延遲后的前級(jí)取樣脈沖、次級(jí)輸出脈沖、和附加無(wú)關(guān)于本級(jí)輸出脈沖延遲的倒相電平，能容易地生成沒(méi)有互相重疊的取樣脈沖。
其次，圖12中，示出可以不用圖10的非重疊電路61a的電流驅(qū)動(dòng)型電平移位器的結(jié)構(gòu)。
該電平移位器具備p型的TFT71、73、75、77、79、80，n型的TFT72、74、76、78，模擬開(kāi)關(guān)81、82，以及倒相器83、84、85。
輸入端子IN經(jīng)過(guò)模擬開(kāi)關(guān)82連接到TFT74的柵極，并且，順序經(jīng)過(guò)倒相器83、模擬開(kāi)關(guān)81和TFT72的柵極和TFT77的漏極連接起來(lái)。啟動(dòng)端子EN-R連接到TFT78的柵極和模擬開(kāi)關(guān)81、82的p型TFT的柵極，并且，經(jīng)過(guò)倒相器84，和TFT79的柵極和模擬開(kāi)關(guān)81、82的n型TFT的柵極連接起來(lái)。啟動(dòng)端子EN-SMPB連接到TFT76、80的柵極，并且，經(jīng)過(guò)倒相器85和TFT75的柵極連接起來(lái)。
TFT75、77、79、80的源極都連接到電源Vdd，TFT76的源極連接到電源Vssd，TFT78的源極和電源Vss連接起來(lái)。TFT71、73的源極連接到TFT75的漏極，TFT71、73的柵極互相連接起來(lái)，同時(shí)和TFT71的漏極連接起來(lái)。TFT71的漏極和TFT72的漏極互相連接起來(lái)。TFT73的漏極和TFT74的漏極互相連接，該連接點(diǎn)和輸出端子OUTB連接起來(lái)。TFT72、74的源極都和TFT76的漏極連接起來(lái)。TFT78的漏極向和TFT74的柵極連接起來(lái)。TFT79、80的漏極和輸出端子OUTB連接起來(lái)。
(實(shí)施例4)按照?qǐng)D13和圖14說(shuō)明有關(guān)本發(fā)明的又一個(gè)實(shí)施例如以下。還有，對(duì)有與上述實(shí)施例1到3相同功能的構(gòu)成要素附加同一標(biāo)號(hào)，并省略其說(shuō)明。
在圖13中，示出作為本實(shí)施例顯示器的液晶顯示器中具備的源極驅(qū)動(dòng)器91及其外圍的結(jié)構(gòu)。液晶顯示器是除此外，都和實(shí)施例1同樣，具備顯示板1和柵極驅(qū)動(dòng)器2。
該源極驅(qū)動(dòng)器91是，在圖1的源極驅(qū)動(dòng)器3的各組中，把電平移位器LS的輸出端子OUT連接到觸發(fā)器FF的置位輸入端子S，把觸發(fā)器FF的復(fù)位輸入端子R和電平移位器3b的啟動(dòng)端子EN連接到次級(jí)電平移位器LS的輸出端子的結(jié)構(gòu)。在這里，圖13的電平移位器LS和觸發(fā)器FF的結(jié)構(gòu)是基本上和圖1的結(jié)構(gòu)相同。還有，圖13中，從電平移位器LS來(lái)的信號(hào)，如圖1那樣不是觸發(fā)器FF的倒相置位輸入端子SB，而是輸入置位輸入端子S，然而從電平移位器LS的輸出端子OUT來(lái)的輸出信號(hào)，通過(guò)1級(jí)倒相器的話就和從圖1的輸出端子OUTB來(lái)的輸出相同。
用圖14，說(shuō)明由上述結(jié)構(gòu)的源極驅(qū)動(dòng)器91的取樣脈沖生成運(yùn)作。
圖14中，以圖4的輸出信號(hào)Q(i+1)的信號(hào)波形表示的次級(jí)觸發(fā)器FF輸出脈沖，由以電平移位器LS(i+1)的OUT信號(hào)波形表示的次級(jí)電平移位器LS的輸出脈沖置換。這種情況下，以輸出信號(hào)Q(i)的信號(hào)波形表示的本級(jí)觸發(fā)器FF輸出脈沖，就比以LS(i)的OUT信號(hào)波形表示的本級(jí)電平移位器LS的輸出脈沖上升邊只延遲上升觸發(fā)器FF內(nèi)的延遲時(shí)間Tb。本級(jí)觸發(fā)器FF的輸出脈沖是第1脈沖。并且，次級(jí)電平移位器LS的輸出脈沖，比本級(jí)觸發(fā)器FF的輸出脈沖下降邊只早上升觸發(fā)器FF內(nèi)的延遲時(shí)間Tb。
因此，電平移位器3b，在本級(jí)觸發(fā)器FF的輸出脈沖上升邊借助于延遲倒相器電路3a所延遲了的定時(shí)下降，在次級(jí)電平移位器LS的輸出脈沖(基準(zhǔn)脈沖)上升的定時(shí)即始端生成上升的脈沖，并作為取樣脈沖(第2脈沖)而輸出。這一取樣脈沖，如圖中斜線所示，輸入電平移位器3b的輸入端子IN的信號(hào)脈沖終端側(cè)，只是除去距次級(jí)的電平移位器LS的輸出脈沖上升邊延遲部分的脈沖。并且，取樣脈沖的終端變成了把本級(jí)觸發(fā)器FF的輸出脈沖下降邊從次級(jí)電平移位器LS的輸出脈沖上升邊延遲的部分，從本級(jí)觸發(fā)器FF的輸出脈沖除去而成的脈沖終端。
并且，這時(shí)，次級(jí)觸發(fā)器FF的輸出脈沖上升邊變成和本級(jí)觸發(fā)器FF的輸出脈沖的下降邊同時(shí)，所以次級(jí)電平移位器3b輸出的取樣脈沖，如該圖的最下部所示，僅與前級(jí)取樣脈沖隔開(kāi)斜線部的時(shí)間。
如以上那樣，在本實(shí)施例，將作為第i號(hào)組第1脈沖的輸出脈沖Q(i)延遲以后，直至作為對(duì)第i號(hào)組取樣脈沖的基準(zhǔn)脈沖的第i+1號(hào)組電平移位器LS的輸出脈沖始端的定時(shí)都用延遲后的輸出脈沖Q(i)，同時(shí)該定時(shí)以后采用提供輸出脈沖Q(i)的脈沖電平的倒相電平的辦法，進(jìn)行作為第1脈沖的輸出脈沖Q(i)的波形變形，生成第i號(hào)組的取樣脈沖。
因此，通過(guò)延遲后的輸出脈沖Q(i)和附加無(wú)關(guān)于輸出脈沖Q(i)延遲的倒相電平，就能容易地生成沒(méi)有互相重疊的取樣脈沖。
一般地說(shuō)，通過(guò)了電平移位器LS的信號(hào)因?yàn)椴ㄐ嗡プ兒艽螅瑸榱苏尾ㄐ嗡プ兌鴮⒌瓜嗥鞯炔迦腚娖揭莆黄鱈S的輸出端。但是，電平移位器LS輸出一側(cè)的負(fù)載很小時(shí)，因?yàn)椴恍枰迦氲瓜嗥?，或用小尺寸的倒相器就完成了，從更加減少延遲的觀點(diǎn)來(lái)看，把電平移位器LS的輸出照樣用于生成取樣脈沖的本實(shí)施例結(jié)構(gòu)是有利的。另一方面，在電平移位器LS輸出一側(cè)的負(fù)載很大時(shí)，在本實(shí)施例中，把電平移位器LS的輸出輸入觸發(fā)器FF的復(fù)位輸入端子R和電平移位器3b的啟動(dòng)端子EN，可是也因?yàn)楫a(chǎn)生需要設(shè)置倒相器，如實(shí)施例1那樣，是把電平移位器LS的輸出輸入觸發(fā)器FF，或者其輸出信號(hào)用作觸發(fā)器FF的復(fù)位信號(hào)，或者輸入到電平移位器3b的啟動(dòng)端子EN的方面有利?？傊?，采用把輸入觸發(fā)器FF的復(fù)位輸入端子R的信號(hào)作為對(duì)取樣脈沖的基準(zhǔn)脈沖的辦法，除去觸發(fā)器FF內(nèi)的延遲。
(實(shí)施例5)按照?qǐng)D15到圖17說(shuō)明本發(fā)明的又一個(gè)實(shí)施例如以下。還有，對(duì)具有上述實(shí)施例1到4相同功能的槽成要素附加同樣的標(biāo)號(hào)，并省略其說(shuō)明。
在圖15，示出有關(guān)本實(shí)施例顯示器的液晶顯示器具備的源極驅(qū)動(dòng)器101及其外圍的結(jié)構(gòu)。液晶顯示器是除此外，都和實(shí)施例1同樣，具備顯示板1和柵極驅(qū)動(dòng)器2。
圖15的源極驅(qū)動(dòng)器101是，在圖1的源極驅(qū)動(dòng)器3方面，把觸發(fā)器FF的復(fù)位端子R和電平移位器3b的啟動(dòng)端子EN，連接到2級(jí)后的觸發(fā)器FF的輸出端子Q。
用圖16說(shuō)明這時(shí)向源極總線SL…寫(xiě)入圖象信號(hào)DATA的形式。給源極總線SL(i)寫(xiě)入了圖像信號(hào)DATA(i)以后，繼續(xù)向圖像信號(hào)傳輸線提供圖像信號(hào)DATA(i)，對(duì)源極總線SL(i+1)，或者也加上象素，以該圖像信號(hào)DATA(i)進(jìn)行預(yù)充電。繼續(xù)給圖像信號(hào)傳輸線提供圖像信號(hào)DATA(i+1)，給源極總線SL(i+1)和象素寫(xiě)入圖像信號(hào)DATA(i+1)，同時(shí)對(duì)源極總線SL(i+2)，或者也加上象素，然后以圖像信號(hào)DATA(i+1)進(jìn)行預(yù)充電。
這樣以來(lái)，設(shè)置相鄰的取樣脈沖重疊期間，順序進(jìn)行預(yù)充電和寫(xiě)入數(shù)據(jù)。將這樣的脈沖稱為二倍脈沖。圖16中，示出觸發(fā)器FF所輸出的輸出信號(hào)Q(i)、Q(i+1)、Q(i+2)的二倍脈沖。
用圖17說(shuō)明使用二倍脈沖的上述結(jié)構(gòu)的源極驅(qū)動(dòng)器101運(yùn)作。
圖17是，以圖4中輸出信號(hào)Q(i)的信號(hào)波形來(lái)表示的來(lái)自本級(jí)觸發(fā)器FF的輸出脈沖要維持高電平，直至從2級(jí)后的觸發(fā)器FF輸出輸出脈沖。以圖17的輸出信號(hào)Q(i+2)的信號(hào)波形來(lái)表示的2級(jí)后的觸發(fā)器FF輸出脈沖一上升，以輸出信號(hào)Q(i)的信號(hào)波形來(lái)表示的本級(jí)觸發(fā)器FF的輸出脈沖(第1脈沖)，只延遲觸發(fā)器FF內(nèi)的延遲時(shí)間Tb就下降。另一方面，本級(jí)觸發(fā)器FF輸出脈沖的上升邊用延遲倒相器電路3a延遲并輸入到電平移位器3b的輸入端子IN。
因此，電平移位器3b，在對(duì)本級(jí)觸發(fā)器FF的輸出脈沖上升邊由倒相器電路3a延遲后的定時(shí)下降，在2級(jí)后的觸發(fā)器FF輸出脈沖(基準(zhǔn)脈沖)的上升邊即始端生成上升的脈沖，并作為取樣脈沖(第2脈沖)而從輸出端子OUTB輸出。該取樣脈沖，如圖中斜線所示，輸入到電平移位器3a的輸入端子IN的信號(hào)脈沖終端側(cè)，成為只2級(jí)后的觸發(fā)器FF輸出脈沖上升邊除去延遲部分后的脈沖。并且，取樣脈沖的終端成了，將本級(jí)觸發(fā)器FF的輸出脈沖下降邊距2級(jí)后的觸發(fā)器FF輸出脈沖上升邊延遲的部分從本級(jí)觸發(fā)器FF輸出脈沖除去而成的脈沖終端。
同樣，順次從次級(jí)的電平移位器3b輸出和本級(jí)的取樣脈沖重疊的取樣脈沖，從2級(jí)后的電平移位器3b輸出和次級(jí)的取樣脈沖重疊的取樣脈沖。在這里，2級(jí)后的取樣脈沖因?yàn)樵?級(jí)后的觸發(fā)器FF輸出脈沖上升邊由延遲倒相器電路3a延遲后的定時(shí)下降，所以不和本級(jí)的取樣脈沖重疊，能取得足夠的間隔。所以，在寫(xiě)入本級(jí)源極總線SL和象素的圖像信號(hào)DATA之后并在提供向2級(jí)后的源極總線SL和象素的預(yù)充電用圖像信號(hào)DATA之前，能有余裕打開(kāi)本級(jí)的取樣開(kāi)關(guān)ASW。并且，開(kāi)始供給次級(jí)本充電用的圖像信號(hào)DATA，即對(duì)2級(jí)后的源極總線SL和象素的預(yù)充電用圖像信號(hào)DATA之后，能有余裕關(guān)閉2級(jí)后的模擬開(kāi)關(guān)ASW。
以上，敘述了有關(guān)本實(shí)施例，然而同樣，如果把3級(jí)后的觸發(fā)器FF的輸出信號(hào)輸入到本級(jí)觸發(fā)器FF的復(fù)位端子R和電平移位器3b的啟動(dòng)端子EN的話，就成為和3倍脈沖對(duì)應(yīng)的結(jié)構(gòu)。同樣，可將其他實(shí)施例的第i號(hào)組和第i+1號(hào)組的關(guān)系，應(yīng)用于第i號(hào)(i是自然數(shù))的組和第i+k(k是規(guī)定的自然數(shù))號(hào)組的關(guān)系。
(實(shí)施例6)按照?qǐng)D18和圖19進(jìn)而說(shuō)明本發(fā)明的其他的實(shí)施例如以下。還有，對(duì)和上述實(shí)施例1到5相同的構(gòu)成要素附加同樣的標(biāo)號(hào)，并省略其說(shuō)明。
圖18中，示出作為有關(guān)本實(shí)施例顯示器的液晶顯示器所具備的源極驅(qū)動(dòng)器111及其外圍的結(jié)構(gòu)。液晶顯示器是除此外，都和實(shí)施例1同樣具備顯示板1和柵極驅(qū)動(dòng)器2。
源極驅(qū)動(dòng)器111是以模擬開(kāi)關(guān)112置換了圖1的源極驅(qū)動(dòng)器3的各電平移位器LS。對(duì)各組的模擬開(kāi)關(guān)112來(lái)說(shuō)，前級(jí)觸發(fā)器FF的輸出信號(hào)照樣向n型TFT的柵極輸入，并通過(guò)1級(jí)倒相器輸入p型TFT的柵極。模擬開(kāi)關(guān)112應(yīng)該在奇數(shù)號(hào)碼的組和偶數(shù)號(hào)碼的組，交替地或者通過(guò)時(shí)鐘信號(hào)SCK或者通過(guò)時(shí)鐘信號(hào)SCKB。在該圖中第i組的模擬開(kāi)關(guān)112就該通過(guò)時(shí)鐘信號(hào)SCK，各模擬開(kāi)關(guān)112的另一方端子和本級(jí)觸發(fā)器FF的置位輸入端子S連接起來(lái)。還有，取入的時(shí)鐘信號(hào)SCK、SCKB，通過(guò)倒相器之后，如圖1那樣也可以變?yōu)檩斎氡炯?jí)觸發(fā)器FF的倒相置位輸入端子SB。
這樣的結(jié)構(gòu)是時(shí)鐘信號(hào)SCK、SCKB以使觸發(fā)器FF的邏輯電路運(yùn)作的電平輸入時(shí)有利。
用圖19說(shuō)明上述結(jié)構(gòu)源極驅(qū)動(dòng)器111的運(yùn)作。
如由輸出信號(hào)Q(i)、Q(i+1)的信號(hào)波形所示，觸發(fā)器FF的輸出脈沖，距時(shí)鐘信號(hào)SCK、SCKB的上升邊，只延遲上升模擬開(kāi)關(guān)112內(nèi)的延遲時(shí)間和觸發(fā)器FF內(nèi)的延遲時(shí)間之和的延遲時(shí)間Tc。其輸出脈沖由延遲倒相器電路3a延遲并輸入電平移位器3b的輸入端子IN。
因此，電平移位器3b和圖4同樣，本級(jí)觸發(fā)器FF輸出脈沖上升邊在由延遲倒相器電路3a延遲后的定時(shí)下降，在次級(jí)觸發(fā)器FF輸出脈沖(基準(zhǔn)脈沖)的上升邊，即在始端生成上升的脈沖，并作為取樣脈沖(第2脈沖)而從輸出端子OUTB輸出。該取樣脈沖，如圖中斜線所示，輸入到電平移位器3a的輸入端子IN的信號(hào)脈沖終端側(cè)，成為只除去從次級(jí)觸發(fā)器FF輸出脈沖上升邊延遲后的脈沖。并且，取樣脈沖的終端成為，將本級(jí)觸發(fā)器FF的輸出脈沖下降邊從次級(jí)觸發(fā)器FF輸出脈沖上升邊延遲的部分，從本級(jí)觸發(fā)器FF輸出脈沖除去而成的脈沖終端。相鄰的取樣脈沖彼此沒(méi)有重疊則和圖14的情況同樣。
并且，如本實(shí)施例那樣，也可以和圖13的源極驅(qū)動(dòng)器91對(duì)應(yīng)，把觸發(fā)器FF的復(fù)位端子和電平移位器3b的啟動(dòng)端子EN連接到次級(jí)模擬開(kāi)關(guān)112的另一方端子(觸發(fā)器FF側(cè)的端子)，而不用連接到次級(jí)觸發(fā)器FF的輸出端子Q。
(實(shí)施例7)按照?qǐng)D20和圖21說(shuō)明本發(fā)明又一個(gè)的實(shí)施例如以下。還有，對(duì)和上述實(shí)施例1到6相同功能的構(gòu)成要素附加同樣的標(biāo)號(hào)，并省略其說(shuō)明。
圖20中，示出有關(guān)本實(shí)施例顯示器的液晶顯示器所具備的源極驅(qū)動(dòng)器121及其外圍的結(jié)構(gòu)。液晶顯示器是除此外，和實(shí)施例1同樣，具備顯示板1和柵極驅(qū)動(dòng)器2。
源極驅(qū)動(dòng)器121，以倒相器121a和三輸入的NOR121b置換了圖1的源極驅(qū)動(dòng)器3的各延遲倒相器電路3a和電平移位器3b。NOR121b…構(gòu)成邏輯部分122。在各組中，倒相器121a的輸入端子連接到本級(jí)觸發(fā)器FF的輸出端子Q，倒相器121a的輸出端子和NOR121b的一個(gè)輸入端子連接起來(lái)。并且，NOR121b的一個(gè)其他輸入端子和次級(jí)觸發(fā)器FF的輸出端子Q連接起來(lái)。前級(jí)NOR121b的輸出端子經(jīng)過(guò)倒相器的2級(jí)級(jí)聯(lián)電路，和NOR121b的其余一個(gè)輸入端子連接起來(lái)。還有，由倒相器121a使極性倒相是為方便，一般而言，本級(jí)觸發(fā)器FF的輸出端子Q連接到NOR121b的輸入端子就行。但是，如后述一樣，從輸出端子Q到NOR121b的信號(hào)延遲，比倒相器的上述2級(jí)級(jí)聯(lián)電路的延遲要小。
該倒相器的2級(jí)級(jí)聯(lián)電路，作為從NOR121b的輸出端子輸出的信號(hào)直至輸入到模擬開(kāi)關(guān)ASW的n型TFT的柵極的控制信號(hào)處理電路，設(shè)置在取樣電路塊1a。并且，在取樣電路塊1a，作為從NOR121b的輸出端子輸出的信號(hào)直至輸入到模擬開(kāi)關(guān)ASW的p型TFT的柵極的控制信號(hào)處理電路，設(shè)置1級(jí)的倒相器。
用圖21說(shuō)明上述結(jié)構(gòu)源極驅(qū)動(dòng)器電路121的運(yùn)作。
首先，本級(jí)觸發(fā)器FF輸出脈沖(第1脈沖)，通過(guò)倒相器121a使之延遲一些，如信號(hào)INB(i)的信號(hào)波形所示成為下降的脈沖。而且，次級(jí)觸發(fā)器FF輸出脈沖在觸發(fā)器FF輸出脈沖下降邊之前上升，因而就像以輸出信號(hào)Q(i+1)的信號(hào)波形表示一樣，在信號(hào)INB(i)上升之前其次級(jí)觸發(fā)器FF輸出脈沖就上升。所以，這時(shí)之前，就像以信號(hào)SMP(i-1)的信號(hào)波形表示一樣，前級(jí)的取樣脈沖由倒相器的2級(jí)級(jí)聯(lián)電路延遲而成的延遲取樣脈沖SMP持續(xù)低電平，所以NOR121b的輸出通過(guò)在次級(jí)觸發(fā)器FF的輸出脈沖上升邊倒相，能決定取樣脈沖的脈沖終端。
而且，取樣脈沖的脈沖終端，由倒相器的2級(jí)級(jí)聯(lián)電路延遲并成了輸入到次級(jí)NOR121b的延遲取樣脈沖SMP，然后在由1級(jí)倒相器使觸發(fā)器FF的輸出脈沖延遲后的信號(hào)INBi下降邊之后下降。所以，在前級(jí)來(lái)的延遲取樣脈沖SMP的下降邊使NOR12b的輸出倒相，所以能決定取樣脈沖的始端。
因此，如圖21的信號(hào)OUTi的信號(hào)波形所示，NOR121b生成在前級(jí)的取樣脈沖下降邊由倒相器的2級(jí)級(jí)聯(lián)電路延遲后的定時(shí)上升，在次級(jí)觸發(fā)器FF輸出脈沖(基準(zhǔn)脈沖)的上升邊即在始端下降的脈沖，并作為取樣脈沖(第2脈沖)而從輸出端子輸出。該取樣脈沖，如圖中斜線所示，成為本級(jí)觸發(fā)器FF輸出脈沖上升邊由倒相器121a延遲而成的信號(hào)脈沖終端側(cè)，只除去次級(jí)觸發(fā)器FF輸出脈沖上升邊延遲部分的脈沖。并且，取樣脈沖的終端成了，將本級(jí)觸發(fā)器FF的輸出脈沖下降邊從次級(jí)觸發(fā)器FF輸出脈沖上升邊延遲的部分，能從本級(jí)觸發(fā)器FF輸出脈沖除去的脈沖終端。
進(jìn)而，取樣脈沖的始端，如圖中網(wǎng)格狀所示，成為只是本級(jí)觸發(fā)器FF輸出脈沖上升邊由倒相器121a延遲而成的信號(hào)脈沖始端側(cè)，與前級(jí)取樣脈沖下降邊由倒相器的2級(jí)級(jí)聯(lián)電路所延遲的定時(shí)之差部分，除去由倒相器121a延遲而成的上述信號(hào)脈沖的脈沖。
如以上那樣，在本實(shí)施例中，通過(guò)第i號(hào)組的取樣脈沖延遲后的脈沖、作為基準(zhǔn)脈沖對(duì)第i號(hào)組取樣脈沖的輸出脈沖Q(i+1)，或使輸出脈沖Q(i+1)比第i號(hào)組取樣脈沖延遲小的脈沖、和作為基準(zhǔn)脈沖對(duì)第i+1號(hào)組取樣脈沖的輸出脈沖Q(i+2)的邏輯運(yùn)算，進(jìn)行作為第1脈沖的輸出脈沖Q(i+1)的波形變形，然后生成第i+1號(hào)碼組的取樣脈沖。作為邏輯運(yùn)算，有根據(jù)“或“運(yùn)算、“與”運(yùn)算或模擬開(kāi)關(guān)等邏輯元件的邏輯運(yùn)算等。
因此，不僅脈沖的邏輯運(yùn)算，而且能容易地生成沒(méi)有互相重疊的第2脈沖。
(實(shí)施例8)按照?qǐng)D26到圖29說(shuō)明本發(fā)明又一個(gè)實(shí)施例如以下。還有，對(duì)具有和上述實(shí)施例1到7相同功能的構(gòu)成要素附加同樣的標(biāo)號(hào)，并省略其說(shuō)明。
本發(fā)明是，在使用了實(shí)施例6中說(shuō)過(guò)的圖18中示出的電路結(jié)構(gòu)的情況下，作為來(lái)自外部輸入信號(hào)的時(shí)鐘信號(hào)SCK、SCKB產(chǎn)生了相位偏移的狀態(tài)下輸入時(shí)防止產(chǎn)生錯(cuò)誤運(yùn)作的。用圖28和圖29說(shuō)明有關(guān)沒(méi)有正常進(jìn)行掃描情況的構(gòu)造。圖28是在圖18的結(jié)構(gòu)上標(biāo)記了各信號(hào)名稱，圖29是表示這些信號(hào)波形。在圖28中，設(shè)模擬開(kāi)關(guān)112的輸出信號(hào)為Y，電平移位器3b的輸出信號(hào)為SMPB。并且，在這些符號(hào)的之后給組號(hào)加上括號(hào)。
如圖29所示，時(shí)鐘信號(hào)SCKB相對(duì)時(shí)鐘信號(hào)SCK偏移，使其比圖19的情況只延遲Δt，就設(shè)定為互相不同步。并且，這時(shí)，輸出信號(hào)Q(i-1)雖然是輸入到第i號(hào)組，但是在初級(jí)組方面，設(shè)為從外部提供的規(guī)定啟動(dòng)脈沖信號(hào)。輸出信號(hào)Q(i-1)為高電平期間，該第i號(hào)組的模擬開(kāi)關(guān)112導(dǎo)通就通過(guò)時(shí)鐘信號(hào)SCK。所以，在時(shí)鐘信號(hào)SCK的上升邊信號(hào)Y(i)變?yōu)樯仙?，因?yàn)榇诵盘?hào)Y(i)是第i號(hào)組觸發(fā)器FF的置位信號(hào)，接到信號(hào)Y(i)的上升邊，稍微延遲，輸出信號(hào)Q(i)就上升。至此，和正常時(shí)的運(yùn)作完全不變。
而后，輸出信號(hào)Q(i)上升，第i+1號(hào)組的模擬開(kāi)關(guān)112導(dǎo)通就通過(guò)時(shí)鐘信號(hào)SCKB。在這里，時(shí)鐘信號(hào)SCKB相對(duì)時(shí)鐘信號(hào)SCK的延遲，如果輸出信號(hào)Q(i)比對(duì)信號(hào)Y(i)的延遲還大，輸出信號(hào)Q(i)上升時(shí)因?yàn)闀r(shí)鐘信號(hào)SCKB為高電平，和該輸出信號(hào)Q(i)的上升同時(shí)，信號(hào)Y(i+1)就已上升。時(shí)鐘信號(hào)SCK和時(shí)鐘信號(hào)SCKB正確地互相反相正常運(yùn)作時(shí)，由于在距信號(hào)Y(i)的上升邊一半時(shí)鐘部分后的時(shí)鐘信號(hào)SCKB上升邊信號(hào)Y(i+1)是應(yīng)當(dāng)上升的，所以圖29中輸出信號(hào)Q(i+1)是一半時(shí)鐘部分早點(diǎn)上升，因此復(fù)位的輸出信號(hào)Q(i)在非常短的期間就下降了。由于時(shí)鐘信號(hào)SCK和時(shí)鐘信號(hào)SCKB的偏差，在出錯(cuò)的位置發(fā)生信號(hào)Y(i+1)的脈沖，并作為出錯(cuò)的置位信號(hào)而輸入其后級(jí)的觸發(fā)器FF。所以，在第i號(hào)以后的組中，不能得到正常的掃描脈沖(輸出信號(hào)Q)，因?yàn)闆](méi)有正常電平移位器3b的輸出信號(hào)SMP，當(dāng)然取樣中也就產(chǎn)生錯(cuò)誤運(yùn)作。
其次，按照?qǐng)D26和圖27說(shuō)明改善這種錯(cuò)誤運(yùn)作的結(jié)構(gòu)。圖26中，示出有關(guān)本實(shí)施例顯示器的液晶顯示器所具備的源極驅(qū)動(dòng)器123及其外圍的結(jié)構(gòu)。液晶顯示器是除此外，都和實(shí)施例1同樣，具備顯示板1和柵極驅(qū)動(dòng)器2。
源極驅(qū)動(dòng)器123是，在圖18的源極驅(qū)動(dòng)器111中以錯(cuò)誤防止運(yùn)作電路123a置換了模擬開(kāi)關(guān)112。錯(cuò)誤防止運(yùn)作電路123a具備倒相器124、二輸入NOR電路125、二輸入的NAND電路126、和倒相器127。倒相器124的輸入端子，在第偶數(shù)號(hào)組連接到時(shí)鐘信號(hào)SCK的線，在奇數(shù)號(hào)組連接到時(shí)鐘信號(hào)SCKB的線。倒相器124的輸出端子，和NOR電路125的一個(gè)輸入端子連接起來(lái)。NOR電路125的另一個(gè)輸入端子，在第偶數(shù)號(hào)組連接到時(shí)鐘信號(hào)SCKB的線，在奇數(shù)號(hào)組連接到時(shí)鐘信號(hào)SCK的線。在圖26中設(shè)i是偶數(shù)。還有，對(duì)上述偶數(shù)號(hào)組的連接關(guān)系和對(duì)上述奇數(shù)號(hào)組的連接關(guān)系就是與上述相反也可以。
NOR電路125的輸出端子，和NAND電路126的一個(gè)輸入端子連接起來(lái)。NAND電路126的另一個(gè)輸入端子，和前級(jí)組觸發(fā)器FF的輸出端子Q連接起來(lái)。還有，在初級(jí)組方面，給NAND電路126的上述另一個(gè)輸入端子輸入上述啟動(dòng)脈沖信號(hào)。NAND電路126的輸出端子和倒相器127的輸入端子連接起來(lái)。倒相器127的輸出端子和該組觸發(fā)器FF的置位端子S連接起來(lái)。
以下，設(shè)NOR電路125的輸出信號(hào)為A，設(shè)倒相器127的輸出信號(hào)為X，設(shè)電平移位器3b的輸出信號(hào)為SMPB。并且，在這些符號(hào)的之后給組的號(hào)碼加上括號(hào)。
如圖27所示，時(shí)鐘信號(hào)SCKB對(duì)時(shí)鐘信號(hào)SCK偏移，使其比圖19的情況只延遲Δt，設(shè)定為互相不同步。錯(cuò)誤防止運(yùn)作電路123a以時(shí)鐘信號(hào)SCK、SCKB為輸入信號(hào)，使這些信號(hào)通過(guò)倒相器124和NOR電路125，作成信號(hào)A(i)。如圖27所示，在第i號(hào)組，僅當(dāng)時(shí)鐘信號(hào)SCK為高電平而且時(shí)鐘信號(hào)SCKB為低電平時(shí)，信號(hào)A(i)成為高電平，除此之外時(shí)信號(hào)A(i)為低電平。對(duì)時(shí)鐘信號(hào)SCK和時(shí)鐘信號(hào)SCKB的錯(cuò)誤防止運(yùn)作電路123a的輸入位置以偶數(shù)號(hào)和奇數(shù)號(hào)交替調(diào)換，所以對(duì)第i+1號(hào)而言時(shí)鐘信號(hào)SCKB輸入倒相器124，時(shí)鐘信號(hào)SCKB為高電平而且僅當(dāng)時(shí)鐘信號(hào)SCK為低電平時(shí)，信號(hào)A(i+1)成為高電平，除此之外時(shí)信號(hào)A(i+1)為低電平。
作成后的信號(hào)A(i)和輸出信號(hào)Q(i-1)輸入NAND電路126，通過(guò)由該NAND電路126和倒相器127構(gòu)成的電路，作成信號(hào)X(i)。因此，信號(hào)X(i)，如圖27所示，輸出信號(hào)Q(i-1)和信號(hào)A(i)同時(shí)為高電平時(shí)就成為高電平，此外之時(shí)都是成為低電平的脈沖。信號(hào)X(i)上升的話，還有稍微延遲輸出信號(hào)Q(i)就上升。該輸出信號(hào)Q(i)變成高電平之后因?yàn)樵诖笾陆?jīng)過(guò)一半時(shí)鐘部分的時(shí)刻信號(hào)A(i+1)上升，所以信號(hào)X(i+1)在信號(hào)X(i)的上升后經(jīng)過(guò)一半時(shí)鐘部分的時(shí)刻就上升。因此輸出信號(hào)Q(i+1)在輸出信號(hào)Oni)上升之后經(jīng)過(guò)一半時(shí)鐘部分的時(shí)刻上升，用該上升邊使輸出信號(hào)Q(i)復(fù)位。這樣以來(lái)，各輸出信號(hào)Q就正常地輸出，所以輸出信號(hào)SMPB也正常地輸出。以上雖然是對(duì)時(shí)鐘信號(hào)SCKB和時(shí)鐘信號(hào)SCK偏移情況的說(shuō)明，但是即使沒(méi)有這些偏離也能正常運(yùn)作。
在本實(shí)施例中，生成輸出信號(hào)Q的脈沖，就用相位偏移的周期脈沖信號(hào)，使得時(shí)鐘信號(hào)SCK、SCKB互相不同步。而且，用前級(jí)組的輸出信號(hào)Q和本級(jí)組的信號(hào)A的組合，利用由時(shí)鐘信號(hào)SCK、SCKB中的一個(gè)時(shí)鐘信號(hào)SCKB所規(guī)定的定時(shí)生成為了決定輸出信號(hào)Q的脈沖始端定時(shí)的脈沖信號(hào)的信號(hào)X。根據(jù)信號(hào)X脈沖的生成定時(shí)，決定輸出信號(hào)Q的脈沖始端。進(jìn)而，如圖27所示，為了決定這個(gè)輸出信號(hào)Q的脈沖始端所用的時(shí)鐘信號(hào)SCKB的定時(shí)對(duì)各輸出信號(hào)Q不同，即對(duì)各組不同。在本實(shí)施例中，因?yàn)榇渭?jí)組輸出信號(hào)Q的脈沖始端被決定的話本級(jí)組輸出信號(hào)Q的脈沖終端也決定，所以輸出信號(hào)Q的脈沖終端定時(shí)也只用時(shí)鐘信號(hào)SCKB的定時(shí)，而且用各輸出信號(hào)Q之間不同的定時(shí)來(lái)決定。
因此，盡管相位偏移使得時(shí)鐘信號(hào)SCK、SCKB互相不同步，各輸出信號(hào)Q的脈沖始端彼此之間，變成也按照時(shí)鐘信號(hào)SCKB的定時(shí)分開(kāi)。所以，能夠防止各輸出信號(hào)Q的脈沖受到其他輸出信號(hào)Q脈沖的影響在出錯(cuò)的位置發(fā)生脈沖，或不當(dāng)縮短脈沖期間之類。因此，能正常地掃描源極驅(qū)動(dòng)器123，正常地輸出輸出信號(hào)SMPB的脈沖。
還有，時(shí)鐘信號(hào)一般地說(shuō)有多個(gè)也行，用于決定輸出信號(hào)Q的脈沖始端的時(shí)鐘信號(hào)是其中任一個(gè)就行。所用的時(shí)鐘信號(hào)定時(shí)，即使互相同步的其他時(shí)鐘信號(hào)定時(shí)相等的情況下，其定時(shí)可認(rèn)為是以任一個(gè)時(shí)鐘信號(hào)規(guī)定的定時(shí)，而不是以多個(gè)時(shí)鐘信號(hào)所規(guī)定的定時(shí)。
以上，對(duì)各實(shí)施例都已說(shuō)過(guò)了。還有，以上的說(shuō)明中雖然對(duì)各脈沖舉出沒(méi)有波形衰減的情況作為例子，然而即使有波形衰減，如果在能識(shí)別脈沖電平閾值的時(shí)刻在脈沖間存在與上述延遲時(shí)間對(duì)應(yīng)的時(shí)間差的話，就能進(jìn)行和上述實(shí)施例同樣的處理。這時(shí)，只要把上述閾值的時(shí)刻作為脈沖始端、終端就行，對(duì)照上述實(shí)施例，對(duì)第1脈沖，不但從脈沖終端到基準(zhǔn)脈沖的始端，而且也進(jìn)行除去脈沖終端以后部分那樣的波形變形。
并且，各實(shí)施例中雖然舉出使用TFT晶體管的例子，但是一般的MOSFET等也行。
如以上那樣，本發(fā)明的脈沖輸出電路(例如，源極驅(qū)動(dòng)器3、51、61、91、101、111、121、123)是，從不同的輸出端子順序輸出脈沖的脈沖輸出電路，從上述輸出端子輸出的脈沖作為源脈沖而生成第1脈沖，在進(jìn)行了上述第1脈沖的波形變形使得從上述第1脈沖的至少終端到規(guī)定期間前的電平變?yōu)槊}沖電平的倒相電平，生成以脈沖電平為規(guī)定電平和極性的第2脈沖，并從上述輸出端子輸出上述第2脈沖為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，是用在上述規(guī)定期間比上述第1脈沖的脈沖終端前具有始端的基準(zhǔn)脈沖，決定上述第2脈沖的脈沖終端為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，對(duì)在第i號(hào)(i是自然數(shù))輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，是以在i+k號(hào)(k是規(guī)定的自然數(shù))輸出上述第2脈沖的上述輸出端子的上述第1脈沖為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，決定在i+k號(hào)輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端，使對(duì)在第i號(hào)輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端延遲為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲了之后，同時(shí)到對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端的定時(shí)使用延遲了的上述基準(zhǔn)脈沖，該定時(shí)以后提供上述延遲了的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，然后以生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，根據(jù)使對(duì)在第i號(hào)輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲后的脈沖和對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，然后以生成在第i+k號(hào)輸出上述第2脈沖的上述輸出端子的上述第2脈沖為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，是以使在第i號(hào)輸出上述第2脈沖的上述輸出端子的上述第2脈沖終端延遲，決定在第i+k號(hào)輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲，從延遲了的上述第2脈沖終端定時(shí)直到對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端定時(shí)使用對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，同時(shí)該定時(shí)以后，+通過(guò)提供上述基準(zhǔn)脈沖的脈沖電平對(duì)第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，以生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，是以根據(jù)使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲了的脈沖、使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖或該基準(zhǔn)脈沖比上述第2脈沖延遲還小延遲的脈沖、和對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，然后生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，是以用多個(gè)周期脈沖信號(hào)生成上述第1脈沖，利用由任一個(gè)上述周期脈沖信號(hào)規(guī)定的定時(shí)，而且，使用的上述定時(shí)對(duì)各上述第1脈沖不同，而決定上述第1脈沖始端的定時(shí)為特征。
本發(fā)明顯示器的驅(qū)動(dòng)電路(例如，源極驅(qū)動(dòng)器3、51、61、91、101、111、121、123)，如以上那樣，是以具備上述脈沖輸出電路，輸出上述第2脈沖作為顯示器圖像信號(hào)的取樣脈沖為特征。
本發(fā)明顯示器的驅(qū)動(dòng)電路，如以上那樣，是以具備輸出上述第1脈沖的移位寄存器為特征。
本發(fā)明顯示器的驅(qū)動(dòng)電路，如以上那樣，是以具備上述脈沖輸出電路，上述移位寄存器用與每個(gè)上述輸出端子對(duì)應(yīng)的置位復(fù)位觸發(fā)器(例如，F(xiàn)F)構(gòu)成，給第i號(hào)置位復(fù)位觸發(fā)器的復(fù)位端子輸入i+k號(hào)置位復(fù)位觸發(fā)器的輸出信號(hào)為特征。
本發(fā)明顯示器的驅(qū)動(dòng)電路，如以上那樣，是以具備上述脈沖輸出電路，上述移位寄存器用與每個(gè)上述輸出端子對(duì)應(yīng)的置位復(fù)位觸發(fā)器構(gòu)成，在各上述置位復(fù)位觸發(fā)器前面設(shè)置進(jìn)行各上述置位復(fù)位觸發(fā)器輸入信號(hào)的電源電壓變換的電平移位器(例如，LS)，給第i號(hào)置位復(fù)位觸發(fā)器的復(fù)位端子輸入i+k號(hào)的置位復(fù)位觸發(fā)器以前的上述電平移位器的輸出信號(hào)為特征。
本發(fā)明的顯示器，如以上那樣，是以具備上述顯示器的驅(qū)動(dòng)電路為特征。
本發(fā)明的脈沖輸出方法，如以上那樣，是從不同的輸出端子順序輸出脈沖的脈沖輸出方法，生成第1脈沖作為從上述輸出端子輸出的脈沖的源脈沖，在進(jìn)行了上述第1脈沖的波形變形使得從上述第1脈沖的至少終端到規(guī)定期間前的電平變?yōu)槊}沖電平的倒相電平，生成以脈沖電平為規(guī)定的電平和極性的第2脈沖，并從上述輸出端子輸出上述第2脈沖為特征。
本發(fā)明的脈沖輸出方法，如以上的那樣，是以用在上述規(guī)定期間比上述第1脈沖的脈沖終端前具有始端的基準(zhǔn)脈沖，決定上述第2脈沖的脈沖終端為特征。
本發(fā)明的脈沖輸出方法，如以上的那樣，是以對(duì)在第i號(hào)(i是自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，為在第i+k號(hào)(k是規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第1脈沖為特征。
本發(fā)明的脈沖輸出方法，如以上那樣，是以使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端延遲，決定在i+k號(hào)上輸出上述第2脈沖的的上述輸出端子的上述第2脈沖的始端為特征。
本發(fā)明的脈沖輸出方法，如以上那樣，是以使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲了之后，使用延遲了的上述基準(zhǔn)脈沖直到對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端定時(shí)，同時(shí)該定時(shí)以后通過(guò)提供上述延遲后的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖為特征。
本發(fā)明的脈沖輸出方法，如以上那樣，是以根據(jù)使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲了的脈沖和對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖為特征。
本發(fā)明的脈沖輸出方法，如以上那樣，是以使在第i號(hào)上輸出上述第2脈沖的上述輸出端子上述第2脈沖的終端延遲，決定在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端為特征。
本發(fā)明的脈沖輸出方法，如以上那樣，是以使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲，從延遲后的上述第2脈沖終端定時(shí)到對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端定時(shí)使用在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，同時(shí)在該定時(shí)以后，提供對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖為特征。
本發(fā)明的脈沖輸出方法，如以上那樣，根據(jù)使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲了的脈沖、使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖或使該基準(zhǔn)脈沖比上述第2脈沖延遲還小延遲的脈沖、和對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，以生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖為特征。
本發(fā)明的脈沖輸出方法，如以上那樣，是以用多個(gè)周期脈沖信號(hào)生成上述第1脈沖，使用由任一個(gè)上述周期脈沖信號(hào)規(guī)定的定時(shí)，而且，使所用的上述定時(shí)對(duì)各上述第1脈沖不同，決定上述第1脈沖始端的定時(shí)為特征。
本發(fā)明的脈沖輸出電路，如以上那樣，是從不同的輸出端子順序輸出脈沖的脈沖輸出電路，生成第1脈沖作為從上述輸出端子輸出的脈沖的源脈沖，在進(jìn)行了上述第1脈沖的波形變形使得從上述第1脈沖的至少終端到規(guī)定期間前的電平變?yōu)槊}沖電平的倒相電平，生成脈沖電平為規(guī)定電平和極性的第2脈沖，并從上述輸出端子輸出上述第2脈沖的結(jié)構(gòu)。
因此，正當(dāng)從不同輸出端子順序輸出脈沖時(shí)，在第1脈沖終端以前輸出終止的第2脈沖，因而得到能減少各脈沖終端延遲的效果。
本發(fā)明的脈沖輸出電路，如以上那樣，是使用在上述規(guī)定期間比上述第1脈沖的脈沖終端前具有始端的基準(zhǔn)脈沖，決定上述第2脈沖的脈沖終端的結(jié)構(gòu)。
因此，起到能用基準(zhǔn)脈沖的始端容易進(jìn)行第1脈沖在規(guī)定期間部分的脈沖電平倒相的效果。
本發(fā)明的脈沖輸出電路，如以上的那樣，對(duì)在第i號(hào)(i是自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，是在i+k號(hào)(k規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第1脈沖的結(jié)構(gòu)。
因此，起到能以第1脈沖兼具基準(zhǔn)脈沖，也可以不用生成另一種信號(hào)的效果。
本發(fā)明的脈沖輸出電路，如以上那樣，是使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端延遲，決定在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端的結(jié)構(gòu)。
因此，起到可使第i號(hào)上所輸出的第2脈沖和i+k號(hào)上所輸出的第2脈沖不重疊的效果。
本發(fā)明的脈沖輸出電路，如以上的那樣，是使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲了之后，使用延遲后的上述基準(zhǔn)脈沖直到對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端的定時(shí)，同時(shí)在該定時(shí)以后，提供上述延遲了的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行了上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的結(jié)構(gòu)。
因此，起到借助于延遲了的基準(zhǔn)脈沖和提供無(wú)關(guān)于基準(zhǔn)脈沖延遲的倒相電平，能容易地生成沒(méi)有互相重疊的第2脈沖的效果。
本發(fā)明的脈沖輸出電路如以上那樣，是根據(jù)使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲了的脈沖和對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的結(jié)構(gòu)。
因此，借助于“或”運(yùn)算，“與”運(yùn)算或模擬開(kāi)關(guān)等邏輯元件，起到不僅脈沖的邏輯運(yùn)算，而且能容易地生成沒(méi)有互相重疊的第2脈沖的效果。
本發(fā)明的脈沖輸出電路，如以上那樣，是使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖終端延遲，決定在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端的結(jié)構(gòu)。
因此，起到在第i號(hào)所輸出的第2脈沖和在i+k號(hào)所輸出的第2脈沖沒(méi)有重疊的效果。
本發(fā)明的脈沖輸出電路，如以上那樣，是使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲，從延遲后的上述第2脈沖終端定時(shí)到對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端定時(shí)，使用對(duì)在i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，同時(shí)在該定時(shí)以后，提供對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的結(jié)構(gòu)。
因此，借助于延遲了的前級(jí)第2脈沖、對(duì)本級(jí)的第2脈沖的基準(zhǔn)脈沖、和提供無(wú)關(guān)于基準(zhǔn)脈沖對(duì)前級(jí)第2脈沖的延遲的倒相電平，起到能容易地生成沒(méi)有互相重疊的第2脈沖的效果。
本發(fā)明的脈沖輸出電路，如以上那樣，是根據(jù)使在第1號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲了的脈沖、對(duì)在第1號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖或該基準(zhǔn)脈沖比上述第2脈沖的延遲還小延遲了的脈沖、和對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行了上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的結(jié)構(gòu)。
因此，借助于“或”運(yùn)算，“與”運(yùn)算或模擬開(kāi)關(guān)等邏輯元件，起到不僅脈沖的邏輯運(yùn)算，而且能容易地生成沒(méi)有互相重疊的第2脈沖的效果。
本發(fā)明的脈沖輸出電路，如以上那樣，是用多個(gè)周期脈沖信號(hào)生成上述第1脈沖，使用任一個(gè)上述周期脈沖信號(hào)的定時(shí)，而且，使所用的上述定時(shí)對(duì)各上述第1脈沖不同，決定上述第1脈沖始端定時(shí)的結(jié)構(gòu)。
因此，即使相位偏移使得各周期脈沖信號(hào)不同步，各第1脈沖始端彼此，變成按照某周期脈沖信號(hào)定時(shí)隔開(kāi)。所以，起到能防止各第1脈沖在受到其他第1脈沖的影響而在錯(cuò)了的位置發(fā)生脈沖，或不當(dāng)?shù)乜s短脈沖期間之類的效果。
本發(fā)明顯示器的驅(qū)動(dòng)電路，如以上那樣，是具備上述脈沖輸出電路，輸出上述第2脈沖作為顯示器圖像信號(hào)的取樣脈沖的結(jié)構(gòu)。
因此，正當(dāng)從不同的輸出端子順序輸出取樣脈沖時(shí)，起到能減少各取樣脈沖終端的延遲，能正常地取樣圖像信號(hào)的效果。
本發(fā)明顯示器的驅(qū)動(dòng)電路，如以上那樣，是具備輸出上述第1脈沖的移位寄存器的結(jié)構(gòu)。
因此，對(duì)使用移位寄存器的驅(qū)動(dòng)電路，起到對(duì)圖像信號(hào)能正常取樣的效果。
本發(fā)明顯示器的驅(qū)動(dòng)電路，如以上那樣，是具備上述脈沖輸出電路，上述移位寄存器用與每個(gè)上述輸出端子對(duì)應(yīng)的置位復(fù)位觸發(fā)器構(gòu)成，給第i號(hào)置位復(fù)位觸發(fā)器的復(fù)位端子輸入i+k號(hào)置位復(fù)位觸發(fā)器的輸出信號(hào)的結(jié)構(gòu)。
因此，起到把置位復(fù)位觸發(fā)器輸出脈沖作為第1脈沖，第i號(hào)置位復(fù)位觸發(fā)器輸出脈沖，能進(jìn)行生成利用比第i+k號(hào)置位復(fù)位觸發(fā)器輸出脈沖始端還延遲終端的取樣脈沖的效果。
本發(fā)明顯示器的驅(qū)動(dòng)電路，如以上那樣，是具備上述脈沖輸出電路，上述移位寄存器用與每個(gè)上述輸出端子對(duì)應(yīng)的置位復(fù)位觸發(fā)器構(gòu)成，在各上述置位復(fù)位觸發(fā)器前設(shè)置電平移位器進(jìn)行各上述置位復(fù)位觸發(fā)器輸入信號(hào)的電源電壓變換，把第i+k號(hào)的置位復(fù)位觸發(fā)器之前的上述電平移位器的輸出信號(hào)輸入第i號(hào)置位復(fù)位觸發(fā)器的復(fù)位端子的結(jié)構(gòu)。
因此，起到把置位復(fù)位觸發(fā)器輸出脈沖作為第1脈沖，第i號(hào)置位復(fù)位觸發(fā)器輸出脈沖，能進(jìn)行生成利用比第i+k號(hào)電平移位器輸出脈沖始端還延遲終端的取樣脈沖的效果。
本發(fā)明的顯示器，如以上那樣，是具備上述顯示器的驅(qū)動(dòng)電路的結(jié)構(gòu)。
因此，起到能進(jìn)行正常地取樣圖像信號(hào)的良好顯示的效果。
本發(fā)明的脈沖輸出方法，如以上那樣，是從不同的輸出端子順序輸出脈沖的脈沖輸出方法，生成第1脈沖作為從上述輸出端子輸出的脈沖的源脈沖，在進(jìn)行了上述第1脈沖的波形變形使從第1脈沖的至少終端到規(guī)定期間前的電平變?yōu)槊}沖電平的倒相電平，生成脈沖電平為規(guī)定電平和極性的第2脈沖，并從上述輸出端子輸出上述第2脈沖的結(jié)構(gòu)。
因此，當(dāng)從不同輸出端子順序輸出脈沖時(shí)，因?yàn)樵诘?脈沖終端以前輸出終端的第2脈沖，所以起到能減少各脈沖終端延遲的效果。
本發(fā)明的脈沖輸出方法，如以上的那樣，是用在上述規(guī)定期間比上述第1脈沖的脈沖終端前有始端的基準(zhǔn)脈沖，決定上述第2脈沖的脈沖終端的結(jié)構(gòu)。
因此，起到能用基準(zhǔn)脈沖的始端容易地進(jìn)行第1脈沖規(guī)定期間部分的脈沖電平倒相的效果。
本發(fā)明的脈沖輸出方法，如以上的那樣，對(duì)在第i號(hào)(i是自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖是在i+k號(hào)(k規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第1脈沖的結(jié)構(gòu)。
因此，起到能以第1脈沖兼有基準(zhǔn)脈沖，也可以不生成另一種信號(hào)的效果。
本發(fā)明的脈沖輸出方法，如以上的那樣，是使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端延遲，決定在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端的結(jié)構(gòu)。
因此，起到能使第i號(hào)所輸出的第2脈沖和第i+k號(hào)所輸出的第2脈沖沒(méi)有重疊的效果。
本發(fā)明的脈沖輸出方法，如以上的那樣，是使對(duì)在i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲了之后，用延遲了的上述基準(zhǔn)脈沖直到對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端定時(shí)，同時(shí)在該定時(shí)以后，通過(guò)提供上述延遲了的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的結(jié)構(gòu)。
因此，借助于延遲了的基準(zhǔn)脈沖和提供無(wú)關(guān)于基準(zhǔn)脈沖延遲的倒相電平，起到能容易地生成沒(méi)有互相重疊的第2脈沖的效果。
本發(fā)明的脈沖輸出方法，如以上那樣，是根據(jù)使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲了的脈沖和對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的結(jié)構(gòu)。
因此，借助于“或”運(yùn)算，“與”運(yùn)算或模擬開(kāi)關(guān)等邏輯元件，起到不僅脈沖的邏輯運(yùn)算，而且能容易地生成沒(méi)有互相重疊的第2脈沖的效果。
本發(fā)明的脈沖輸出方法，如以上那樣，是使在第i號(hào)上輸出上述第2脈沖的上述輸出端子上述第2脈沖終端延遲，決定在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端的結(jié)構(gòu)。
因此，起到能使得第i號(hào)所輸出的第2脈沖和i+k號(hào)所輸出的第2脈沖沒(méi)有重疊的效果。
本發(fā)明的脈沖輸出方法，如以上的那樣，是使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲，從延遲了的上述第2脈沖終端定時(shí)直到對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端定時(shí)，使用對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，同時(shí)在該定時(shí)以后，通過(guò)提供對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的結(jié)構(gòu)。
因此，借助于延遲了的第2脈沖、基準(zhǔn)脈沖、和提供無(wú)關(guān)于基準(zhǔn)脈沖延遲的倒相電平，起到能容易地生成沒(méi)有互相重疊的第2脈沖的效果。
本發(fā)明的脈沖輸出方法，如以上那樣，是根據(jù)使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲了的脈沖、使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖或使該基準(zhǔn)脈沖比上述第2脈沖的延遲少的延遲了的脈沖、和對(duì)在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，生成在i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的結(jié)構(gòu)。
因此，借助于“或”運(yùn)算，“與”運(yùn)算或模擬開(kāi)關(guān)等邏輯元件，起到不僅脈沖的邏輯運(yùn)算，而且能容易地生成沒(méi)有互相重疊的第2脈沖的效果。
本發(fā)明的脈沖輸出電路，如以上那樣，是用多個(gè)周期脈沖信號(hào)生成上述第1脈沖，使用任一個(gè)上述周期脈沖信號(hào)的定時(shí)，而且，使該用的上述定時(shí)對(duì)各上述第1脈沖不同，決定上述第1脈沖始端定時(shí)的結(jié)構(gòu)。
因此，即使相位偏移使得各周期脈沖信號(hào)不同步，各第1脈沖始端彼此成為按照某周期脈沖信號(hào)定時(shí)隔開(kāi)的。所以，起到能防止各第1脈沖在受到其他第1脈沖的影響而在錯(cuò)了的位置發(fā)生脈沖，或不當(dāng)?shù)乜s短了脈沖期間之類的效果。
這樣，本發(fā)明一般地說(shuō)合適使用于把數(shù)據(jù)順序?qū)懭霐?shù)據(jù)線的顯示器。
在發(fā)明詳細(xì)說(shuō)明的項(xiàng)目方面做出的具體實(shí)施方案或?qū)嵤├?，始終是闡明本發(fā)明的技術(shù)內(nèi)容，不應(yīng)僅限定于其這樣的具體例和狹義解釋，在本發(fā)明的精神和下面記載的權(quán)利要求書(shū)范圍內(nèi)，都是能用種種方式變更實(shí)施的。
權(quán)利要求
1.一種脈沖輸出電路(3、51、61、91、101、111、121、123)，從不同的輸出端子順序輸出脈沖，其特征是，生成第1脈沖作為從上述輸出端子輸出的脈沖的源脈沖，進(jìn)行上述第1脈沖的波形變形，使得從上述第1脈沖的至少終端起到規(guī)定期間前為止的電平變?yōu)槊}沖電平的倒相電平，而且生成脈沖電平為規(guī)定的電平和極性的第2脈沖，并從上述輸出端子輸出上述第2脈沖。
2.按照權(quán)利要求1所述的脈沖輸出電路(3、51、61、91、101、111、121、123)，其特征是，使用在比上述第1脈沖的脈沖終端早上述規(guī)定期間之前具有始端的基準(zhǔn)脈沖決定上述第2脈沖的脈沖終端。
3.按照權(quán)利要求2所述的脈沖輸出電路(3、51、61、91、101、111、121、123)，其特征是，對(duì)在第i號(hào)(i是自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，是在i+k號(hào)(k是規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第1脈沖。
4.按照權(quán)利要求2或3所述的脈沖輸出電路(3、51、61、91、101、111、123)，其特征是，使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端延遲，決定在第i+k號(hào)(i是自然數(shù)，k是規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端。
5.按照權(quán)利要求4所述的脈沖輸出電路(3、51、61、91、101、111、123)，其特征是，使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲之后，使用延遲的上述基準(zhǔn)脈沖，直到對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端定時(shí)為止，同時(shí)在該定時(shí)以后，通過(guò)提供上述延遲了的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖。
6.按照權(quán)利要求4所述的脈沖輸出電路(51)，其特征是，根據(jù)使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲的脈沖和對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，生成在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖。
7.按照權(quán)利要求2或3所述的脈沖輸出電路(61、121)，其特征是是，使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖終端延遲，決定在第i+k號(hào)(i是自然數(shù)，k是規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端。
8.按照權(quán)利要求7所述的脈沖輸出電路(61)，其特征是，使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲，從延遲了的上述第2脈沖終端定時(shí)到對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端的定時(shí)為止，使用對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，同時(shí)在該定時(shí)以后，通過(guò)提供對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖。
9.按照權(quán)利要求7所述的脈沖輸出電路(121)，其特征是，根據(jù)使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲的脈沖、使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖或使該基準(zhǔn)脈沖比上述第2脈沖的延遲少延遲的脈沖、和對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，生成在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖。
10.按照權(quán)利要求1所述的脈沖輸出電路(123)，其特征是，使用多個(gè)周期脈沖信號(hào)生成上述第1脈沖，用由任一個(gè)上述周期脈沖信號(hào)規(guī)定的定時(shí)，而且使所用的上述定時(shí)對(duì)各上述第1脈沖不同，決定上述第1脈沖始端的定時(shí)。
11.一種顯示器的驅(qū)動(dòng)電路，其特征是，具備權(quán)利要求1所述的脈沖輸出電路(3、51、61、91、101、111、121、123)，輸出第2脈沖作為顯示器的圖像信號(hào)的取樣脈沖。
12.按照權(quán)利要求11所述的顯示器的驅(qū)動(dòng)電路，其特征是，具備輸出上述第1脈沖的移位寄存器。
13.按照權(quán)利要求12所述的顯示器的驅(qū)動(dòng)電路，其特征是，上述脈沖輸出電路(3、91、101、11 1、123)，使用在比上述第1脈沖的脈沖終端早上述規(guī)定的期間前具有始端的基準(zhǔn)脈沖，決定上述第2脈沖的脈沖終端，同時(shí)對(duì)在第i號(hào)(i是自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，是在第i+k號(hào)(k是規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第1脈沖，上述移位寄存器用與每個(gè)上述輸出端子對(duì)應(yīng)的置位復(fù)位觸發(fā)器(FF)構(gòu)成，給第i號(hào)置位復(fù)位觸發(fā)器(FF)的復(fù)位端子輸入第i+k號(hào)置位復(fù)位觸發(fā)器(FF)的輸出信號(hào)。
14.按照權(quán)利要求12所述的顯示器的驅(qū)動(dòng)電路，其特征是，上述脈沖輸出電路(3、91、101、111、123)，使用比上述第1脈沖的脈沖終端早上述規(guī)定的期間之前具有始端的基準(zhǔn)脈沖，決定上述第2脈沖的脈沖終端，同時(shí)對(duì)在第i號(hào)(i是自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，是在第i+k號(hào)(k是規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第1脈沖，上述移位寄存器用與每個(gè)上述輸出端子對(duì)應(yīng)的置位復(fù)位觸發(fā)器(FF)構(gòu)成，在各上述置位復(fù)位觸發(fā)器(FF)之前設(shè)置進(jìn)行各上述置位復(fù)位寄存器(FF)的輸入信號(hào)的電源電壓的變換的電平移位器(LS)，給第i號(hào)置位復(fù)位觸發(fā)器(FF)的復(fù)位端子輸入第i+k號(hào)置位復(fù)位觸發(fā)器(FF)之前的上述電平移位器(LS)輸出信號(hào)。
15.一種顯示器，其特征在于，具備權(quán)利要求11所述的顯示器的驅(qū)動(dòng)電路。
16.一種脈沖輸出方法，從不同的輸出端子順序輸出脈沖，其特征是，生成第1脈沖作為從上述輸出端子輸出的脈沖的源脈沖，進(jìn)行上述第1脈沖的波形變形，使得從上述第1脈沖的至少終端起到規(guī)定期間前為止的電平變?yōu)槊}沖電平的倒相電平，而且生成脈沖電平為規(guī)定的電平和極性的第2脈沖，并從上述輸出端子輸出上述第2脈沖。
17.按照權(quán)利要求16所述的脈沖輸出方法，其特征是，使用在比上述第1脈沖的脈沖終端早上述規(guī)定期間之前具有始端的基準(zhǔn)脈沖決定上述第2脈沖的脈沖終端。
18.按照權(quán)利要求17所述的脈沖輸出方法，其特征是，對(duì)在第i號(hào)(i是自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，是在i+k號(hào)(k是規(guī)定的自然數(shù))上輸出上述第2脈沖的上述輸出端子的上述第1脈沖。
19.按照權(quán)利要求17或18所述的脈沖輸出方法，其特征是，使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端延遲，決定在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的始端。
20.按照權(quán)利要求19所述的脈沖輸出方法，其特征是使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲之后，使用延遲的上述基準(zhǔn)脈沖，直到對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端定時(shí)為止，同時(shí)在該定時(shí)以后，通過(guò)提供上述延遲了的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖。
21.按照權(quán)利要求19所述的脈沖輸出方法，其特征是根據(jù)使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖延遲的脈沖和對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，生成在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖。
22.按照權(quán)利要求17或18所述的脈沖輸出方法，其特征是使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖終端延遲，決定在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖始端。
23.按照權(quán)利要求22所述的脈沖輸出方法，其特征是，使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲，從延遲了的上述第2脈沖終端定時(shí)到對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖始端的定時(shí)為止，使用對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖，同時(shí)在該定時(shí)以后，通過(guò)提供對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的脈沖電平的倒相電平，進(jìn)行上述第1脈沖的上述波形變形，生成在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖。
24.按照權(quán)利要求22所述的脈沖輸出方法，其特征是，根據(jù)使在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖延遲的脈沖、使對(duì)在第i號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖或使該基準(zhǔn)脈沖比上述第2脈沖的延遲少延遲的脈沖、和對(duì)在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖的上述基準(zhǔn)脈沖的邏輯運(yùn)算，進(jìn)行上述第1脈沖的上述波形變形，生成在第i+k號(hào)上輸出上述第2脈沖的上述輸出端子的上述第2脈沖。
25.按照權(quán)利要求16所述的脈沖輸出方法，其特征是使用多個(gè)周期脈沖信號(hào)生成上述第1脈沖，用由任一個(gè)上述周期脈沖信號(hào)規(guī)定的定時(shí)，而且使所用的上述定時(shí)對(duì)各上述第1脈沖不同，決定上述第1脈沖始端的定時(shí)。
全文摘要
以延遲用倒相器電路延遲本級(jí)觸發(fā)器的輸出脈沖而輸入電平移位器的輸入端子。把次級(jí)觸發(fā)器的輸出脈沖輸入本級(jí)觸發(fā)器的復(fù)位端子和電平移位器的啟動(dòng)端子。而且，電平移位器從輸出端子輸出以輸入到輸入端子的脈沖始端為始端，以輸入到啟動(dòng)端子的脈沖始端為終端的取樣脈沖。因此，能提供當(dāng)從不同的輸出端子順序輸出脈沖時(shí)，能減少各脈沖終端的延遲的脈沖輸出電路、用該脈沖輸出電路的顯示器的驅(qū)動(dòng)電路、顯示器和脈沖輸出方法。
文檔編號(hào)G09G3/20GK1680991SQ200410103748
公開(kāi)日2005年10月12日 申請(qǐng)日期2004年12月6日 優(yōu)先權(quán)日2003年12月4日
發(fā)明者橫山真, 鷲尾一, 村上祐一郎, 兵頭健司, 室伏洋 申請(qǐng)人:夏普株式會(huì)社