專利名稱：微電腦、總線控制裝置及總線控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電腦、總線控制裝置及總線控制方法。具體而言，涉及包括OSD(On Screen Display)電路的微電腦及在CPU與OSD電路共同擁有同一個ROM的情況下，總線的控制裝置及控制方法。
在內(nèi)裝了OSD電路的微電腦中，有CPU和OSD電路共同擁有同一個ROM這樣的微電腦。例如在特開平11-102352號公報及特開平11-134291號公報等中公開過這樣的微電腦。在這樣的微電腦中，通過總線控制而讓CPU和OSD電路以1對1的比率交替著訪問ROM。時分地由CPU讀出指令數(shù)據(jù)、由OSD電路讀出顯示數(shù)據(jù)。
專利文獻1特開平11-102352號公報專利文獻2特開平11-134291號公報在上述微電腦中，當(dāng)OSD電路有必要訪問ROM的時候，CPU和OSD電路就必須以1對1的比率交替著訪問ROM。這樣以來，當(dāng)應(yīng)該顯示的文字數(shù)、文字的色數(shù)有了增加，從ROM中讀到OSD電路中的顯示數(shù)據(jù)量增多的時候，有時OSD電路就不能很好地訪問ROM。
在上述微電腦中，交替著重復(fù)出現(xiàn)在OSD電路和ROM之間形成總線的第一時間和在CPU和ROM之間形成總線的第二時間。這樣以來，就可時分地由OSD電路從ROM中讀出顯示數(shù)據(jù)、由CPU從ROM中讀出指令數(shù)據(jù)。根據(jù)從ROM讀到OSD電路中的顯示數(shù)據(jù)的量來決定第一時間的長度。例如，在從ROM讀到OSD電路中的顯示數(shù)據(jù)的量較多的時候，就根據(jù)它來使第一時間長一些。這樣以來，即使應(yīng)該從ROM讀到OSD電路中的顯示數(shù)據(jù)的量較多，OSD電路也能很好地去訪問ROM。
最好是，在上述微電腦中，進一步包括第一總線、第二總線及第三總線。第一總線被設(shè)在ROM與總線切換電路之間；第二總線被設(shè)在OSD電路與總線切換電路之間；第三總線被設(shè)在OSD電路與總線切換電路之間。當(dāng)?shù)却盘枮榈谝浑娖降臅r候，由所述總線切換電路將第一總線和第三總線連接起來，由此而在OSD電路與ROM之間形成總線。另一方面，當(dāng)?shù)却盘枮榈诙娖降臅r候，則由所述總線切換電路將第一總線和第二總線連接起來，由此而在CPU與ROM之間形成總線。
最好是，所述等待信號產(chǎn)生電路根據(jù)應(yīng)該顯示在顯示裝置上的文字數(shù)決定第一時間的長度。
隨著應(yīng)該顯示在顯示裝置上的文字數(shù)的增多，應(yīng)從ROM讀到OSD電路中的顯示數(shù)據(jù)的量就增多。在上述微電腦中，根據(jù)應(yīng)該顯示在顯示裝置上的文字數(shù)決定第一時間的長度。例如，當(dāng)應(yīng)該顯示在顯示裝置上的文字數(shù)較多的時候，就根據(jù)它來將第一時間加長。
最好是，所述等待信號產(chǎn)生電路根據(jù)應(yīng)該顯示在顯示裝置上的文字的色數(shù)決定第一時間的長度。
隨著應(yīng)該顯示在顯示裝置上的文字的色數(shù)的增多，應(yīng)該從ROM讀到OSD電路中的顯示數(shù)據(jù)的量就增多。這里所說的文字的色數(shù)是指能夠選擇的文字的顏色的數(shù)量。在上述微電腦中，根據(jù)應(yīng)該顯示在顯示裝置上的文字的色數(shù)決定第一時間的長度。例如，當(dāng)應(yīng)該顯示在顯示裝置上的文字的色數(shù)較多的時候，就根據(jù)它來將第一時間加長。
根據(jù)本發(fā)明的另一技術(shù)方案所述，總線控制裝置為CPU及OSD電路共同擁有同一個ROM的情況下的總線的控制裝置，它包括等待信號產(chǎn)生電路和總線切換電路。ROM存儲CPU應(yīng)該執(zhí)行的程序及應(yīng)該顯示在顯示裝置上的顯示數(shù)據(jù)。OSD電路將存儲在ROM中的顯示數(shù)據(jù)讀出來并將它輸出到顯示裝置中。等待信號產(chǎn)生電路產(chǎn)生第一時間的第一電平與第二時間的第二電平交替著重復(fù)出現(xiàn)的等待信號。等待信號產(chǎn)生電路根據(jù)從ROM讀到OSD電路中的顯示數(shù)據(jù)的量來決定第一時間的長度。當(dāng)?shù)却盘枮榈谝浑娖降臅r候，就通過總線切換電路在OSD電路和ROM之間形成總線；當(dāng)?shù)却盘枮榈诙娖降臅r候，就通過總線切換電路在CPU和ROM之間形成總線。
最好是，所述等待信號產(chǎn)生電路根據(jù)應(yīng)該顯示在顯示裝置上的文字數(shù)決定第一時間的長度。
最好是，所述等待信號產(chǎn)生電路根據(jù)應(yīng)該顯示在顯示裝置上的文字的色數(shù)決定第一時間的長度。
根據(jù)本發(fā)明的又一技術(shù)方案所述，總線控制方法為CPU及OSD電路共同擁有同一個ROM的情況下的總線的控制方法。ROM存儲CPU應(yīng)該執(zhí)行的程序及應(yīng)該顯示在顯示裝置上的顯示數(shù)據(jù)。OSD電路將存儲在ROM中的顯示數(shù)據(jù)讀出來并將它輸出到顯示裝置中。在上述總線的控制方法下，交替著進行第一處理和第二處理。在第一處理下，在第一時間，在OSD電路與ROM之間形成總線；在第二處理下，在第二時間，在CPU與ROM之間形成總線。根據(jù)從ROM讀到OSD電路中的顯示數(shù)據(jù)的量來決定第一時間的長度。
最好是，根據(jù)應(yīng)顯示在顯示裝置上的文字數(shù)決定上述第一時間的長度。
最好是，根據(jù)應(yīng)該顯示在顯示裝置上的文字的色數(shù)決定上述第一時間的長度。
圖1為表示本發(fā)明的第1個實施例所涉及的微電腦的結(jié)構(gòu)的方框圖。
圖2為用以說明圖1所示的微電腦中的總線控制的流程圖。
圖3為用以說明圖1所示的微電腦中的總線控制的時序圖。
圖4為表示圖1所示的等待信號產(chǎn)生電路的內(nèi)部結(jié)構(gòu)的方框圖。
圖5示出了一個產(chǎn)生等待信號的時序的例子。
圖6為表示本發(fā)明的第2個實施例所涉及的等待信號產(chǎn)生電路的內(nèi)部結(jié)構(gòu)的方框圖。
圖7示出了一個產(chǎn)生等待信號的時序的例子。
(第1個實施例)—微電腦的結(jié)構(gòu)—第1個實施例中微電腦的結(jié)構(gòu)示于圖1中。該微電腦包括CPU101、OSD電路102、總線切換電路103、RAM104、ROM105、地址總線AB1～AB3、數(shù)據(jù)總線DB1～DB3及控制總線CB1～CB3。圖1所示的微電腦內(nèi)裝著OSD電路102，該微電腦被裝在電視、錄像機等AV機中。還有，該微電腦中CPU101和OSD電路102共同擁有同一個ROM105。
ROM105中存儲著CPU101應(yīng)該執(zhí)行的程序(指令數(shù)據(jù))及應(yīng)該顯示在顯示裝置(未示)上的顯示數(shù)據(jù)(例如文字的字體數(shù)據(jù))。
RAM104中存儲著顯示控制數(shù)據(jù)。這里所說的顯示控制數(shù)據(jù)為應(yīng)該在屏幕上顯示出來的文字的種類(例如文字符號)、文字色、背景色及是否忽亮忽滅等附加信息。
地址總線AB1/數(shù)據(jù)總線DB1/控制總線CB1被設(shè)置在ROM105和總線切換電路103之間。地址從總線切換電路103經(jīng)由地址總線AB1施加給ROM105；數(shù)據(jù)經(jīng)由數(shù)據(jù)總線DB1在ROM105和總線切換電路103之間進行傳輸；控制信號從總線切換電路103經(jīng)由控制總線CB1施加給ROM105。
地址總線AB2/數(shù)據(jù)總線DB2/控制總線CB2被設(shè)置在總線切換電路103和CPU101之間。地址從CPU101經(jīng)由地址總線AB2施加給總線切換電路103；數(shù)據(jù)經(jīng)由數(shù)據(jù)總線DB2在CPU101和總線切換電路103之間進行傳輸；控制信號從CPU101經(jīng)由控制總線CB2施加給總線切換電路103。
地址總線AB3/數(shù)據(jù)總線DB3/控制總線CB3被設(shè)置在總線切換電路103和OSD電路102之間。地址從OSD電路102經(jīng)由地址總線AB3施加給總線切換電路103；數(shù)據(jù)經(jīng)由數(shù)據(jù)總線DB3在OSD電路102和總線切換電路103之間進行傳輸；控制信號從OSD電路102經(jīng)由控制總線CB3施加給總線切換電路103。
OSD電路102根據(jù)來自RAM104的顯示控制數(shù)據(jù)DCS從ROM105中讀出顯示數(shù)據(jù)。OSD電路102根據(jù)從ROM105讀出的顯示數(shù)據(jù)與來自RAM104的顯示控制數(shù)據(jù)DCS產(chǎn)生OSD顯示信號，并將它輸出到顯示裝置(未示)中。這樣以來，就在電子束管、液晶顯示裝置等顯示畫面(顯示裝置)上顯示出節(jié)目、音量等各種信息。
OSD電路102中包括等待信號產(chǎn)生電路400。等待信號產(chǎn)生電路400，根據(jù)來自RAM104的顯示控制數(shù)據(jù)DCS產(chǎn)生第一時間的高電平(邏輯高電平)和第二時間的低電平(邏輯低電平)交替著重復(fù)出現(xiàn)的等待信號WS。
當(dāng)?shù)却盘朩S為高電平的時候，總線切換電路103就將地址總線AB1/數(shù)據(jù)總線DB1/控制總線CB1與地址總線AB3/數(shù)據(jù)總線DB3/控制總線CB3連接起來，而在OSD電路102與ROM105之間形成總線。另一方面，當(dāng)?shù)却盘朩S為低電平的時候，總線切換電路103就將地址總線AB1/數(shù)據(jù)總線DB1/控制總線CB1與地址總線AB2/數(shù)據(jù)總線DB2/控制總線CB2連接起來，而在CPU101與ROM105之間形成總線。
—總線的控制—下面，參考圖2，說明按上述構(gòu)成的微電腦中的總線的控制。
首先，在OSD電路102訪問ROM105之前，從RAM104中讀入顯示控制數(shù)據(jù)DCS(ST201)。
OSD電路102內(nèi)的等待信號產(chǎn)生電路400根據(jù)顯示控制數(shù)據(jù)DCS產(chǎn)生等待信號WS(ST202)，并將它輸出到CPU101及總線切換電路103中。
當(dāng)?shù)却盘朩S為高電平的時候，CPU101就使允許讀信號(控制信號)為高電平(非激活)，而使從ROM105中讀出數(shù)據(jù)無效。這樣讓CPU101停止訪問ROM105而使CPU101處于訪問等待狀態(tài)?？偩€切換電路103將地址總線AB1/數(shù)據(jù)總線DB1/控制總線CB1與地址總線AB3/數(shù)據(jù)總線DB3/控制總線CB3連接起來。這樣以來，地址及允許讀信號(控制信號)就被從OSD電路102施加給ROM105(ST203，ST204，ST205)。存儲在已給出的地址下的顯示數(shù)據(jù)被從ROM105讀到數(shù)據(jù)總線DB1中。已讀出的數(shù)據(jù)經(jīng)由總線切換電路103及數(shù)據(jù)總線DB3被輸出到OSD電路102中(ST206)。
另一方面，在等待信號WS為低電平的時候，OSD電路102就使允許讀信號(控制信號)為高電平(非激活)，而使從ROM105中讀出數(shù)據(jù)無效。這樣讓OSD電路102停止訪問ROM105而使OSD電路102處于訪問等待狀態(tài)。總線切換電路103將地址總線AB1/數(shù)據(jù)總線DB1/控制總線CB1與地址總線AB2/數(shù)據(jù)總線DB2/控制總線CB2連接起來。這樣以來，地址及允許讀信號(控制信號)就被從CPU101施加給ROM105(ST203，ST207，ST208)。存儲在已給出的地址下的命令數(shù)據(jù)被從ROM105讀到數(shù)據(jù)總線DB1中。已讀出的數(shù)據(jù)經(jīng)由總線切換電路103及數(shù)據(jù)總線DB2被輸出到CPU101中(ST209)。
上述總線控制中的時序圖示于圖3中。如圖3所示，當(dāng)?shù)却盘朩S為高電平的時候，讓CPU101停止訪問ROM105而使CPU101處于訪問等待狀態(tài)，將來自O(shè)SD電路102的地址作為選擇地址施加給ROM105。存儲在該選擇地址下的ROM數(shù)據(jù)經(jīng)由數(shù)據(jù)總線DB1、DB3被輸出到OSD電路102中。
另一方面，當(dāng)?shù)却盘朩S為低電平的時候，就讓OSD電路102停止訪問ROM105而使OSD電路102處于訪問等待狀態(tài)。將來自CPU101的地址作為選擇地址施加給ROM105。存儲在該選擇地址中的ROM數(shù)據(jù)經(jīng)由數(shù)據(jù)總線DB1、DB2被輸出到CPU101中。
—等待信號產(chǎn)生電路400的結(jié)構(gòu)—
圖4示出了等待信號產(chǎn)生電路400的內(nèi)部結(jié)構(gòu)。等待信號產(chǎn)生電路400包括計數(shù)電路401及輸出電路402。計數(shù)電路401計數(shù)應(yīng)該顯示出來的文字數(shù)(顯示文字數(shù))；輸出電路402根據(jù)從計數(shù)電路401中輸出的計數(shù)值CNT產(chǎn)生等待信號WS。
—等待信號產(chǎn)生電路400的工作情況—下面，對按上述構(gòu)成的等待信號產(chǎn)生電路400的工作情況進行說明。
首先，將存儲在RAM104中的顯示控制數(shù)據(jù)取到計數(shù)電路401中。RAM104對每一個應(yīng)該顯示出來的文字存儲著一個顯示控制數(shù)據(jù)DCS。
其次，計數(shù)電路401在規(guī)定時間(例如一條線)計數(shù)顯示控制數(shù)據(jù)DCS的取入次數(shù)，并將那一計數(shù)值CNT作為顯示文字數(shù)輸向輸出電路402。
其次，輸出電路402根據(jù)計數(shù)值CNT決定等待信號WS成為高電平的那第一時間的長度。計數(shù)值CNT越大，輸出電路402就將第一時間決定得越長。這里，基準單位T被設(shè)為系統(tǒng)時鐘的2個周期那么長，第一時間的長度被定為(CNT×T)。另一方面，第二時間的長度被定為系統(tǒng)時鐘的2個周期那么長，第二時間的長度與計數(shù)值CNT無關(guān)是一定的。輸出電路402將第一時間的的高電平和第二時間的的低電平交替著重復(fù)出現(xiàn)的等待信號WS輸出到CPU101及總線切換電路103中。
圖5示出了產(chǎn)生等待信號WS的時序的一個例子。如圖5所示，假定一開始讓它顯示“ABCDE”這五個字母。RAM104對每一個文字存儲著一個顯示控制數(shù)據(jù)DCS，在讓它顯示出“ABCDE”的時候，顯示控制數(shù)據(jù)DCS就被輸出5次。取入顯示控制數(shù)據(jù)DCS的計數(shù)電路401的計數(shù)值CNT就為5。結(jié)果是，輸出電路402將第一時間定為系統(tǒng)時鐘的10個周期(5×2)那么長；將第二時間定為系統(tǒng)時鐘的2個周期那么長。
其次，假定在屏幕上顯示“O”這一個字母。在讓它顯示出“O”的時候，顯示控制數(shù)據(jù)DCS就被輸出1次。取入顯示控制數(shù)據(jù)DCS的計數(shù)電路401的計數(shù)值CNT為1。結(jié)果是，輸出電路402將第一時間定為系統(tǒng)時鐘的2個周期(1×2)那么長；將第二時間定為系統(tǒng)時鐘的2個周期那么長。
與顯示“O”這一個字母的時候相比，顯示“ABCDE”這五個字母時顯示數(shù)據(jù)量就多。但是，與顯示“O”這一個字母的時候相比，顯示“ABCDE”這五個字母時，等待信號WS的第一時間的長度就較長，可利用這一段長出來的時間來將顯示數(shù)據(jù)取到OSD電路102中。
—效果—如上所述，根據(jù)第1個實施例，通過改變等待信號WS成為高電平的第一時間的長度，就能改變CPU101與OSD電路102訪問ROM的時間比。這樣以來，就可根據(jù)所計數(shù)的顯示文字數(shù)加長第一時間，讓CPU101停止訪問ROM105，而增大OSD電路102訪問ROM105的訪問密度。以解決以下問題，即由于應(yīng)該在屏幕上顯示出來的文字數(shù)的增加而使應(yīng)該讀到OSD電路102中的顯示數(shù)據(jù)的量增加而不能很好地去訪問ROM。結(jié)果是，OSD電路102能夠根據(jù)顯示數(shù)據(jù)量而高效地去訪問ROM。
需提一下，這里設(shè)基準單位T為系統(tǒng)時鐘的2個周期那么長，但基準單元T的長度并不限于此。例如還可將基準單位T設(shè)定為系統(tǒng)時鐘的1個周期那么長。再就是，雖然將第二時間設(shè)定為系統(tǒng)時鐘的2個周期那么長，但第二時間的長度并不限于此。還可將第二時間設(shè)定為系統(tǒng)時鐘的1個周期那么長。
(第2個實施例)第2個實施例所涉及的微電腦包括圖6所示的等待信號產(chǎn)生電路600以代替圖4所示的等待信號產(chǎn)生電路400，其它結(jié)構(gòu)皆與第1個實施例相同。
—等待信號產(chǎn)生電路600的內(nèi)部結(jié)構(gòu)—如圖6所示，等待信號產(chǎn)生電路600包括寄存器601及輸出電路602。寄存器601中設(shè)定了應(yīng)該在屏幕上顯示出來的文字的色數(shù)(顯示文字的色數(shù))。這里所說的顯示文字的色數(shù)指可選擇的文字的顏色的數(shù)量。輸出電路602根據(jù)設(shè)定在寄存器601中的顯示文字的色數(shù)的值NB來產(chǎn)生等待信號WS。
—等待信號產(chǎn)生電路600的工作情況—下面，說明按上述構(gòu)成的等待信號產(chǎn)生電路600的工作情況。
首先，顯示文字的色數(shù)被設(shè)定在寄存器601中。
其次，輸出電路602根據(jù)設(shè)定在寄存器601中的顯示文字的色數(shù)NB決定等待信號WS成為高電平的第一時間的長度。顯示文字的色數(shù)NB越多，輸出電路602就將第一時間的長度決定得越長。這里，基準單位T被設(shè)為系統(tǒng)時鐘的2個周期那么長，第一時間被定為(NB×T)。另一方面，第二時間被定為系統(tǒng)時鐘的2個周期那么長，第二時間的長度與色數(shù)NB無關(guān)是一定的。輸出電路602將第一時間的高電平和第二時間的低電平交替著重復(fù)出現(xiàn)的等待信號WS輸出到CPU101及總線切換電路103中。
圖7示出了產(chǎn)生等待信號的時序的一個例子。如圖7所示，假設(shè)一開始，顯示有兩種色數(shù)的文字“A”。這時的顯示數(shù)據(jù)量就是一種色數(shù)時的2倍。設(shè)定在寄存器601中的色數(shù)值NB就為2。因此，輸出電路602將第一時間定為系統(tǒng)時鐘的4個周期(2×2)那么長；將第二時間定為系統(tǒng)時鐘的2個周期那么長。
其次，假設(shè)是顯示有4種色數(shù)的文字“O”。
這時的顯示數(shù)據(jù)量又是一種色數(shù)時的4倍。設(shè)定在寄存器601中的色數(shù)值NB就為4。結(jié)果是，輸出電路602將第一時間定為系統(tǒng)時鐘的8個周期(4×2)那么長；將第二時間定為系統(tǒng)時鐘的2個周期那么長。
與顯示有兩種色數(shù)的字母“A”的時候相比，顯示有四種色數(shù)的字母“O”的時候，顯示數(shù)據(jù)量增多。但是，與顯示有兩種色數(shù)的字母“A”的時候相比，顯示有四種色數(shù)的字母“O”的時候，等待信號WS的第一時間就較長，就可利用加長的這一段時間將顯示數(shù)據(jù)取到OSD電路102中。
—效果—如上所述，根據(jù)第2個實施例，可根據(jù)顯示文字色數(shù)的增加來加長第一時間，讓CPU101停止訪問ROM105，而增大OSD電路102訪問ROM105的訪問密度，以解決以下問題，即應(yīng)該讀到OSD電路102中的顯示數(shù)據(jù)的量由于顯示文字的色數(shù)的增加而增加，而不能很好地去訪問ROM。結(jié)果是，OSD電路102能夠根據(jù)顯示數(shù)據(jù)量而高效地訪問ROM。
需提一下，這里設(shè)基準單位T為系統(tǒng)時鐘的2個周期那么長，但基準單元T的長度并不限于此。例如還可設(shè)基準單位T為系統(tǒng)時鐘的1個周期那么長。再就是，雖然設(shè)第二時間為系統(tǒng)時鐘的2個周期那么長，但第二時間的長度并不限于此。例如還可設(shè)第二時間為系統(tǒng)時鐘的1個周期那么長。
而且，還可將第2個實施例所涉及的等待信號產(chǎn)生電路600和第1個實施例所涉及的等待信號產(chǎn)生電路400組合在一起，產(chǎn)生考慮了顯示文字數(shù)及顯示文字的色數(shù)這兩面問題的等待信號WS。
權(quán)利要求
1.一種微電腦，它為CPU及OSD電路共同擁有同一個ROM的情況下的微電腦，其中包括CPU；存儲著所述CPU應(yīng)該執(zhí)行的程序及應(yīng)該顯示在顯示裝置上的顯示數(shù)據(jù)的ROM；將存儲在所述ROM中的顯示數(shù)據(jù)讀出來并將它輸出到所述顯示裝置中的屏幕顯示(OSD)電路中；產(chǎn)生第一時間的第一電平與第二時間的第二電平交替著重復(fù)出現(xiàn)的等待信號的等待信號產(chǎn)生電路；及當(dāng)所述等待信號為第一電平的時候，在所述OSD電路與所述ROM之間形成總線；而當(dāng)所述等待信號為第二電平的時候，在所述CPU與所述ROM之間形成總線的總線切換電路，所述等待信號產(chǎn)生電路，根據(jù)從所述ROM讀到所述OSD電路中的顯示數(shù)據(jù)的量決定所述第一時間的長度。
2.根據(jù)權(quán)利要求1所述的微電腦，其中進一步包括被設(shè)在所述ROM與所述總線切換電路之間的第一總線；被設(shè)在所述CPU與所述總線切換電路之間的第二總線；及被設(shè)在所述OSD電路與所述總線切換電路之間的第三總線，當(dāng)所述等待信號為第一電平的時候，由所述總線切換電路將所述第一總線和所述第三總線連接起來；當(dāng)所述等待信號為第二電平的時候，由所述總線切換電路將所述第一總線和所述第二總線連接起來。
3.根據(jù)權(quán)利要求1所述的微電腦，其中所述等待信號產(chǎn)生電路，根據(jù)應(yīng)該顯示在所述顯示裝置上的文字數(shù)決定所述第一時間的長度。
4.根據(jù)權(quán)利要求1所述的微電腦，其中所述等待信號產(chǎn)生電路，根據(jù)應(yīng)該顯示在所述顯示裝置上的文字的色數(shù)決定所述第一時間的長度。
5.一種總線控制裝置，為CPU及屏幕顯示(OSD)電路共同擁有同一個ROM的情況下的總線的控制裝置，其中所述ROM存儲所述CPU應(yīng)該執(zhí)行的程序及應(yīng)該屏幕顯示在顯示裝置上的顯示數(shù)據(jù)；所述OSD電路將存儲在所述ROM中的顯示數(shù)據(jù)讀出來并將它輸出到所述顯示裝置中；所述總線控制裝置，包括產(chǎn)生第一時間的第一電平與第二時間的第二電平交替著重復(fù)出現(xiàn)的等待信號的等待信號產(chǎn)生電路；及當(dāng)所述等待信號為第一電平的時候，在所述OSD電路和所述ROM之間形成總線；當(dāng)所述等待信號為第二電平的時候，在所述CPU和所述ROM之間形成總線的總線切換電路；所述等待信號產(chǎn)生電路，根據(jù)從所述ROM讀到所述OSD電路中的顯示數(shù)據(jù)的量決定所述第一時間的長度。
6.根據(jù)權(quán)利要求5所述的總線控制裝置，其中所述等待信號產(chǎn)生電路，根據(jù)應(yīng)該顯示在所述顯示裝置上的文字數(shù)決定所述第一時間的長度。
7.根據(jù)權(quán)利要求5所述的總線控制裝置，其中所述等待信號產(chǎn)生電路，根據(jù)應(yīng)該顯示在所述顯示裝置上的文字的色數(shù)決定所述第一時間的長度。
8.一種總線控制方法，為CPU及屏幕顯示(OSD)電路共同擁有同一個ROM的情況下的總線的控制方法，其中所述ROM存儲所述CPU應(yīng)該執(zhí)行的程序及應(yīng)該顯示在顯示裝置上的顯示數(shù)據(jù)；所述OSD電路將存儲在所述ROM中的顯示數(shù)據(jù)讀出來并將它輸出到所述顯示裝置中；在所述總線的控制方法下，交替著進行第一處理和第二處理，在所述第一處理下，在第一時間，在所述OSD電路與所述ROM之間形成總線；在所述第二處理下，在第二時間，在所述CPU與所述ROM之間形成總線；根據(jù)從所述ROM讀到所述OSD電路中的顯示數(shù)據(jù)的量來決定所述第一時間的長度。
9.根據(jù)權(quán)利要求8所述的總線控制方法，其中根據(jù)應(yīng)該顯示在所述顯示裝置上的文字數(shù)決定上述第一時間的長度。
10.根據(jù)權(quán)利要求8所述的總線控制方法，其中根據(jù)應(yīng)該顯示在所述顯示裝置上的文字的色數(shù)決定上述第一時間的長度。
全文摘要
本發(fā)明公開了一種微電腦、總線控制裝置及總線控制方法。讓OSD電路根據(jù)顯示數(shù)據(jù)量高效地去訪問ROM。等待信號產(chǎn)生電路400，根據(jù)來自RAM104的顯示控制數(shù)據(jù)DCS產(chǎn)生第一時間的高電平和第二時間的低電平交替著重復(fù)出現(xiàn)的等待信號WS。顯示數(shù)據(jù)量越多，等待信號產(chǎn)生電路400就使等待信號WS的第一時間越長。當(dāng)?shù)却盘朩S為高電平時，總線切換電路103將地址總線AB1/數(shù)據(jù)總線DB1/控制總線CB1與地址總線AB3/數(shù)據(jù)總線DB3/控制總線CB3連接起來；當(dāng)?shù)却盘朩S為低電平時，總線切換電路103則將地址總線AB1/數(shù)據(jù)總線DB1/控制總線CB1與地址總線AB2/數(shù)據(jù)總線DB2/控制總線CB2連接起來。
文檔編號G09G1/16GK1441360SQ03106438
公開日2003年9月10日 申請日期2003年2月25日 優(yōu)先權(quán)日2002年2月28日
發(fā)明者東利彥, 松村俊浩 申請人:松下電器產(chǎn)業(yè)株式會社