專利名稱：適用于共晶封裝的半導體芯片背面金屬化結構的制作方法
技術領域：
本實用新型涉及一種適用于共晶封裝的半導體芯片的背面金屬化結構。屬于集成電路或分立器件芯片制造技術領域。
背景技術：
近年來，受激烈的國際化市場競爭與LED行業(yè)發(fā)展沖擊影響，半導體芯片市場競爭進入白熱化。隨著市場競爭持續(xù)升級，芯片市場已經(jīng)逐漸從以產品價格競爭為主的競爭格局轉向以產品質量競爭與價格競爭并存的競爭態(tài)勢。產品的成本、產品的可靠性已經(jīng)成為衡量產品競爭力的主要標準。而作為分立器件制造上成本與質量的關鍵工序——背面金屬化，由于成本消耗高、工藝陳舊，已經(jīng)越來越難以滿足生產的需要。在本實用新型作出以前，常用的適用于共晶封裝的背面金屬化工藝方法有如下兩種現(xiàn)行工藝一步驟一、采用蒸發(fā)方式在硅表面上鍍上非貴金屬的粘附層，粘附層采用的金屬一般是鈦或釩或鉻；步驟二、在粘附層的表面再鍍上，阻擋層，阻擋層一般采用金、鍺、銻等貴金屬的合金，也有采用鎳、錫銅合金作阻擋層的；步驟三、在阻擋層的表面再鍍上貴金屬的導電層，導電層采用的是貴金屬金。不足之處在于1、背面金屬化層工藝不夠穩(wěn)定，易造成致命失效；2、與后續(xù)封裝工藝配合不佳。現(xiàn)行工藝二步驟一、工藝中的粘附層、阻擋層、導電層由采用蒸發(fā)的方式一次性在硅表面上形成的單層貴金屬金組成。步驟二、在一定的溫度和氣氛下，對蒸發(fā)了金的硅片進行合金，形成穩(wěn)定的背面金屬化層；不足之處在于成本高昂。綜上現(xiàn)行的兩種工藝還達不到低成本、高穩(wěn)定性、高可靠性及與后續(xù)封裝工藝配合良好的綜合要求。
發(fā)明內容本實用新型的目的在于克服上述不足，提供一種能降低芯片背面金屬化成本及提高產品可靠性的適用于共晶裝片的半導體芯片背面金屬化結構。本實用新型的目的是這樣實現(xiàn)的一種適用于共晶封裝的半導體芯片背面金屬化結構，包括硅片背面襯底，在硅片背面襯底的表面，形成有粘附層，在粘附層的表面形成有阻擋層，在阻擋層的表面形成有導電層；所述粘附層為非貴金屬鋁或鈦、鋁或鉻、鋁與硅進行合金形成的粘附層；所述阻擋層為非貴金屬鈦、鎳、錫銅合金或者釩、鎳、錫銅合金或者鉻、鎳、錫銅合金依次形成的金屬復合層；所述導電層為貴金屬金。本實用新型的有益效果是1、本實用新型改變了傳統(tǒng)的背面金屬化結構及工藝，將多層貴金屬蒸發(fā)或濺射與合金工藝兩種不同的加工工藝結合在一起，采用步驟一的方式將非貴金屬層與硅進行合金形成粘附層，大大提高了背面金屬化的可靠性。采用價格低廉的非貴金屬的阻擋層替代現(xiàn)行工藝一中可能采用的成本高昂的貴金屬合金的阻擋層；采用價格低廉的非貴金屬的粘附層和阻擋層替代現(xiàn)行工藝二的成本高昂的貴金屬的粘附層和阻擋層，有效降低了背面金屬化的成本。2、本實用新型中采用非貴金屬的粘附層同樣達到了與硅粘附良好、性能穩(wěn)定的效果，該非貴金屬粘附層達到了對粘附層的以下基本要求本身不與相鄰金屬形成高阻化合物、能阻擋導電層和過渡層不與硅形成高阻化合物、能與硅形成良好的低歐姆接觸、熱膨脹系數(shù)與硅相近。3、本實用新型中采用非貴金屬的阻擋層也同樣達到了與上下兩層金屬粘附良好、 性能穩(wěn)定、能抗焊料焊接時的熔蝕作用、熱膨脹系介于粘附層與導電層之間的阻擋層要求。如果采用其他金屬則不能達到以上效果，難以滿足共晶裝片的要求。本實用新型和現(xiàn)行工藝路線對比情況見圖1。

圖1本實用新型背面金屬化工藝與現(xiàn)行工藝比較圖。圖2為本實用新型半導體芯片背面金屬化結構斷面圖。圖中附圖標記導電層1阻擋層2粘附層3硅片背面襯底4。
具體實施方式
參見圖2，圖2為本實用新型半導體芯片背面金屬化結構斷面圖。由圖2可以看出，本實用新型適用于共晶封裝的半導體芯片背面金屬化結構，包括硅片背面襯底4，在硅片背面襯底4的表面，形成有粘附層3，在粘附層3的表面形成有阻擋層2，在阻擋層2的表面形成有導電層1 ；所述粘附層3為非貴金屬鋁或鈦、鋁或鉻、鋁與硅進行合金形成的粘附層；所述阻擋層2為非貴金屬鈦、鎳、錫銅合金或者釩、鎳、錫銅合金或者鉻、鎳、錫銅合金依次形成的金屬復合層；所述導電層1為貴金屬金。其制作方法包括以下工藝步驟步驟一、在硅片背面襯底4的表面，先采用蒸發(fā)或濺射的方式鍍上鋁或鈦、鋁或鉻、鋁等非貴金屬，然后在一定的溫度300°C _400°C和氣氛隊或H2、6. 5L/min下進行合金， 使非貴金屬與硅進行合金形成粘附層3 ；步驟二、再在粘附層3的表面采用蒸發(fā)或者濺射的方式依次鍍上鈦、鎳、錫銅合金或者釩、鎳、錫銅合金或者鉻、鎳、錫銅合金等非貴金屬形成阻擋層2 ；[0034]步驟三、最后再在阻擋層2的表面采用蒸發(fā)或者濺射的方式鍍上貴金屬金，形成導電層1。所述步驟一中，鈦、鋁或鉻、鋁為金屬復合層，非貴金屬總厚度為0. 5微米至5微米。所述步驟二中，各層金屬厚度分別為鈦或鉻或釩0. 05微米至0. 2微米；鎳0. 1微米至0. 5微米；錫銅合金1微米至4微米。所述步驟三中，金層的厚度為0. 05-0. 3微米。各金屬層的具體厚度還需根據(jù)后續(xù)封裝工藝的需求決定。
權利要求1.一種適用于共晶封裝的半導體芯片背面金屬化結構，包括硅片背面襯底(4)，其特征在于在硅片背面襯底(4)的表面，形成有粘附層(3)，在粘附層(3)的表面形成有阻擋層 (2)，在阻擋層(2)的表面形成有導電層(1);所述粘附層(3)為非貴金屬鋁或鈦、鋁或鉻、鋁與硅進行合金形成的粘附層；所述阻擋層(2)為非貴金屬鈦、鎳、錫銅合金或者釩、鎳、錫銅合金或者鉻、鎳、錫銅合金依次形成的金屬復合層；所述導電層(1)為貴金屬金。
2.根據(jù)權利要求1所述的一種適用于共晶封裝的半導體芯片背面金屬化結構，其特征在于所述非貴金屬鋁或鈦、鋁或鉻、鋁總厚度為0. 5微米至5微米；所述阻擋層(2)各層金屬厚度分別為鈦或鉻或釩0. 05微米至0. 2微米；鎳0. 1微米至0. 5微米；錫銅合金 1微米至4微米；所述金層的厚度為0. 05-0. 3微米。
專利摘要本實用新型涉及一種適用于共晶封裝的半導體芯片背面金屬化結構，屬于集成電路或分立器件芯片制造技術領域。包括硅片背面襯底(4)，在硅片背面襯底(4)的表面，形成有粘附層(3)，在粘附層(3)的表面形成有阻擋層(2)，在阻擋層(2)的表面形成有導電層(1)；所述粘附層(3)為非貴金屬鋁或鈦、鋁或鉻、鋁與硅進行合金形成的粘附層；所述阻擋層(2)為非貴金屬鈦、鎳、錫銅合金或者釩、鎳、錫銅合金或者鉻、鎳、錫銅合金依次形成的金屬復合層；所述導電層(1)為貴金屬金。本實用新型結構能滿足共晶裝片的要求，能降低芯片背面金屬化成本及提高產品可靠性。
文檔編號B32B15/04GK202103037SQ20112022028
公開日2012年1月4日 申請日期2011年6月27日 優(yōu)先權日2011年6月27日
發(fā)明者馮東明, 葉新民, 王文源, 王新潮, 袁昌發(fā) 申請人:江陰新順微電子有限公司