快遞柜的鎖控電路和控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及物流技術(shù)領(lǐng)域，特別是涉及一種快遞柜的鎖控電路和控制電路。
【背景技術(shù)】
[0002]電子商務(wù)的快速發(fā)展帶來了物流快遞業(yè)的突飛猛進(jìn)，快遞的派送通常由快遞人員將快遞送到收件人的地址處，等收件人簽收快遞后，則完成快遞的派送。
[0003]這種傳統(tǒng)的派送模式，存在快件太多，派送困難，并且如果派送時(shí)間與客戶收件時(shí)間不一致，會造成不必要的等待等問題，從而導(dǎo)致快遞送件的成本較高，并且投遞效率較低。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供的快遞柜的鎖控電路和控制電路，可以控制電子鎖的開啟。
[0005]根據(jù)本發(fā)明的一方面，提供快遞柜的鎖控電路，鎖控電路包括CPU、控制開啟電路、U/I轉(zhuǎn)換電路、電子鎖控制電路和電源；
[0006]所述電子鎖控制電路的第一輸入端、第二輸入端和第三輸入端分別與所述CPU的第一輸出端、第二輸出端和第三輸出端相連接，所述電子鎖控制電路的輸出端與電子鎖相連接，用于檢測所述電子鎖的狀態(tài)；
[0007]所述控制開啟電路的第一輸入端和第二輸入端分別與所述CPU的第四輸出端和第五輸出端相連接，所述控制開啟電路的輸出端與所述電子鎖控制電路的第四輸入端相連接，用于控制所述電子鎖的開啟；
[0008]所述U/I轉(zhuǎn)換電路的第一輸入端和第二輸入端分別與所述CPU的第六輸出端和第七輸出端相連接，用于將電壓信號轉(zhuǎn)換為電流信號。
[0009]所述電源的輸入端與所述CPU的第八輸出端相連接，用于提供能量。
[0010]根據(jù)本發(fā)明的另一方面，提供快遞柜的控制電路，所述控制電路包括主控制電路、從控制電路和如權(quán)I所示的鎖控電路；
[0011]所述主控制電路，與所述從控制電路相連接，用于發(fā)送電壓信號；
[0012]所述從控制電路，分別與所述主控制電路和所述鎖控電路相連接，用于接收所述主控制電路發(fā)送的電壓信號，并將所述電壓信號轉(zhuǎn)化成電流信號；
[0013]所述鎖控電路，分別與所述從控制電路和所述電子鎖相連接，用于控制所述電子鎖的開啟。
[0014]本發(fā)明實(shí)施例提供的快遞柜的鎖控電路和控制電路，通過檢測電子鎖的狀態(tài)和控制電子鎖的開啟，從而使電子鎖通過執(zhí)行鎖控電路的指令信息，將快遞柜開啟。
【附圖說明】
[0015]圖1為本發(fā)明實(shí)施例提供的快遞柜的鎖控電路示意圖；
[0016]圖2為本發(fā)明實(shí)施例提供的控制開啟電路不意圖；
[0017]圖3為本發(fā)明實(shí)施例提供的U/I轉(zhuǎn)換電路示意圖；
[0018]圖4為本發(fā)明實(shí)施例提供的快遞柜的控制電路示意圖。
【具體實(shí)施方式】
[0019]本發(fā)明的總體構(gòu)思是，通過檢測電子鎖的狀態(tài)和控制電子鎖的開啟，從而使電子鎖通過執(zhí)行鎖控電路的指令信息，將快遞柜開啟。
[0020]下面結(jié)合附圖對本發(fā)明實(shí)施例提供的快遞柜的鎖控電路和控制電路進(jìn)行詳細(xì)描述。
[0021]圖1為本發(fā)明實(shí)施例提供的快遞柜的鎖控電路示意圖。
[0022]參照圖1，鎖控電路30包括CPU31、控制開啟電路32、U/1轉(zhuǎn)換電路33、電子鎖控制電路35和電源34 ；
[0023]所述電子鎖控制電路35的第一輸入端、第二輸入端和第三輸入端分別與所述CPU31的第一輸出端、第二輸出端和第三輸出端相連接，所述電子鎖控制電路35的輸出端與電子鎖36相連接，用于檢測所述電子鎖的狀態(tài)；
[0024]所述控制開啟電路32的第一輸入端和第二輸入端分別與所述CPU31的第四輸出端和第五輸出端相連接，所述控制開啟電路32的輸出端與所述電子鎖控制電路35的第四輸入端相連接，用于控制所述電子鎖36的開啟；
[0025]所述U/I轉(zhuǎn)換電路33的第一輸入端和第二輸入端分別與所述CPU31的第六輸出端和第七輸出端相連接，用于將電壓信號轉(zhuǎn)換為電流信號。
[0026]所述電源34的輸入端與所述CPU31的第八輸出端相連接，用于提供能量。
[0027]根據(jù)本發(fā)明的示例性實(shí)施例，所述控制開啟電路32具體參照如圖2所示的控制開啟電路示意圖。
[0028]NPN型三極管Q8的基極連接至所述CPU的第五輸出端，發(fā)射極連接至電容C9的一端和接地，集電極連接至電阻R5的一端和所述電容C9的另一端，所述電阻R5的另一端連接至所述CPU的第四輸出端，NPN型三極管Q2的基極連接至所述電容C9的另一端，發(fā)射極接地，集電極連接至電阻R2的一端，所述電阻R2的另一端連接至電容Cl的一端、電阻Rl的一端和PNP型三極管Ql的基極，所述電阻Rl的另一端連接至所述電容Cl的另一端和所述PNP型三極管Ql的發(fā)射極，所述電容Cl的另一端連接至電源，所述PNP型三極管Ql的集電極連接至電容C6的一端和電壓Ul的輸入，所述電容C6的另一端接地，所述電壓Ul的輸出連接至電容C7的一端和所述電子鎖控制電路的第四輸入端，所述電容C7的另一端連接至二極管D9的陽極和接地，所述二極管D9的陰極連接至所述電子鎖控制電路的第四輸入端。
[0029]根據(jù)本發(fā)明的示例性實(shí)施例，所述U/I轉(zhuǎn)換電路33具體參照如圖3所示的U/I轉(zhuǎn)換電路示意圖。
[0030]電容C19的一端連接至所述CPU的第六輸出端，另一端連接至電阻R3的一端，所述電阻R3的另一端與電阻R20的一端和NPN型三極管Q4的基極相連，所述電阻R20的另一端接地，所述NPN型三極管Q4的集電極與電阻R7的一端相連，發(fā)射極與電阻R24的一端相連，所述電阻R24的另一端與NPN型三極管Q3的發(fā)射極和電阻RlO的一端相連，所述電阻RlO的一端與二極管D2的陽極和所述NPN型三極管Q3的發(fā)射極相連，所述二極管D2的陰極與電容C20的一端和電阻RlO的另一端相連，所述電容C20的另一端接地，所述電阻RlO的另一端連接至所述NPN型三極管Q3的基極、所述二極管D2的陰極和二極管D4的陽極，所述二極管