本發(fā)明涉及一種信號讀取電路及其控制方法,特別是關(guān)于感測元件的信號讀取電路及其控制方法具有該信號讀取電路的脈搏檢測器。
背景技術(shù):
借由信號讀取電路,舉凡光信號、熱信號或生醫(yī)信號等類比信號都可以經(jīng)過適當(dāng)?shù)脑鲆婊蜓a(bǔ)償,以供使用者進(jìn)行后續(xù)的分析處理。甚至還可以對所述的類比信號進(jìn)行適當(dāng)?shù)娜樱纬呻x散信號或數(shù)位信號,以方便使用者進(jìn)行數(shù)位信號處理。
在系統(tǒng)上,往往會將各區(qū)塊電路的效能視為與標(biāo)準(zhǔn)規(guī)范一致。但是在實(shí)際電路上而言,各部分電路的元件在極端環(huán)境下或在經(jīng)過長時間的運(yùn)作之后,往往會依據(jù)其物理特性產(chǎn)生程度不一的劣化現(xiàn)象,致使電路參數(shù)飄移,影響到電路效能。以信號讀取電路來說,電路中的晶體管的導(dǎo)通電阻值或門檻電壓值常常會因此偏離原先所設(shè)計的預(yù)設(shè)值,造成信號讀取電路的輸出失準(zhǔn),而令后續(xù)處理分析出錯。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明所要解決的技術(shù)問題是提供一種信號讀取電路及其控制方法,以克服晶體管劣化導(dǎo)致參數(shù)飄移而令信號讀取電路輸出失準(zhǔn)的問題。
為了實(shí)現(xiàn)上述目的,本發(fā)明提供了一種信號讀取電路,所述的信號讀取電路包括第一晶體管、第二晶體管、放大器與電阻。第一晶體管的第一端用以接收第一基準(zhǔn)電壓。第一晶體管的第二端電性耦接第一節(jié)點(diǎn)。第一晶體管的控制端用以接收第一參考電壓。第二晶體管的第一端電性耦接第一節(jié)點(diǎn)。第二晶體管的第二端用以接收第二基準(zhǔn)電壓。第二晶體管的控制端用以接收輸入電壓。放大器具有第一輸入端、第二輸入端與輸出端。第一輸入端電性耦接第一節(jié)點(diǎn)。第二輸入端用以接收第二參考電壓。電阻的一端電性耦接放大器的第一輸入端。電阻的另一端電性耦接放大器的輸出端。
為了更好地實(shí)現(xiàn)上述目的,本發(fā)明還提供了一種信號讀取電路的控制方法,所述的信號讀取電路的控制方法適用于信號讀取電路。信號讀取電路具有第一晶體管、第二晶體管、電阻與放大器。放大器具有第一輸入端、第二輸入端與輸出端。第一晶體管的一端電性耦接第一輸入端,另一端用以接收第一基準(zhǔn)電壓。第二晶體管的一端電性耦接第一輸入端,另一端用以接收第二基準(zhǔn)電壓。電阻的兩端分別電性耦接第一輸入端與輸出端。所述的控制方法包括操作第一晶體管與第二晶體管于線性區(qū)。且令流經(jīng)電阻的電流的電流值為第一晶體管的導(dǎo)通電流與第二晶體管的導(dǎo)通電流的差值。并且,令第一晶體管的兩端的跨壓值等于第二晶體管的兩端的跨壓值。其中,放大器的輸出端的電壓準(zhǔn)位關(guān)聯(lián)于電阻的阻值與流經(jīng)電阻的電流。
為了更好地實(shí)現(xiàn)上述目的,本發(fā)明還提供了一種脈搏檢測器,其中,包括:
多個檢測模塊,每一該檢測模塊包括:
如上述的一信號讀取電路;以及
一感測單元,電性耦接該信號讀取電路,該感測單元用以依據(jù)一生物體脈搏產(chǎn)生該輸入電壓。
本發(fā)明的技術(shù)效果在于:
綜合以上所述,本發(fā)明的信號讀取電路及其控制方法,利用電流相減的方式,降低元件電性變異對于感測元件信號讀出值的影響。借此,即使信號讀取電路中的元件的參數(shù)失準(zhǔn),信號讀取電路仍可以避免受到失準(zhǔn)參數(shù)的影響,而仍能輸出精準(zhǔn)的讀值,成功地克服了元件參數(shù)失準(zhǔn)影響信號讀取電路精準(zhǔn)度的問題。
以下結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述,但不作為對本發(fā)明的限定。
附圖說明
圖1為根據(jù)本發(fā)明第一實(shí)施例所繪示的信號讀取電路的電路示意圖;
圖2為根據(jù)本發(fā)明第二實(shí)施例所繪示的信號讀取電路的電路示意圖;
圖3為根據(jù)本發(fā)明第三實(shí)施例所繪示的信號讀取電路的電路示意圖;
圖4為根據(jù)本發(fā)明第四實(shí)施例所繪示的信號讀取電路的電路示意圖;
圖5為根據(jù)本發(fā)明第五實(shí)施例所繪示的信號讀取電路的電路示意圖;
圖6為根據(jù)本發(fā)明第六實(shí)施例所繪示的信號讀取電路的電路示意圖;
圖7為根據(jù)本發(fā)明第七實(shí)施例所繪示的信號讀取電路的電路示意圖;
圖8為根據(jù)本發(fā)明第八實(shí)施例所繪示的信號讀取電路的電路示意圖;
圖9為根據(jù)本發(fā)明一實(shí)施例所繪示的減法模塊的電路示意圖;
圖10為根據(jù)本發(fā)明一實(shí)施例所繪示的信號讀取電路的控制方法的流程示意圖;
圖11為根據(jù)本發(fā)明一實(shí)施例所繪示的脈搏檢測器的示意圖;
圖12為根據(jù)本發(fā)明一實(shí)施例所繪示的脈搏檢測器的其中一個檢測單元的功能方塊示意圖。
其中,附圖標(biāo)記
1~8 信號讀取電路
72、82 第一取樣模塊
74、84 第二取樣模塊
96 減法模塊
962 緩沖單元
964 減法單元
C1、C2 電容
CK 第一時脈信號
IR、IR’、IT1、IT2、IT1’、IT2’ 電流
N1 第一節(jié)點(diǎn)
Nin1 第一輸入端
Nin2 第二輸入端
Nout 輸出端
OP、OPS1、OPS2 放大器
R、RS1~RS4 電阻
SW1、SW2 取樣開關(guān)
T1、T1’ 第一晶體管
T2、T2’ 第二晶體管
T3、T3’ 第三晶體管
T4、T4’ 第四晶體管
TS1 第一取樣晶體管
TS2 第二取樣晶體管
TS3 第三取樣晶體管
TS4 第四取樣晶體管
V1 第一基準(zhǔn)電壓
V2 第二基準(zhǔn)電壓
Vref1 第一參考電壓
Vref2 第二參考電壓
Vref3 第三參考電壓
Vref4 第四參考電壓
Vin 輸入電壓
Vout、Vout’ 輸出電壓
XCK 第二時脈信號
具體實(shí)施方式
下面結(jié)合附圖對本發(fā)明的結(jié)構(gòu)原理和工作原理作具體的描述:
以下在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn),其內(nèi)容足以使本領(lǐng)域技術(shù)人員了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施,且根據(jù)本說明書所揭露的內(nèi)容、權(quán)利要求書及圖式,本領(lǐng)域技術(shù)人員可輕易地理解本發(fā)明相關(guān)的目的及優(yōu)點(diǎn)。以下的實(shí)施例系進(jìn)一步詳細(xì)說明本發(fā)明的觀點(diǎn),但非以任何觀點(diǎn)限制本發(fā)明的范疇。
請參照圖1,圖1為根據(jù)本發(fā)明第一實(shí)施例所繪示的信號讀取電路的電路示意圖。如圖1所示,信號讀取電路1包括第一晶體管T1、第二晶體管T2、放大器OP與電阻R。第一晶體管T1的第一端用以接收第一基準(zhǔn)電壓V1。第一晶體管T1的第二端電性耦接第一節(jié)點(diǎn)N1。第一晶體管T1的控制端用以接收第一參考電壓Vref1。第二晶體管T2的第一端電性耦接第一節(jié)點(diǎn)N1。第二晶體管T2的第二端用以接收第二基準(zhǔn)電壓V2。第二晶體管T2的控制端用以接收輸入電壓Vin。放大器OP具有第一輸入端Nin1、第二輸入端Nin2與輸出端Nout。第一輸入端Nin1電性耦接第一節(jié)點(diǎn)N1。第二輸入端Nin2用以接收第二參考電壓Vref2。電阻R的一端電性耦接放大器OP的第一輸入端Nin1。電阻R的另一端電性耦接放大器OP的輸出端Nout。其中,第一基準(zhǔn)電壓V1例如為一相對的高電壓準(zhǔn)位,第二基準(zhǔn)電壓V2例如為一相對的低電壓準(zhǔn)位。在一實(shí)施例中,第一基準(zhǔn)電壓V1為系統(tǒng)中的電壓VDD,第二基準(zhǔn)電壓V2為系統(tǒng)中的電壓VSS,電壓VDD為高準(zhǔn)位參考電壓,電壓VSS為低準(zhǔn)位參考電壓,但并不以此為限。在此實(shí)施例中,第一晶體管T1與第二晶體管T2為N型的金屬氧化物半導(dǎo)體晶體管(Metal Oxide Semiconductor Field-Effect Transistor,MOSFET),但并不以此為限。
第一晶體管T1受控于第一參考電壓Vref1而選擇性地導(dǎo)通。第二晶體管T2受控于輸入電壓Vin而選擇性地導(dǎo)通。依據(jù)放大器OP的虛短路(virtual short)特性,放大器OP的第一輸入端Nin1的電壓準(zhǔn)位實(shí)質(zhì)上等于第二輸入端Nin2的電壓準(zhǔn)位,使得第一節(jié)點(diǎn)N1的電壓準(zhǔn)位相等于第二參考電壓Vref2。此外,輸出節(jié)點(diǎn)Nout的電壓準(zhǔn)位為第一輸入端Nin1的電壓準(zhǔn)位與第二輸入端Nin2的電壓準(zhǔn)位經(jīng)放大器OP放大的差值,且輸出節(jié)點(diǎn)Nout的電壓準(zhǔn)位關(guān)聯(lián)于放大器OP的增益值。放大器OP的相關(guān)特性為所屬技術(shù)領(lǐng)域技術(shù)人員所知悉,于此不再贅述。而當(dāng)放大器OP具有高開回路增益時,流經(jīng)電阻R1的電流IR的電流值大致上會是流經(jīng)第一晶體管T1的電流IT1與流經(jīng)第二晶體管T2的電流IT2兩者的差值。
于一實(shí)施例中,第一晶體管T1與第二晶體管T2被操作于線性區(qū)(Triode Mode),因此電流IT1與電流IT2如下式:
式(1)中的VDS1為第一晶體管T1的漏極端與源極端的跨壓。式(2)中的VDS2為第二晶體管T2的漏極端與源極端的跨壓。而式(1)與式(2)中的Vth代表的是第一晶體管T1與第二晶體管T2的門檻電壓值,μn代表的是第一晶體管T1與第二晶體管T2的載子移動率,Cox代表的是第一晶體管T1與第二晶體管T2的柵極氧化層的單位電容大小,代表的是第一晶體管T1與第二晶體管T2的通道寬長比。在此實(shí)施例中,第一晶體管T1與第二晶體管T2具有實(shí)質(zhì)相同的門檻電壓值Vth、實(shí)質(zhì)相同的載子移動率μn、實(shí)質(zhì)相同的柵極氧化層的單位電容Cox與實(shí)質(zhì)相同的通道寬長比于實(shí)務(wù)上,上述參數(shù)值為所屬技術(shù)領(lǐng)域技術(shù)人員在詳閱本說明書后,得以在不脫離本發(fā)明精神的前提下自由調(diào)校,并不以上述為限。
另一方面,第二參考電壓Vref2的電壓準(zhǔn)位被設(shè)定為第一基準(zhǔn)電壓V1與第二基準(zhǔn)電壓V2的平均值,使得式(1)中的VDS1相等于式(2)中的VDS2。在此用VDS取代VDS1與VDS2,以便于后續(xù)說明。如前述地,由于放大器OP的高輸入阻抗特性,電流IR為電流IT1與電流IT2的差值。基于上述的條件下,電流IR如下式:
依據(jù)式(3),電流IR已然與第一晶體管T1與第二晶體管T2的門檻電壓值無關(guān)。
進(jìn)一步地,信號讀取電路1的輸出電壓Vout表達(dá)如下式:
Vout=Vref2-R×IR (4)
因此,信號讀取電路1的輸出電壓Vout也與第一晶體管T1與第二晶體管T2的門檻電壓值無關(guān)。換句話說,即使第一晶體管T1與第二晶體管T2劣化而使第一晶體管T1與第二晶體管T2的門檻電壓值飄移,信號讀取電路1也能依據(jù)輸入電壓Vin產(chǎn)生更準(zhǔn)確的輸出電壓Vout,且輸出電壓Vout,在理想上能夠不受偏移的門檻電壓值影響。在此實(shí)施例中,輸出電壓Vout系關(guān)聯(lián)于電阻R1的阻值、流經(jīng)電阻R1的電流IR與第二參考電壓Vref2。
請參照圖2,圖2為根據(jù)本發(fā)明第二實(shí)施例所繪示的信號讀取電路的電路示意圖。與圖1所示的實(shí)施例不同的是,信號讀取電路2還具有取樣開關(guān)SW1與取樣開關(guān)SW2。取樣開關(guān)SW1的兩端分別電性耦接放大器OP的第一輸入端Nin1與輸出端Nout。取樣開關(guān)SW2的一端電性耦接第一晶體管T1與第二晶體管T2相電性耦接的一端,取樣開關(guān)SW2的另一端電性耦接放大器OP的第一輸入端Nin1。取樣開關(guān)SW1受控于第二時脈信號XCK,取樣開關(guān)SW2受控于第一時脈信號CK。
在這樣的電路架構(gòu)與信號時序下,當(dāng)?shù)谝粫r脈信號CK為低電壓準(zhǔn)位時,取樣開關(guān)SW1導(dǎo)通而取樣開關(guān)SW2不導(dǎo)通,信號讀取電路2的輸出電壓Vout相同于第二參考電壓Vref2。當(dāng)?shù)谝粫r脈信號CK為低電壓準(zhǔn)位時,取樣開關(guān)SW1不導(dǎo)通而取樣開關(guān)SW2導(dǎo)通,信號讀取電路2的輸出電壓Vout相同于前述的式(4)。借此,得以依據(jù)經(jīng)調(diào)整后的輸入電壓Vin進(jìn)行取樣。其中,取樣開關(guān)SW1與取樣開關(guān)SW2例如為雙極性晶體管(bi-polar junction transistor,BJT)、薄膜晶體管、金屬氧化物半導(dǎo)體晶體管或者是以多個元件組成的開關(guān)電路,在此并不加以限制。
請接著參照圖3,圖3為根據(jù)本發(fā)明第三實(shí)施例所繪示的信號讀取電路的電路示意圖。相較于圖2所示的實(shí)施例,信號讀取電路3還具有第三晶體管T3與第四晶體管T4。第三晶體管T3的第一端用以接收第一基準(zhǔn)電壓V1。第三晶體管T3的第二端電性耦接第一晶體管T1的第一端。第三晶體管T3的控制端用以接收第三參考電壓Vref3。第四晶體管T4的第一端電性耦接第二晶體管T2的第二端。第四晶體管T4的第二端電性耦接第二基準(zhǔn)電壓V2。第四晶體管T4的控制端用以接收第四參考電壓Vref4。借由類似于串聯(lián)第一晶體管T1與第三晶體管T3,以及串聯(lián)第二晶體管T2與第四晶體管T4。所屬技術(shù)領(lǐng)域技術(shù)人員當(dāng)可理解,信號讀取電路當(dāng)可設(shè)置有更多的互相串聯(lián)的晶體管,且晶體管的數(shù)目并不以所舉之例為限。
請參照圖4、圖5與圖6,圖4為根據(jù)本發(fā)明第四實(shí)施例所繪示的信號讀取電路的電路示意圖,圖5為根據(jù)本發(fā)明第五實(shí)施例所繪示的信號讀取電路的電路示意圖,圖6為根據(jù)本發(fā)明第六實(shí)施例所繪示的信號讀取電路的電路示意圖。圖4所對應(yīng)的實(shí)施例相仿于圖2所對應(yīng)的實(shí)施例,圖5與圖6所對應(yīng)的實(shí)施例則相仿于圖3所對應(yīng)的實(shí)施例。不同的是,在圖4所對應(yīng)的實(shí)施例中,第一晶體管T1’為P型的金屬氧化物半導(dǎo)體晶體管。在圖5所對應(yīng)的實(shí)施例中,第一晶體管T1’與第三晶體管T3’為P型的金屬氧化物半導(dǎo)體晶體管。在圖6所對應(yīng)的實(shí)施例中,第一晶體管T1’以至于第四晶體管T4’為P型的金屬氧化物半導(dǎo)體晶體管。借著圖1至圖6所示的實(shí)施例,本案的信號讀取電路得以在保有核心精神的情況下適用于不同的制程,增加了實(shí)務(wù)上的泛用性。上述僅為舉例示范,實(shí)際上并不以此為限。
請參照圖7,圖7為根據(jù)本發(fā)明第七實(shí)施例所繪示的信號讀取電路的電路示意圖。于圖7所對應(yīng)的實(shí)施例中,相較于圖1所示的實(shí)施例,信號讀取電路7還具有取樣開關(guān)SW1、第一取樣模塊72與第二取樣模塊74。取樣開關(guān)SW1的兩端分別電性耦接放大器OP的第一輸入端Nin1與放大器OP的輸出端Nout。取樣開關(guān)SW1依據(jù)第二時脈信號XCK選擇性地將第一輸入端Nin1導(dǎo)通至輸出端Nout。
第一取樣模塊72具有第一取樣晶體管TS1與第二取樣晶體管TS2。第二取樣模塊74具有第三取樣晶體管TS3與第四取樣晶體管TS4。第一取樣晶體管TS1的第一端用以接收第一參考電壓Vref1。第一取樣晶體管TS1的第二端電性耦接第一晶體管T1的控制端。第一取樣晶體管TS1的控制端用以接收第一時脈信號CK。第二取樣晶體管TS2的第一端電性耦接第一晶體管T1的控制端。第二取樣晶體管TS2的第二端用以接收第二參考電壓Vref2。第二取樣晶體管TS2的控制端用以接收第二時脈信號XCK。
第二取樣模塊74具有第三取樣晶體管TS3與第四取樣晶體管TS4。第三取樣晶體管TS3的第一端用以接收輸入電壓Vin。第三取樣晶體管TS3的第二端電性耦接第二晶體管T2的控制端。第三取樣晶體管TS3的控制端用以接收第一時脈信號CK。第四取樣晶體管TS4的第一端電性耦接第一晶體管T1的控制端。第四取樣晶體管TS4的第二端用以接收第二基準(zhǔn)電壓V2。第四取樣晶體管TS4的控制端用以接收第二時脈信號XCK。
在這樣的電路架構(gòu)與信號時序下,當(dāng)?shù)谝粫r脈信號CK為低電壓準(zhǔn)位時,第一取樣晶體管TS1與第三取樣晶體管TS3不導(dǎo)通,第二取樣晶體管TS2、第四取樣晶體管TS4與取樣開關(guān)SW1導(dǎo)通。此時,第二參考電壓Vref2被提供至第一晶體管T1的控制端,第二基準(zhǔn)電壓V2被提供至第二晶體管T2的控制端。第一晶體管T1的控制端的電壓準(zhǔn)位相仿于第一節(jié)點(diǎn)N1的電壓準(zhǔn)位,第一晶體管T1不導(dǎo)通。第二晶體管T2的控制端的電壓準(zhǔn)位相仿于第二晶體管T2的第二端的電壓準(zhǔn)位,第二晶體管T2不導(dǎo)通。借由第二取樣晶體管T2與第四取樣晶體管T4,得以穩(wěn)定第一晶體管T1的控制端的電壓準(zhǔn)位與第二晶體管T2的控制端的電壓準(zhǔn)位,并確保第一晶體管T1與第二晶體管T2在第一時脈信號CK為低電壓準(zhǔn)位時不導(dǎo)通。
當(dāng)?shù)谝粫r脈信號CK為高電壓準(zhǔn)位時,第一取樣晶體管TS1與第三取樣晶體管TS3導(dǎo)通,第二取樣晶體管TS2、第四取樣晶體管TS4與取樣開關(guān)SW1不導(dǎo)通。此時,第一參考電壓Vref1被提供至第一晶體管T1的控制端,輸入電壓Vin被提供至第二晶體管T2的控制端。對應(yīng)地,流經(jīng)第一晶體管T1的電流IT1’與流經(jīng)第二晶體管T2的電流IT2’可分別表達(dá)如下二式:
式(5)與式(6)中的參數(shù)如前述,于此不再贅述。惟ΔV是用以指第一取樣晶體管TS1的導(dǎo)通電阻與第三取樣晶體管TS3的導(dǎo)通電阻所導(dǎo)致的電壓差。相仿地,在此實(shí)施例中,第一取樣晶體管TS1的導(dǎo)通電阻所導(dǎo)致的電壓差與第三取樣晶體管TS3的導(dǎo)通電阻所導(dǎo)致的電壓差大致上相同,但并不以此為限。此時,電流IR’同樣表達(dá)如式(7):
換句話說,電流IR’無關(guān)于第一取樣晶體管TS1及第三取樣晶體管TS3的導(dǎo)通電阻,且電流IR’無關(guān)于第一晶體管T1及第二晶體管T2的門檻電壓。如前述地,此時輸出電壓Vout系關(guān)聯(lián)于電阻R1的阻值、流經(jīng)電阻R1的電流IR與第二參考電壓Vref2,因此輸出電壓Vout也無關(guān)于第一取樣晶體管TS1與第三取樣晶體管TS3的導(dǎo)通電阻以及第一晶體管T1與第二晶體管T2的門檻電壓。
而于圖7所對應(yīng)的實(shí)施例中,信號讀取電路7還具有電容C1與電容C2。電容C1電性耦接第一取樣晶體管TS1的第二端與第二取樣晶體管TS2的第一端。電容C2電性耦接第三取樣晶體管TS3的第二端與第四取樣晶體管TS4的第一端。電容C1、C2用以穩(wěn)壓濾波,以防止第一晶體管T1的控制端的電壓準(zhǔn)位與第二晶體管T2的控制端的電壓準(zhǔn)位被噪音所干擾。在一實(shí)施例中,電容C1與電容C2的電容值相同,但并不以此為限。
請參照圖8,圖8為根據(jù)本發(fā)明第八實(shí)施例所繪示的信號讀取電路的電路示意圖。圖8所示的實(shí)施例相仿于圖7所對應(yīng)的實(shí)施例,不同之處在于,圖8中的各晶體管為P型的金屬氧化物半導(dǎo)體晶體管,且各電壓也被相應(yīng)地調(diào)整。相關(guān)細(xì)節(jié)為所屬技術(shù)領(lǐng)域技術(shù)人員經(jīng)詳閱本說明書后所能類推而得,在此并不加以贅述。圖8所示的實(shí)施例具有與圖7所對應(yīng)的實(shí)施例相仿的功效,并提供工藝上另外一種實(shí)作的方式。
另一方面,如式(4)所示,輸出電壓Vout實(shí)際上具有一個相等于第二參考電壓Vref2的偏移量,而使得輸出電壓Vout不能直接是經(jīng)過增益的輸入電壓Vin。于實(shí)務(wù)上,本發(fā)明所提供的信號讀取電路可還具有減法模塊以消除輸出電壓Vout的偏移量。請一并參照圖9,圖9為根據(jù)本發(fā)明一實(shí)施例所繪示的減法模塊的電路示意圖。減法模塊96具有緩沖單元962與減法單元964。緩沖單元962的輸入端用以接收如前述的輸出電壓Vout,緩沖單元962的輸出端電性耦接減法單元964的輸入端。緩沖單元962具有放大器OPS1。減法單元964具有電阻RS1~RS4與放大器OPS2。其中,放大器OPS1的非反相輸入端電性耦接放大器OPS2的輸出端而形成電壓隨耦器,放大器OPS2則與電阻RS1~RS4電性耦接成電壓減法器。電壓減法器的一端即為減法單元964的輸入端,電壓減法器的另一端則用以接收第二參考電壓Vref2。在此實(shí)施例中,電阻RS1~RS4的電阻值彼此相同。因此,由式(4)與圖9所示的減法模塊96,減法模塊96依據(jù)輸出電壓Vout與第二參考電壓Vref2產(chǎn)生輸出電壓Vout’。其中,輸出電壓Vout’表達(dá)如下式:
Vout′=R×IR (8)
亦即,借由減法模塊96,輸出電壓Vout’不再具有如輸出電壓Vout所具有的偏移量。而在另一種實(shí)施例中,減法模塊的另一端例如用以接收時變信號。此時變信號的頻率與波形相同于如前述的第一時脈信號CK,其振幅可依實(shí)際所需被放大或被降低。借此,除了可以使輸出電壓Vout’不再具有如關(guān)聯(lián)于第二參考電壓Vref2的偏移量,還得以提升后端處理的動態(tài)范圍(dynamic range)。
依據(jù)上述,本發(fā)明還提供了一種脈搏感測器。請參照圖11,圖11為根據(jù)本發(fā)明一實(shí)施例所繪示的脈搏檢測器的示意圖。脈搏檢測器20具有多個檢測模塊。在此實(shí)施例中舉排列成陣列的檢測模塊202a~202p為例進(jìn)行說明,然實(shí)際上脈搏檢測器中的各檢測模塊的數(shù)量與排列方式應(yīng)不以所舉之例為限。
請接著參照圖12以對脈搏檢測器進(jìn)行進(jìn)一步地敘述,圖12為根據(jù)本發(fā)明一實(shí)施例所繪示的脈搏檢測器的其中一個檢測單元的功能方塊示意圖。圖12依據(jù)圖11中的檢測模塊202a繪示而成。如圖12所示,檢測模塊202a具有感測單元2022a與信號讀取電路2024a。
感測單元2022a電性耦接信號讀取電路2024a。在一實(shí)施例中,感測單元2022a例如為壓電感測器,感測單元2022a用以依據(jù)生物體脈搏產(chǎn)生對應(yīng)的壓電信號以作為如前述的輸入信號。壓電感測器30例如具有以聚偏氟乙烯(Polyvinylidene,PVDF)材料制成的壓電薄膜,但并不以此為限。
信號讀取電路2024a例如為圖1至圖9中任一所述的信號讀取電路。相關(guān)作動細(xì)節(jié)如前述,于此不再贅述。于此實(shí)施例中,檢測模塊202a還具有調(diào)變單元2026a。調(diào)變單元2026a電性耦接信號讀取電路2024a。調(diào)變單元2026a用以依據(jù)信號讀取電路2024a的輸出信號產(chǎn)生對應(yīng)于后續(xù)電路規(guī)格的調(diào)變信號,以供后續(xù)電路使用。然調(diào)變單元為一種選擇性的設(shè)計,各檢測模塊并不必然具有調(diào)變單元。
如上述概念,本發(fā)明還提供了一種信號讀取電路的控制方法,請參照圖10以進(jìn)行說明,圖10為根據(jù)本發(fā)明一實(shí)施例所繪示的信號讀取電路的控制方法的流程示意圖。如圖10所述的信號讀取電路的控制方法,適用于信號讀取電路。所述的信號讀取電路具有第一晶體管、第二晶體管、電阻與放大器。放大器具有第一輸入端、第二輸入端與輸出端。第一晶體管的一端電性耦接第一輸入端,另一端用以接收第一基準(zhǔn)電壓。第二晶體管的一端電性耦接第一輸入端,另一端用以接收第二基準(zhǔn)電壓。電阻的兩端分別電性耦接第一輸入端與輸出端。所述的控制方法于步驟S101中,操作第一晶體管與第二晶體管于線性區(qū)。于步驟S103中,令流經(jīng)電阻的電流的電流值為第一晶體管的導(dǎo)通電流與第二晶體管的導(dǎo)通電流的差值。而于步驟S105中,令第一晶體管的兩端的跨壓值等于第二晶體管的兩端的跨壓值。其中,放大器的輸出端的電壓準(zhǔn)位關(guān)聯(lián)于電阻的阻值與流經(jīng)電阻的電流。需注意的是,上述的步驟S103與步驟S105并無必然的先后順序之分。
于一實(shí)施例中,在令第一晶體管的兩端的跨壓值等于第二晶體管的兩端的跨壓值的步驟中,提供第二參考電壓至第二輸入端,第二參考電壓為第一基準(zhǔn)電壓與第二基準(zhǔn)電壓的平均值。
綜合以上所述,本發(fā)明提供了一種信號讀取電路及其控制方法,利用電流相減的方式,降低元件電性變異對于感測元件信號讀出值的影響。借此,即使信號讀取電路中的元件參數(shù)因?yàn)閷?shí)務(wù)上的情況失準(zhǔn),信號讀取電路仍能避免受到參數(shù)失準(zhǔn)的影響,而仍可輸出精準(zhǔn)的讀值,成功地克服了元件參數(shù)失準(zhǔn)影響信號讀取電路精準(zhǔn)度的問題。
當(dāng)然,本發(fā)明還可有其它多種實(shí)施例,在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下,熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形,但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。