專利名稱：基于參量模型的周期信號等效采樣方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)采集中周期信號在欠采樣情況下通過參數(shù)估計重構(gòu)波形的等效采樣方法。
背景技術(shù)：
世界已進入數(shù)字化、信息化時代，數(shù)據(jù)采集技術(shù)作為連接模擬域和數(shù)字域的“橋梁”日益顯出它的重要性。現(xiàn)實世界中的真實信號的頻譜覆蓋了很寬的頻帶，從較低頻的機械信號到微波段的電磁信號。隨著人類認識世界范圍的擴展，更高的頻段將被不斷認識。由于計算機技術(shù)日新月異的發(fā)展，計算機已成為人類認識世界和改造世界的不可替代的工具。信息必須通過數(shù)據(jù)采集數(shù)字化后才能進入計算機進行處理。信號頻段愈高，對采集的速度要求愈高。在已有的電子元器件的基礎(chǔ)上，要提高采集速度，數(shù)據(jù)采集系統(tǒng)可以采用并行方法。但這種方法對速度的提高有限，且使硬件系統(tǒng)復(fù)雜，成本增加。因此，長期以來人們致力于尋找一種硬件系統(tǒng)簡單成本較低的新方法，來實現(xiàn)對較高頻段信號的數(shù)據(jù)采集。應(yīng)運而生的等效采樣方法就是一種來降低硬件成本的新的數(shù)據(jù)采集方法。
等效采樣方法是指針對周期信號的時域重復(fù)的特點，在不同的時間段進行多次較低采樣率的采樣，然后將這些低采樣率的樣本復(fù)合成高采樣率的數(shù)據(jù)樣本，從而真實重構(gòu)出原始信號波形的數(shù)據(jù)采集方法。
常規(guī)等效采樣方法是指針對周期信號的時域重復(fù)的特點，在不同的時間段進行多次較低采樣率的采樣，然后以觸發(fā)點為基點，根據(jù)每次采樣的第一個采樣點到每次采樣的觸發(fā)點之間的時間差將這些低采樣率的數(shù)據(jù)序列拼合成高采樣率的數(shù)據(jù)序列，從而真實重構(gòu)出原始信號波形的數(shù)據(jù)采集方法。
常規(guī)等效采樣方法分為時序等效時間采樣方法和隨機等效時間采樣方法。
時序時間等效采樣又分為步進、步退、差頻方式。以步進方式為例來說明時序等效時間采樣。采集周期信號時，每一次觸發(fā)啟動一輪采樣，得到一組采樣數(shù)據(jù)序列，這組數(shù)據(jù)序列對應(yīng)信號一個周期內(nèi)的一些點的幅度值。多次觸發(fā)后進行多輪采樣，在每次信號觸發(fā)之后，利用相位延時不斷累計變化的采樣時鐘進行采樣。然后以觸發(fā)點為時間基點，按每輪采樣時鐘相位延遲導(dǎo)致的每輪采樣第一個采樣點與觸發(fā)點的時間差將多輪采樣序列拼合到一個數(shù)據(jù)序列中，這組數(shù)據(jù)序列的等效的采樣率高于各輪采樣的采樣率。該方法的關(guān)鍵是必須具備精確的定時電路，以確保每個觸發(fā)點與觸發(fā)后第一個采樣點有準確的時間間隔。步退、差頻方式也需要產(chǎn)生準確的定時或頻差。因此，時序等效時間采樣方法必須具備準確的模擬觸發(fā)和精確的納秒級定時電路。而且模擬觸發(fā)的精確度，納秒級定時電路的定時精度直接影響該方法重構(gòu)波形的精度。
隨機等效時間采樣方法的原理是采集周期信號時，系統(tǒng)工作在模數(shù)轉(zhuǎn)換器ADC(Analog-to-Digital Converter)的最高采樣頻率，觸發(fā)信號到來時，通過一個門檢測電路獲取從觸發(fā)點到觸發(fā)后ADC的第1個采樣時鐘的時間差，這個時間差表明觸發(fā)點后的初始數(shù)據(jù)采樣時刻。以這個時間差為起點，隨后而來的每次采樣，對應(yīng)的時間位置構(gòu)成了一個遞增序列，這個序列的間隔由ADC的采樣頻率決定。因此完成一輪采樣后可以得到一組數(shù)據(jù)。這組數(shù)據(jù)的位置由時間序列決定。經(jīng)過多輪隨機采樣，得到多組采樣數(shù)據(jù)序列，以觸發(fā)點為基點，根據(jù)從觸發(fā)點到觸發(fā)后ADC的第1個采樣時鐘的時間差把多組采樣數(shù)據(jù)序列組合，就可以重建信號波形。
隨機等效時間采樣與時序等效時間采樣的不同點在于采集數(shù)據(jù)的提取并不是在觸發(fā)事件之后發(fā)生，而是采集過程一直以系統(tǒng)的最高實時采樣速率進行。在每次觸發(fā)事件產(chǎn)生時，不僅觸發(fā)后的第一個采樣點與觸發(fā)點的時間被準確記錄下來，而且觸發(fā)前的最后一個采樣點與觸發(fā)點的時間關(guān)系也能準確知道。因此這種采樣方式可以完整獲取觸發(fā)點前后的完整波形。但這種方法信號的重建周期較長，不適應(yīng)快速顯示刷新的需要。在被測信號與采樣時鐘相關(guān)時會出現(xiàn)信號波形只能部分重建的問題。這種方法必須具備準確的模擬觸發(fā)電路，必須具備精確的納秒級時長檢測電路。而且模擬觸發(fā)的精確度，納秒級時長檢測電路的測時精度直接影響該方法重構(gòu)波形的精度。
因此，目前常規(guī)的等效時間采樣方法必須具備準確的模擬觸發(fā)電路，必須具備精確的定時電路或時長檢測電路。這些電路需要復(fù)雜的模擬電路來實現(xiàn)，導(dǎo)致電路調(diào)試難度增加，模擬電路抗干擾能力差，定時和測時精度很難保證，直接導(dǎo)致重構(gòu)波形的精度下降。常規(guī)的等效時間采樣方法還存在波形重建時間長甚至重建不完善的問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題就是針對現(xiàn)有的常規(guī)的等效時間采樣方法的不足，提出一種基于參量模型的周期信號等效時間采樣方法，無需準確的模擬觸發(fā)電路和精確的定時電路或時長檢測電路，既降低硬件設(shè)計難度，又縮短波形重建時間并使重建完善。
技術(shù)方案是設(shè)計一個等效采樣硬件平臺，該平臺對模擬的帶限周期信號進行三輪采樣獲得三組欠采樣數(shù)據(jù)序列，對欠采樣數(shù)據(jù)序列由運行在DSP中的基于參量模型的等效采樣軟件進行處理，估計出信號的真實參數(shù)，根據(jù)信號模型直接重構(gòu)出信號波形。
本發(fā)明的等效采樣硬件平臺由模擬通道、觸發(fā)電路、高速ADC、高速先入先出存儲器FIFO(First-In-First-Out)、可程控時基電路、數(shù)字信號處理器DSP組成。
被測的模擬帶限周期信號通過模擬信號輸入線輸入到模擬通道的輸入端，模擬通道的模擬輸出端連接到ADC模擬輸入端，ADC的并行數(shù)據(jù)輸出口連接到FIFO的并行數(shù)據(jù)輸入口，F(xiàn)IFO的數(shù)字輸出口連接到DSP的并行數(shù)據(jù)接口。同時，被測的模擬帶限周期信號通過模擬信號輸入線連接到觸發(fā)電路的模擬輸入端。觸發(fā)電路的數(shù)字輸出端連接到DSP的外部中斷輸入端。DSP的兩個輸入輸出IO(Input-Output)線連接到可程控時基電路的兩個輸入端，可程控時基電路的輸出端連接到ADC的采樣時鐘輸入端。DSP收到觸發(fā)信號后發(fā)送時基控制信號到可程控時基電路，可程控時基電路產(chǎn)生采樣時鐘驅(qū)動ADC將模擬通道輸出的模擬信號轉(zhuǎn)換為數(shù)字信號輸出到高速FIFO中緩存起來，待一輪采樣結(jié)束后，DSP將高速FIFO中得采樣數(shù)據(jù)讀入內(nèi)存用基于參量模型的等效采樣軟件進行處理，重構(gòu)出被測信號波形。
模擬通道由衰減電路和放大電路組成，它對輸入的被測模擬帶限周期信號進行調(diào)理，將模擬信號的幅度調(diào)節(jié)到ADC輸入信號的信號范圍內(nèi)。模擬通道是一個高輸入阻抗、低輸出阻抗的系統(tǒng)，還具有提高信號驅(qū)動能力的作用。模擬通道的帶寬根據(jù)被采樣信號的帶寬確定。
觸發(fā)電路由高速模擬比較器組成，它接收模擬帶限周期信號后產(chǎn)生觸發(fā)信號發(fā)送到DSP。由于觸發(fā)電路只是用來啟動ADC采樣輸入信號，因此本發(fā)明對觸發(fā)電路精確度要求不高。
高速ADC是通用的模數(shù)轉(zhuǎn)換器，它對從模擬通道傳來的模擬信號進行模數(shù)轉(zhuǎn)換。高速ADC的輸入模擬帶寬與模擬通道的帶寬相匹配，ADC的采樣率大于等效采樣硬件平臺的奈奎斯特帶寬的兩倍。
高速FIFO對經(jīng)高速ADC模數(shù)轉(zhuǎn)換的高速數(shù)據(jù)流進行緩存。高速FIFO的輸入接口速度與ADC輸出的數(shù)據(jù)速率相匹配，輸出接口速度與DSP輸入的數(shù)據(jù)速率相匹配。高速FIFO消除高速ADC與DSP之間的接口速率的差異，保證高速采樣數(shù)據(jù)流從ADC正確進入DSP處理。
可程控時基電路產(chǎn)生三個頻率兩兩互質(zhì)的采樣時鐘信號，驅(qū)動ADC進行采樣?？沙炭貢r基電路由三個高精度晶體振蕩器(晶振)、一個2-4譯碼器和三個三態(tài)門組成。
DSP的兩個IO線連接到2-4譯碼器的輸入線，2-4譯碼器的輸出線中的三個分別連接到三個高精度晶體振蕩器的使能端和三個三態(tài)門的使能端。三個高精度晶體振蕩器的輸出線分別連接到三個三態(tài)門的輸入端，三個三態(tài)門的輸出端連接在一起后連到ADC的采樣時鐘信號輸入端。
DSP的兩個IO信號發(fā)送到2-4譯碼器，經(jīng)2-4譯碼器譯碼后輸出，控制三個晶振工作使能和三個三態(tài)門的輸出使能，使得在一個時刻只有一個高精度晶振工作產(chǎn)生時鐘信號，并且只有該晶振的時鐘輸出端連接的一個三態(tài)門打開，輸出該晶振的采樣時鐘信號。
按照基于參量模型的等效采樣軟件的要求，三個高精度晶振產(chǎn)生的時鐘信號頻率大于系統(tǒng)的實時采樣率，并且是兩兩互質(zhì)的。2-4譯碼器和三態(tài)門可以采用專用的譯碼器芯片和三態(tài)門芯片，也可以在復(fù)雜可編程邏輯器件CPLD(Complex Programing Logic Device)芯片中編程產(chǎn)生。
DSP控制可程控時基電路產(chǎn)生采樣時鐘，根據(jù)觸發(fā)信號啟動采樣，然后從高速FIFO讀入采樣數(shù)據(jù)，由運行在DSP中的基于參量模型的等效時間采樣軟件對采樣數(shù)據(jù)進行處理。DSP的數(shù)據(jù)接口速度要滿足采樣數(shù)據(jù)流的輸入速率。DSP要具備外部中斷源，接收觸發(fā)信號。DSP的處理速度根據(jù)基于參量模型的等效時間采樣算法的運算量和算法完成的時限要求確定；DSP必須有足夠高的內(nèi)部存儲器或擴展外部存儲器運行程序和存儲采樣數(shù)據(jù)，程序存儲在外部程序存儲器中，上電時外部程序存儲器中的程序引導(dǎo)進入到DSP的內(nèi)部存儲器運行。
基于參量模型的等效時間采樣軟件由采樣控制程序和基于參量模型的等效時間采樣程序組成。
采樣控制程序控制可程控時基電路產(chǎn)生采樣時鐘，在觸發(fā)信號到來時啟動一輪采樣，該輪采樣完成后讀入采樣數(shù)據(jù)。
采樣控制程序的流程是1)對程序中用到的各個寄存器和變量進行初始化設(shè)置，并使能外部中斷。
2)打開接收外部觸發(fā)信號的外部中斷。
3)程序中的開始采樣標志為1則轉(zhuǎn)到4)；開始采樣標志為0則轉(zhuǎn)到3)。
4)將程序中的采樣標志清零。
5)程序通過DSP的IO口控制可程控時基電路產(chǎn)生采樣時鐘，ADC開始工作，一輪采樣開始。同時，啟動程序定時器。
6)通過查詢程序定時，查詢本輪采樣是否完成。若本輪采樣完成，轉(zhuǎn)到7)；若本輪采樣未完成，轉(zhuǎn)到6)；7)DSP從FIFO讀入本輪采樣數(shù)據(jù)放入DSP內(nèi)部存儲器。
8)若本輪采樣是第三輪采樣，轉(zhuǎn)到9)；若本輪采樣不是第三輪采樣，轉(zhuǎn)到2)；9)調(diào)用基于參量模型的等效時間采樣程序。
當外部觸發(fā)來信號到來時，外部中斷響應(yīng)，中斷子程序運行。采樣控制程序中的中斷子程序流程為1)關(guān)閉外部中斷。
2)開始采樣標志置1。
三次觸發(fā)獲得三組采樣數(shù)據(jù)后，調(diào)用基于參量模型的等效時間采樣程序?qū)θM采樣數(shù)據(jù)進行處理?；趨⒘磕Ｐ偷牡刃r間采樣程序的原理是因為實際測試時的信號帶寬都是有限的，本發(fā)明建立帶限連續(xù)周期信號的傅里葉(Fourier)級數(shù)模型為x(t)=A02+Σk=1M(Akcos(kΩ0t)+Bksin(kΩ0t))----(1)]]>以采樣間隔Ts采樣后，帶限離散周期信號的傅里葉級數(shù)模型為X(n)=A02+Σk=1M(Akcos(kΩ0nTs)+Bksin(kΩ0nTs))----(2)]]>式(1)中Ω0＝2πf0，f0是周期信號的基頻，Ts＝1/Fs是采樣周期，Ak是第k次余弦諧波分量的幅度，Bk是第k次正弦諧波分量的幅度。檢測出這些參數(shù)就可以重構(gòu)出周期信號，因此關(guān)鍵在于解決頻率檢測問題。
欠采樣時周期信號的頻率發(fā)生折疊和混疊，在奈奎斯特(Nyquist)帶寬fs/2內(nèi)檢測到的頻率f是基頻及其諧波折疊和混疊后的頻率，真實的基頻F0為f0=mFs±f,0≤f≤Fs2,0≤f0≤Fh----(3)]]>式(3)中Fh為被測信號的模擬帶寬，F(xiàn)s為信號的采樣頻率。
用三個兩兩互質(zhì)的采樣頻率Fs1、Fs2、Fs3采樣，得到混疊后的信號的頻率f1、f2、f3，于是有同余式組
f0≡f1mod(Fs1)f0≡f2mod(Fs2)f0≡f3mod(Fs3),0≤f0≤Fh<min{Fs1Fs22,Fs2Fs32,Fs1Fs32}----(4)]]>根據(jù)孫子定理，可以解出f0。在求出其它參數(shù)后，根據(jù)式(2)模型重構(gòu)出波形。
用三個兩兩互質(zhì)的采樣頻率三輪采樣可以保證在其中一次采樣出現(xiàn)奇異時，即Fs=mf02----(5)]]>時，該同余方程組仍有解。這也解決了常規(guī)等效時間采樣方法中采樣時鐘和被測信號相關(guān)時信號只能部分重建的問題。
因此，本發(fā)明采用三個兩兩互質(zhì)的采樣頻率，進行三輪采樣。
基于參量模型的周期信號等效采樣程序的流程是1)將基于參量模型的等效時間采樣程序中被處理數(shù)據(jù)地址指針指向第一輪采樣數(shù)據(jù)在DSP內(nèi)部存儲器中的首地址。
2)對當前指針指向的一輪欠采樣數(shù)據(jù)進行加窗處理；3)對加窗后的數(shù)據(jù)做快速傅里葉變換(Fast Fourier Transform，即FFT)變換，得到欠采樣信號頻譜；4)根據(jù)欠采樣信號頻譜計算出欠采樣信號功率譜；5)根據(jù)式(3)搜索可能的基頻值；6)若當前被處理數(shù)據(jù)地址指針指向的數(shù)據(jù)是第三輪采樣數(shù)據(jù)，跳轉(zhuǎn)到8)；否則，跳轉(zhuǎn)到7)；7)被處理數(shù)據(jù)地址指針指向下一輪采樣數(shù)據(jù)在DSP內(nèi)部存儲器中的首地址，跳轉(zhuǎn)到2)；8)根據(jù)三輪欠采樣數(shù)據(jù)的功率譜剔除三輪欠采樣中無效的一組采樣數(shù)據(jù)；9)根據(jù)式(4)搜索出兩輪有效采樣數(shù)據(jù)判出的基頻值中的相同值，就是真實的基頻值；10)用信號真實的基頻值結(jié)合欠采樣數(shù)據(jù)按照式(2)信號模型重構(gòu)被測信號波形。
本發(fā)明對周期信號進行了三輪欠采樣，采樣率的數(shù)值兩兩互質(zhì)，且它們的最小公倍數(shù)大于或等于需要達到的等效采樣率。
采用本發(fā)明可以達到以下技術(shù)效果1.本發(fā)明采用可程控時基電路和DSP，在DSP中編入基于參量模型的等效時間采樣軟件，實現(xiàn)了對欠采樣周期信號的頻率檢測和波形重構(gòu)。
2.硬件平臺不需要常規(guī)等效時間采樣系統(tǒng)的高精度定時電路或時長檢測電路，簡化了硬件設(shè)計，降低了系統(tǒng)功耗，降低了硬件成本。
3.本發(fā)明硬件平臺中觸發(fā)電路對欠采樣周期信號的頻率檢測的精度和波形重構(gòu)的精度沒有直接影響，降低了對觸發(fā)電路的精度要求，進一步降低了硬件成本。
4.本發(fā)明用低轉(zhuǎn)換速率的模數(shù)轉(zhuǎn)換器對大于奈奎斯特(Nyquist)帶寬的高頻帶限周期信號的進行采樣，無失真重構(gòu)出波形，解決了常規(guī)等效時間采樣方法中采樣時鐘和被測信號相關(guān)時信號只能部分重建的問題。
5.本發(fā)明只進行三輪采樣就能重構(gòu)波形，大大縮短了波形重構(gòu)時間。
本發(fā)明可以廣泛應(yīng)用到高速數(shù)據(jù)采集設(shè)備、軍用便攜測試設(shè)備、數(shù)字存儲示波器、無線電偵察等領(lǐng)域中。


圖1是常規(guī)時序等效時間采樣原理示意圖。
圖2是常規(guī)隨機等效時間采樣原理示意圖。
圖3是常規(guī)隨機等效時間采樣硬件平臺結(jié)構(gòu)框圖。
圖4是本發(fā)明的等效采樣硬件平臺結(jié)構(gòu)框圖。
圖5是本發(fā)明的可程控時基電路原理框圖。
圖6是本發(fā)明的采樣控制程序流程圖。
圖7是基于參量模型的等效時間采樣程序流程圖。
具體實施例方式圖1是常規(guī)時序等效時間采樣原理示意圖。時序時間等效采樣又分為步進、步退、差頻方式。以步進方式為例來說明時序等效時間采樣。采集周期信號時，每一次觸發(fā)啟動一輪采樣，得到一組采樣數(shù)據(jù)序列，這組數(shù)據(jù)序列對應(yīng)信號一個周期內(nèi)的一些點的幅度值。多次觸發(fā)后進行多輪采樣，在每次信號觸發(fā)之后，利用相位延時不斷累計變化的采樣時鐘進行采樣。然后以觸發(fā)點為時間基點，按每輪采樣時鐘相位延遲導(dǎo)致的與觸發(fā)點的時間差t1、t2、t3...將多輪采樣序列拼合到一個數(shù)據(jù)序列中，這組數(shù)據(jù)序列的采樣率高于各輪采樣的采樣率。該方法的關(guān)鍵是必須有精確的定時電路以確保每個觸發(fā)點與觸發(fā)后第一個采樣點的有準確的時間間隔。步退、差頻方式也需要產(chǎn)生準確的定時或頻差。因此，時序等效時間采樣方法必須具備準確的模擬觸發(fā)和精確的納秒級定時電路。而且模擬觸發(fā)的精確度、納秒級定時電路的定時精度直接影響該方法重構(gòu)波形的精度。
圖2是常規(guī)隨機等效時間采樣原理示意圖。采集周期信號時，系統(tǒng)工作在ADC的最高采樣頻率，觸發(fā)信號到來時，通過一個門檢測電路獲取從觸發(fā)信號到觸發(fā)后ADC的第1個采樣時鐘的時間差t1、t2、t3...，這個時間差表明觸發(fā)點后的初始數(shù)據(jù)采樣時刻。以這個時間差為起點，隨后而來的每次采樣，對應(yīng)的時間位置構(gòu)成了一個遞增序列，這個序列的間隔由ADC的采樣頻率決定。因此完成一輪采樣后可以得到一組數(shù)據(jù)。這組數(shù)據(jù)的位置由時間序列決定。經(jīng)過多輪隨機采樣，得到多組采樣數(shù)據(jù)序列，以觸發(fā)點為基點，根據(jù)從觸發(fā)信號到觸發(fā)后ADC的第1個采樣時鐘的時間差t1、t2、t3...把多組采樣數(shù)據(jù)序列組合，就可以重建信號波形。
圖3是常規(guī)隨機等效時間采樣硬件平臺結(jié)構(gòu)框圖。常規(guī)隨機等效采樣硬件平臺由模擬通道、高精度觸發(fā)電路、高速ADC、采樣時鐘、環(huán)形地址發(fā)生器、采樣存儲器、時長檢測電路、微處理器組成。模擬信號輸入線連接到模擬通道輸入端，模擬通道的輸出端連接到ADC的模擬輸入端，ADC的并行數(shù)據(jù)輸出接口連接到采樣存儲器的并行數(shù)據(jù)輸入接口，采樣存儲器的并行數(shù)據(jù)輸出接口連接到處理器的并行數(shù)據(jù)接口。采樣時鐘輸出端連接到ADC的時鐘信號輸入端和時長檢測電路的輸入端。模擬信號的輸入端連接到觸發(fā)電路的輸入端，觸發(fā)電路的輸出端連接到時長檢測電路的輸入端。時長檢測電路的輸出端連接到處理器的串行數(shù)據(jù)接口上。觸發(fā)電路的輸出端和位處理器的IO線連接到環(huán)形地址發(fā)生器電路的輸入端。環(huán)形地址發(fā)生器電路的并行輸出數(shù)據(jù)接口連接到采樣存儲器的地址線。微處理器有一個IO線連接到ADC使能端。
常規(guī)等效采樣開始一輪采樣時，微處理器的一個IO線發(fā)出控制信號到ADC使能端，啟動ADC采樣，ADC輸出的采樣數(shù)據(jù)發(fā)送到采樣存儲器；同時，微處理器的一個IO線發(fā)出控制信號到環(huán)形地址產(chǎn)生器，啟動環(huán)形地址產(chǎn)生器對從ADC輸入采樣存儲器的數(shù)據(jù)計數(shù)，地址按計數(shù)值遞增。觸發(fā)電路產(chǎn)生觸發(fā)信號時，觸發(fā)信號發(fā)送到環(huán)形地址產(chǎn)生器，環(huán)形地址產(chǎn)生器記下這個時刻的地址，同時啟動環(huán)形地址產(chǎn)生器內(nèi)部的采樣定時器，當采樣定時器時間到時，環(huán)形地址產(chǎn)生器停止地址遞增，并且記下這個時刻的地址。觸發(fā)電路產(chǎn)生觸發(fā)信號時，觸發(fā)信號還同時發(fā)送到時長檢測電路，時長檢測電路檢測出觸發(fā)信號與觸發(fā)后第一個采樣時鐘的相位差，并將代表相位差的窄脈沖進行時長展寬，對展寬后的信號進行方波變換，然后進行計數(shù)，計數(shù)值通過串口輸入到微處理器。微處理器從采樣存儲器讀入采樣數(shù)據(jù)和觸發(fā)時刻對應(yīng)的采樣值地址。多輪采樣后，微處理器用多輪采樣數(shù)據(jù)結(jié)合從時長檢測電路讀入的時長信息，對多輪采樣數(shù)據(jù)進行重組，重構(gòu)信號波形。
時長檢測電路由相位檢測電路、時長展寬電路、方波變換電路、整形計數(shù)電路組成，相當復(fù)雜。而且模擬電路的抗干擾能力差，測量誤差大。
高精度觸發(fā)電路對精度要求很高，觸發(fā)電路的精度直接影響時長檢測精度，最終影響波形重構(gòu)的精度。
圖4是本發(fā)明的等效采樣硬件平臺結(jié)構(gòu)框圖。本發(fā)明的等效采樣硬件平臺由模擬通道、觸發(fā)電路、高速ADC、高速先入先出存儲器FIFO(First-In-First-Out)、可程控時基電路、數(shù)字信號處理器DSP組成。
模擬信號輸入線連接到模擬通道的輸入端，模擬通道的模擬輸出端連接到ADC模擬輸入端，ADC的并行數(shù)據(jù)輸出口連接到FIFO的并行數(shù)據(jù)輸入口，F(xiàn)IFO的數(shù)字輸出口連接到DSP的并行數(shù)據(jù)接口。模擬信號輸入線連接到觸發(fā)電路的模擬輸入端。觸發(fā)電路的數(shù)字輸出端連接到DSP的外部中斷輸入端。DSP的兩個輸入輸出IO(Input-Output)線連接到可程控時基電路的兩個輸入端，可程控時基電路的輸出端連接到ADC的采樣時鐘輸入端。
被測的模擬帶限周期信號經(jīng)模擬通道進行調(diào)節(jié)后輸出幅度在ADC輸入范圍的模擬信號。模擬帶限周期信號經(jīng)過觸發(fā)電路后產(chǎn)生觸發(fā)脈沖信號發(fā)送到DSP，DSP收到觸發(fā)信號后發(fā)送時基控制信號到可程控時基電路，可程控時基電路產(chǎn)生采樣時鐘驅(qū)動ADC將模擬通道輸出的模擬信號轉(zhuǎn)換為數(shù)字信號輸出到高速FIFO中緩存起來，待一輪采樣結(jié)束后，DSP將高速FIFO中得采樣數(shù)據(jù)讀入內(nèi)存用基于參量模型的等效采樣軟件進行處理，重構(gòu)出被測信號波形。
模擬通道是由衰減電路和放大電路組成它對輸入的模擬信號進行調(diào)理，將模擬信號的幅度調(diào)節(jié)到ADC輸入信號的信號范圍內(nèi)。模擬通道是一個高輸入阻抗、低輸出阻抗的系統(tǒng)，還具有提高信號驅(qū)動能力的作用。模擬通道的帶寬根據(jù)被采樣信號的帶寬確定。
觸發(fā)電路是高速模擬比較器組成，它從觸發(fā)源提取觸發(fā)信號，只是用來啟動ADC采樣輸入信號，因此本發(fā)明對觸發(fā)電路精確度要求不高。
高速ADC是通用的ADC，它對輸入信號進行模數(shù)轉(zhuǎn)換。高速ADC的輸入模擬帶寬與模擬通道的帶寬相匹配，ADC的采樣率大于等效采樣硬件平臺需要采樣的實時采樣信號的奈奎斯特帶寬的兩倍。
高速FIFO對高速ADC模數(shù)轉(zhuǎn)換的高速數(shù)據(jù)流進行緩存。高速FIFO的輸入接口速度與ADC輸出的數(shù)據(jù)速率相匹配，高速FIFO的輸出接口速度與DSP輸入的數(shù)據(jù)速率相匹配。高速FIFO消除高速ADC與DSP之間的接口速率的差異，保證高速采樣數(shù)據(jù)流從ADC正確進入DSP處理。
圖5是本發(fā)明的可程控時基電路原理框圖?？沙炭貢r基電路產(chǎn)生三個頻率兩兩互質(zhì)的采樣時鐘信號，驅(qū)動ADC進行采樣?？沙炭貢r基電路由三個高精度晶體振蕩器(晶振)、一個2-4譯碼器和三個三態(tài)門組成。
DSP的兩個IO線連接到2-4譯碼器的輸入線，2-4譯碼器的輸出線中的三個分別連接到三個高精度晶體振蕩器的使能端和三個三態(tài)門的使能端。三個高精度晶體振蕩器的輸出線分別連接到三個三態(tài)門的輸入端，三個三態(tài)門的輸出端連接在一起后連到ADC的采樣時鐘信號輸入端。
兩個DSP的兩個IO信號發(fā)送到2-4譯碼器，經(jīng)2-4譯碼器譯碼后輸出，控制三個晶振工作使能和三個三態(tài)門的輸出使能，使得在一個時刻只有一個高精度晶振工作產(chǎn)生時鐘信號，并且只有該晶振的時鐘輸出端連接的一個三態(tài)門打開，輸出該晶振的采樣時鐘信號。
按照基于參量模型的等效采樣軟件的要求，三個高精度晶振產(chǎn)生的時鐘信號頻率大于系統(tǒng)的實時采樣率，并且是兩兩互質(zhì)的。2-4譯碼器和三態(tài)門可以采用專用的譯碼器芯片和三態(tài)門芯片，也可以在復(fù)雜可編程邏輯器件CPLD芯片中編程產(chǎn)生。
圖6是本發(fā)明的采樣控制程序流程圖。采樣控制程序控制可程控時基電路產(chǎn)生采樣時鐘，在觸發(fā)信號到來時啟動一輪采樣，該輪采樣完成后讀入采樣數(shù)據(jù)。三次觸發(fā)獲得三組采樣數(shù)據(jù)后，調(diào)用基于參量模型的等效時間采樣算法程序?qū)θM采樣數(shù)據(jù)進行處理。
采樣控制程序的流程是1)對程序中用到的各個寄存器和變量進行初始化設(shè)置，并使能外部中斷。
2)打開接收外部觸發(fā)信號的外部中斷。
3)程序中的開始采樣標志為1則轉(zhuǎn)到4)；開始采樣標志為0則轉(zhuǎn)到3)。
4)將程序中的采樣標志清零。
5)程序通過DSP的IO口控制可程控時基電路產(chǎn)生采樣時鐘，ADC開始工作，一輪采樣開始。同時，啟動程序定時器。
6)通過查詢程序定時，查詢本輪采樣是否完成。若本輪采樣完成，轉(zhuǎn)到7)；若本輪采樣未完成，轉(zhuǎn)到6)；7)DSP從FIFO讀入本輪采樣數(shù)據(jù)放入DSP內(nèi)部存儲器。
8)若本輪采樣是第三輪采樣，轉(zhuǎn)到9)；若本輪采樣不是第三輪采樣，轉(zhuǎn)到2)；9)調(diào)用基于參量模型的等效時間采樣程序。
當外部觸發(fā)來信號到來時，外部中斷響應(yīng)，中斷子程序運行。采樣控制程序中的中斷子程序流程為1)關(guān)閉外部中斷。
2)開始采樣標志置1。
圖7基于參量模型的等效時間采樣程序流程圖。基于參量模型的周期信號等效采樣算法程序的流程是基于參量模型的周期信號等效采樣程序的流程是1)將基于參量模型的等效時間采樣程序中被處理數(shù)據(jù)地址指針指向第一輪采樣數(shù)據(jù)在DSP內(nèi)部存儲器中的首地址。
2)對當前指針指向的一輪欠采樣數(shù)據(jù)進行加窗處理；3)對加窗后的數(shù)據(jù)做快速傅里葉變換(Fast Fourier Transform，即FFT)變換，得到欠采樣信號頻譜；4)根據(jù)欠采樣信號頻譜計算出欠采樣信號功率譜；5)根據(jù)式(3)搜索可能的基頻值；6)若當前被處理數(shù)據(jù)地址指針指向的數(shù)據(jù)是第三輪采樣數(shù)據(jù)，跳轉(zhuǎn)到8)；否則，跳轉(zhuǎn)到7)；7)被處理數(shù)據(jù)地址指針指向下一輪采樣數(shù)據(jù)在DSP內(nèi)部存儲器中的首地址，跳轉(zhuǎn)到2)；8)根據(jù)三輪欠采樣數(shù)據(jù)的功率譜剔除三輪欠采樣中無效的一組采樣數(shù)據(jù)；
9)根據(jù)式(4)搜索出兩輪有效采樣數(shù)據(jù)判出的基頻值中的相同值，就是真實的基頻值；10)用信號真實的基頻值結(jié)合欠采樣數(shù)據(jù)按照式(2)信號模型重構(gòu)被測信號波形。
本發(fā)明已運用到國防科技大學自行研制的手持數(shù)字存儲示波器中。硬件平臺選用TMS320VC5510DSP采用兩片AD公司的AD9283作為并行采樣的ADC，可程控時基電路中的譯碼器和三態(tài)門采用CPLD MAX7128實現(xiàn)。該手持數(shù)字存儲示波器模擬帶寬200MHz，實時采樣率200MSps，等效采樣率可以達到5GSps。
權(quán)利要求
1.一種基于參量模型的周期信號等效采樣方法，其特征在于設(shè)計一個由模擬通道、觸發(fā)電路、高速ADC、高速先入先出存儲器FIFO、可程控時基電路、數(shù)字信號處理器DSP組成的等效采樣硬件平臺，該平臺對模擬的帶限周期信號進行三輪采樣獲得三組欠采樣數(shù)據(jù)序列，對欠采樣數(shù)據(jù)序列由運行在DSP中的基于參量模型的等效采樣軟件進行處理，估計出信號的真實參數(shù)，根據(jù)信號模型直接重構(gòu)出信號波形。
2.如權(quán)利要求1所述的基于參量模型的周期信號等效采樣方法，其特征在于被測的模擬帶限周期信號通過模擬信號輸入線輸入到模擬通道的輸入端，模擬通道的模擬輸出端連接到ADC模擬輸入端，ADC的并行數(shù)據(jù)輸出口連接到FIFO的并行數(shù)據(jù)輸入口，F(xiàn)IFO的數(shù)字輸出口連接到DSP的并行數(shù)據(jù)接口；同時，被測的模擬帶限周期信號通過模擬信號輸入線連接到觸發(fā)電路的模擬輸入端；觸發(fā)電路的數(shù)字輸出端連接到DSP的外部中斷輸入端；DSP的兩個輸入輸出IO線連接到可程控時基電路的兩個輸入端，可程控時基電路的輸出端連接到ADC的采樣時鐘輸入端；DSP收到觸發(fā)信號后發(fā)送時基控制信號到可程控時基電路，可程控時基電路產(chǎn)生采樣時鐘驅(qū)動ADC將模擬通道輸出的模擬信號轉(zhuǎn)換為數(shù)字信號輸出到高速FIFO中緩存起來，待一輪采樣結(jié)束后，DSP將高速FIFO中得采樣數(shù)據(jù)讀入內(nèi)存用基于參量模型的等效采樣軟件進行處理。
3.如權(quán)利要求1所述的基于參量模型的周期信號等效采樣方法，其特征在于3.1所述模擬通道由衰減電路和放大電路組成，它對輸入的被測模擬帶限周期信號進行調(diào)理，將模擬信號的幅度調(diào)節(jié)到ADC輸入信號的信號范圍內(nèi)，且模擬通道是一個高輸入阻抗、低輸出阻抗的系統(tǒng)，還具有提高信號驅(qū)動能力的作用，模擬通道的帶寬根據(jù)被采樣信號的帶寬確定；3.2所述觸發(fā)電路由高速模擬比較器組成，它接收模擬帶限周期信號后產(chǎn)生觸發(fā)信號發(fā)送到DSP；3.3所述高速ADC是通用的模數(shù)轉(zhuǎn)換器，它對從模擬通道傳來的模擬信號進行模數(shù)轉(zhuǎn)換，高速ADC的輸入模擬帶寬與模擬通道的帶寬相匹配，ADC的采樣率大于等效采樣硬件平臺的奈奎斯特帶寬的兩倍；3.4所述高速FIFO對經(jīng)高速ADC模數(shù)轉(zhuǎn)換的高速數(shù)據(jù)流進行緩存，高速FIFO的輸入接口速度與ADC輸出的數(shù)據(jù)速率相匹配，輸出接口速度與DSP輸入的數(shù)據(jù)速率相匹配，高速FIFO消除高速ADC與DSP之間的接口速率的差異，保證高速采樣數(shù)據(jù)流從ADC正確進入DSP處理；3.5所述可程控時基電路產(chǎn)生三個頻率兩兩互質(zhì)的采樣時鐘信號，驅(qū)動ADC進行采樣，它由三個高精度晶體振蕩器(晶振)、一個2-4譯碼器和三個三態(tài)門組成DSP的兩個IO線連接到2-4譯碼器的輸入線，2-4譯碼器的輸出線中的三個分別連接到三個高精度晶體振蕩器的使能端和三個三態(tài)門的使能端；三個高精度晶體振蕩器的輸出線分別連接到三個三態(tài)門的輸入端，三個三態(tài)門的輸出端連接在一起后連到ADC的采樣時鐘信號輸入端；DSP的兩個IO信號發(fā)送到2-4譯碼器，經(jīng)2-4譯碼器譯碼后輸出，控制三個晶振工作使能和三個三態(tài)門的輸出使能，使得在一個時刻只有一個高精度晶振工作產(chǎn)生時鐘信號，并且只有該晶振的時鐘輸出端連接的一個三態(tài)門打開，輸出該晶振的采樣時鐘信號；3.6所述DSP控制可程控時基電路產(chǎn)生采樣時鐘，根據(jù)觸發(fā)信號啟動采樣，然后從高速FIFO讀入采樣數(shù)據(jù)，由運行在DSP中的基于參量模型的等效時間采樣軟件對采樣數(shù)據(jù)進行處理。
4.如權(quán)利要求1或3所述的基于參量模型的周期信號等效采樣方法，其特征在于所述三個高精度晶振產(chǎn)生的時鐘信號頻率大于系統(tǒng)的實時采樣率，并且是兩兩互質(zhì)的。
5.如權(quán)利要求1或3所述的基于參量模型的周期信號等效采樣方法，其特征在于所述DSP的數(shù)據(jù)接口速度要滿足采樣數(shù)據(jù)流的輸入速率，DSP要具備外部中斷源，接收觸發(fā)信號，DSP的處理速度根據(jù)基于參量模型的等效時間采樣算法的運算量和算法完成的時限要求確定；DSP必須有足夠高的內(nèi)部存儲器或擴展外部存儲器運行程序和存儲采樣數(shù)據(jù)，程序存儲在外部程序存儲器中，上電時外部程序存儲器中的程序引導(dǎo)進入到DSP的內(nèi)部存儲器運行。
6.如權(quán)利要求1所述的基于參量模型的周期信號等效采樣方法，其特征在于所述基于參量模型的等效時間采樣軟件由采樣控制程序和基于參量模型的等效時間采樣程序組成；采樣控制程序控制可程控時基電路產(chǎn)生采樣時鐘，在觸發(fā)信號到來時啟動一輪采樣，該輪采樣完成后讀入采樣數(shù)據(jù)；三次觸發(fā)獲得三組采樣數(shù)據(jù)后，則由基于參量模型的等效時間采樣程序?qū)θM采樣數(shù)據(jù)進行處理。
7.如權(quán)利要求1或6所述的基于參量模型的周期信號等效采樣方法，其特征在于所述采樣控制程序的流程是1)對程序中用到的各個寄存器和變量進行初始化設(shè)置，并使能外部中斷；2)打開接收外部觸發(fā)信號的外部中斷；3)程序中的開始采樣標志為1則轉(zhuǎn)到4)；開始采樣標志為0則轉(zhuǎn)到3)；4)將程序中的采樣標志清零；5)程序通過DSP的IO口控制可程控時基電路產(chǎn)生采樣時鐘，ADC開始工作，一輪采樣開始；同時，啟動程序定時器；6)通過查詢程序定時，查詢本輪采樣是否完成。若本輪采樣完成，轉(zhuǎn)到7)；若本輪采樣未完成，轉(zhuǎn)到6)；7)DSP從FIFO讀入本輪采樣數(shù)據(jù)放入DSP內(nèi)部存儲器；8)若本輪采樣是第三輪采樣，轉(zhuǎn)到9)；若本輪采樣不是第三輪采樣，轉(zhuǎn)到2)；9)調(diào)用基于參量模型的等效時間采樣程序。當外部觸發(fā)來信號到來時，外部中斷響應(yīng)，中斷子程序運行。采樣控制程序中的中斷子程序流程為1)關(guān)閉外部中斷；2)開始采樣標志置1。
8.如權(quán)利要求1或6所述的基于參量模型的周期信號等效采樣方法，其特征在于所述基于參量模型的周期信號等效采樣程序的流程是1)將基于參量模型的等效時間采樣程序中被處理數(shù)據(jù)地址指針指向第一輪采樣數(shù)據(jù)在DSP內(nèi)部存儲器中的首地址；2)對當前指針指向的一輪欠采樣數(shù)據(jù)進行加窗處理；3)對加窗后的數(shù)據(jù)做快速傅里葉變換變換，得到欠采樣信號頻譜；4)根據(jù)欠采樣信號頻譜計算出欠采樣信號功率譜；5)根據(jù)f0＝mFs±f，0≤f≤Fs2,]]>0≤f0≤Fh搜索可能的基頻值；其中Fh為被測信號的模擬帶寬，F(xiàn)s為信號的采樣頻率；6)若當前被處理數(shù)據(jù)地址指針指向的數(shù)據(jù)是第三輪采樣數(shù)據(jù)，跳轉(zhuǎn)到8)；否則，跳轉(zhuǎn)到7)；7)被處理數(shù)據(jù)地址指針指向下一輪采樣數(shù)據(jù)在DSP內(nèi)部存儲器中的首地址，跳轉(zhuǎn)到2)；8)根據(jù)三輪欠采樣數(shù)據(jù)的功率譜剔除三輪欠采樣中無效的一組采樣數(shù)據(jù)；9)根據(jù)同余式組f0≡f1mod(Fs1)f0≡f2mod(Fs2)f0≡f3mod(Fs3),0≤f0≤Fh<min{Fs1Fs22,Fs2Fs32,Fs1Fs32}]]>搜索出兩輪有效采樣數(shù)據(jù)判出的基頻值中的相同值，就是真實的基頻值；Fs1、Fs2、Fs3為三個兩兩互質(zhì)的采樣頻率，f1、f2、f3為混疊后的信號的頻率；10)用信號真實的基頻值結(jié)合欠采樣數(shù)據(jù)按照X(n)=A02+Σk=1M(Akcos(kΩ0nTs)+Bksin(kΩ0nTs))]]>信號模型重構(gòu)被測信號波形，其中Ω0＝2πf0，f0是周期信號的基頻，Ts＝1/Fs是采樣周期，Ak是第k次余弦諧波分量的幅度，Bk是第k次正弦諧波分量的幅度。
全文摘要
一種基于參量模型的周期信號等效采樣方法，目的是提出一種硬件簡單的等效時間采樣方法，既降低硬件設(shè)計難度，又縮短波形重建時間并使重建完善。技術(shù)方案是設(shè)計一個由模擬通道、觸發(fā)電路、高速ADC、高速先入先出存儲器FIFO、可程控時基電路、數(shù)字信號處理器DSP組成的等效采樣硬件平臺，該平臺對模擬的帶限周期信號進行三輪采樣獲得三組欠采樣數(shù)據(jù)序列，對欠采樣數(shù)據(jù)序列由運行在DSP中的基于參量模型的等效采樣軟件進行處理，估計出信號的真實參數(shù)，根據(jù)信號模型重構(gòu)出信號波形。本發(fā)明采用可程控時基電路和DSP，在DSP中編入基于參量模型的等效時間采樣軟件，實現(xiàn)了對欠采樣周期信號的頻率檢測和波形重構(gòu)，簡化了硬件設(shè)計，降低了成本。
文檔編號G06F17/00GK1749985SQ20051003223
公開日2006年3月22日 申請日期2005年10月10日 優(yōu)先權(quán)日2005年10月10日
發(fā)明者蘇紹景, 王躍科, 胡斌強, 張玘, 郭熙業(yè), 呂喜在 申請人:中國人民解放軍國防科學技術(shù)大學