專利名稱：用于高k介電材料的界面層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種半導(dǎo)體器件以及其制造方法，且更具體地涉及到使用與高k介電材料和硅襯底一起使用的界面鍺層。
背景技術(shù)：
場(chǎng)效應(yīng)晶體管(FET)已經(jīng)在電子工業(yè)中發(fā)現(xiàn)廣泛應(yīng)用。一些具體處理應(yīng)用包括開關(guān)、放大、濾波和其它任務(wù)。金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)是現(xiàn)在使用的較通用的FET器件類型中的一種。其已經(jīng)發(fā)現(xiàn)例如在數(shù)字處理應(yīng)用中的重要應(yīng)用。MOSFET結(jié)構(gòu)典型地包括金屬或者多晶硅柵極觸點(diǎn)，對(duì)柵極觸點(diǎn)加電以在半導(dǎo)體溝道中產(chǎn)生電場(chǎng)，其允許電流在源和漏極區(qū)之間傳導(dǎo)。
根據(jù)摩爾定律，設(shè)計(jì)者繼續(xù)嘗試縮小晶體管的尺寸。隨著晶體管變得越來越小，柵極電介質(zhì)層也已經(jīng)越來越薄。柵極電介質(zhì)層厚度的持續(xù)降低導(dǎo)致了技術(shù)問題。穿過柵極二氧化硅介電層的泄漏隨著其厚度的降低而按指數(shù)規(guī)律增加。今后提出的柵極尺寸將需要介電層如此薄以至偏離純“開”態(tài)和“關(guān)”態(tài)。代替地，泄漏可導(dǎo)致低功率，或者“漏泄的”關(guān)態(tài)。為了后一代晶體管的成功必須解決該挑戰(zhàn)。
提出的一個(gè)替代方案使用高k材料代替二氧化硅作為柵極電介質(zhì)層。高k指的是高介電常數(shù)，這是可以保持多少電荷的量度。不同材料具有不同的保持電荷的能力。高k材料包括氧的化合物如二氧化鉿(HfO2)、二氧化鋯(ZrO2)和二氧化鈦(TiO2)，且具有高于二氧化硅的值3.9的介電常數(shù)。
介電常數(shù)還影響晶體管性能。隨著k值增加，晶體管電容也增加了。該增加的電容允許晶體管在“開”態(tài)和“關(guān)”態(tài)之間正確地轉(zhuǎn)換。而且，較高的k值對(duì)應(yīng)于高質(zhì)量的轉(zhuǎn)換，從而在“關(guān)”態(tài)下存在非常小的電流泄漏和在“開”態(tài)期間存在高電流。此外，介電疊層中的高k材料能導(dǎo)致最終晶體管中改善的電荷遷移率。良好的電荷遷移率的高k材料特性能夠提高晶體管的性能、可靠性和使用壽命。由此，高k材料很希望用作可能用在介電疊層中的材料。
然而，近幾十年，電子工業(yè)主要使用二氧化硅作為介電層材料。現(xiàn)在，實(shí)驗(yàn)性地使用高k材料介電層顯示出其它的制造和處理挑戰(zhàn)，當(dāng)使用較厚二氧化硅層時(shí)該挑戰(zhàn)并不明顯。需要克服這些技術(shù)挑戰(zhàn)，以進(jìn)一步開發(fā)高k材料的應(yīng)用。當(dāng)將高k材料用在介電層中的一個(gè)特定問題是由于在硅層表面處形成氧化物而導(dǎo)致的差的介電特性。
所提出的用在高k介電層中的很多種材料是包括氧的化合物。而且，在硅襯底上沉積這些材料包括含有氧化步驟的處理步驟。一種元素的化學(xué)氣相沉積(CVD)或者濺射之后進(jìn)行的材料氧化是用于形成高k介電層的示意工藝類型。由此，無論是在沉積工藝中作為環(huán)境氣體存在的還是提供到氧化化合物自身中的氧都存在于接近硅襯底的附近。這種類型制造的結(jié)果是出現(xiàn)界面層，該層在硅襯底和高k介電層之間。界面層包括氧化物材料，如二氧化硅，其是與襯底的硅反應(yīng)的結(jié)果。且這些氧化物材料會(huì)危害通過高k介電材料另外獲得的性能。
薄二氧化硅層作用上是低k界面層。這種類型的低k界面層在電子方面用作與高k介電層串聯(lián)的電容器。二氧化硅界面層的作用是降低柵極介電疊層的整個(gè)電容，由此消除了使用高k材料的優(yōu)點(diǎn)。此外，該界面層導(dǎo)致溝道區(qū)(正在柵極電介質(zhì)層下方)中遷移率降低，并由此降低與其相關(guān)的器件性能。
因此，希望得到新的材料和將這些材料用在高k介電層中的方法。所需工藝和材料應(yīng)當(dāng)減少或者消除在之前與柵極電介質(zhì)層中高k材料一起使用中所注意到的界面氧化層的影響。此外，希望開發(fā)出這些材料和方法，以使其適合于與FET制造中使用的當(dāng)前處理技術(shù)一起使用。還希望使用高k介電材料以便改善半導(dǎo)體中的電荷遷移率，并由此改善半導(dǎo)體使用壽命。本發(fā)明滿足了這些需要中的一個(gè)或多個(gè)。而且，結(jié)合附圖和本發(fā)明的背景，根據(jù)本發(fā)明隨后的詳細(xì)描述和附屬的權(quán)利要求，本發(fā)明其它希望的特征和性能變得明顯。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體結(jié)構(gòu)，包括襯底；鍺層，其沉積在襯底表面上，其中，鍺層厚度小于約14；和沉積在鍺層上的高k材料的單個(gè)介電層或者多個(gè)介電層的疊層。
根據(jù)本發(fā)明的另一方面，提供一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括步驟提供具有暴露表面的襯底；在硅層的暴露表面上形成鍺層，以使鍺層厚度小于約14，且其中沉積的鍺層具有暴露的表面；和在鍺層的暴露的表面上形成高k材料的單個(gè)介電層或者多個(gè)介電層的疊層。
根據(jù)本發(fā)明的再一方面，提供一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括步驟提供具有暴露表面的高純單晶襯底層；清洗硅層的暴露的表面以降低氧化物的存在；在襯底層的暴露的表面上沉積高純鍺層，其中鍺層與硅層外延匹配，且使得鍺層小于臨界厚度，并且其中沉積的鍺層具有暴露的表面；清洗襯底層的暴露的表面以降低氧化物的存在；以及在鍺層的暴露的表面上沉積高k材料介電層。


以下將結(jié)合附圖描述本發(fā)明，無論何時(shí)相似的參考數(shù)字都表示相似的元件，且其中圖1是使用根據(jù)本發(fā)明實(shí)施例鍺界面層的半導(dǎo)體結(jié)構(gòu)的透視圖；圖2是用根據(jù)本發(fā)明實(shí)施例的處理步驟形成的晶體管結(jié)構(gòu)的透視圖；圖3是根據(jù)本發(fā)明實(shí)施例鍺晶體和硅晶體的晶格結(jié)構(gòu)的透視圖；圖4是以2維結(jié)構(gòu)在硅層上生長(zhǎng)的鍺層的透視圖；圖5是以3維結(jié)構(gòu)在硅層上生長(zhǎng)的鍺材料的透視圖。
具體實(shí)施例方式
實(shí)際上對(duì)本發(fā)明的下面詳細(xì)描述僅僅是示范性的，且不想限制本發(fā)明或者本發(fā)明的應(yīng)用或者使用。而且，不想限于在本發(fā)明前述背景技術(shù)或者對(duì)本發(fā)明的以下詳細(xì)描述中給出的任何理論。
現(xiàn)在，公開了在硅襯底上生長(zhǎng)純鍺層。該鍺層非常薄，在約14的量級(jí)上，且小于硅上純外延鍺的臨界厚度。該鍺層用作硅襯底和高k柵極層之間的中間層。該鍺層有助于避免在應(yīng)用高k材料期間形成氧化物界面層。應(yīng)用鍺中間層導(dǎo)致高k柵極功能性，而不會(huì)導(dǎo)致由于氧化物雜質(zhì)而產(chǎn)生的串聯(lián)電容的缺點(diǎn)。
現(xiàn)在參考圖1，示出了根據(jù)本發(fā)明實(shí)施例使用鍺層的半導(dǎo)體結(jié)構(gòu)的示意圖。本領(lǐng)域技術(shù)人員將理解，對(duì)圖1中示出的半導(dǎo)體結(jié)構(gòu)進(jìn)行處理，以便將晶體管結(jié)構(gòu)從圖1的多層結(jié)構(gòu)轉(zhuǎn)換為圖2中示出的完成的晶體管。如圖1中所示，該結(jié)構(gòu)包括硅基底層11、薄鍺層12和高k材料的介電層13。硅層11是如硅基半導(dǎo)體制造中所使用的硅襯底。替代的硅層11可包括絕緣體上硅材料(SOI)。
在替代實(shí)施例中，層11可包括除了硅之外的材料?？蛇x材料包括砷化鎵(GaAs)、磷化銦(InP)、GaAs的任意合金化合物以及InP的任意合金化合物。
現(xiàn)在參考圖2，示出了完成的晶體管的典型實(shí)例。該晶體管可以由圖1的開始結(jié)構(gòu)制造。除了硅基底層11、鍺層12和介電層13之外，完成的晶體管還包括源極區(qū)14和漏極區(qū)15。此外，已經(jīng)定形了介電疊層的物理幾何形狀，以將介電層13轉(zhuǎn)換成柵極。本領(lǐng)域技術(shù)人員將理解，這是制造工藝的一部分，以將半導(dǎo)體疊層轉(zhuǎn)換成完成的晶體管。
形成圖1中示出的半導(dǎo)體結(jié)構(gòu)的方法始于制備硅襯底11。這能夠通過在半導(dǎo)體技術(shù)中使用的任意公知工序來實(shí)現(xiàn)。例如，襯底可以是體硅襯底。替代地，半導(dǎo)體襯底可以是絕緣體上類型的硅襯底。襯底還可包括摻雜劑如p摻雜。形成襯底11將提供(render)襯底的暴露表面，在其上將沉積進(jìn)一步的材料層，在這種情況下沉積鍺層12。在優(yōu)選實(shí)施例中，暴露的硅表面是基本上沒有表面氧化物的單晶材料。由此，還優(yōu)選硅層11包括單晶硅材料。
除了產(chǎn)生硅襯底11的步驟之外，襯底11另外受到可選的處理，以去除或減少暴露表面上的氧化物。清洗工序包括用氫氟酸溶液清洗暴露的表面，以及在半導(dǎo)體工業(yè)中使用的其它清洗工序。該清洗工序可遵循本領(lǐng)域中公知的外部或原位(ex-situ or in-situ)清洗方法。另外優(yōu)選硅材料尤其在暴露表面處基本不受污染。如本領(lǐng)域中所公知的，對(duì)硅襯底11的處理可發(fā)生在真空中或者在惰性氣氛下，以最小化氧的存在。
在接下來的步驟中，將鍺層12沉積在硅層的暴露表面上。在完成該步驟中，鍺層12覆蓋事先暴露的硅表面或者部分暴露表面。一旦完成鍺層12，其現(xiàn)在具有暴露表面?？蓪㈦S后的材料如高k材料沉積在該表面上。
在一個(gè)實(shí)施例中，鍺層12優(yōu)選為高純鍺。該實(shí)施例中，可避免鍺中的雜質(zhì)或其他材料。這優(yōu)選鍺層厚度在臨界厚度以下。替代的鍺層12包括少量的碳。
在硅上沉積鍺層的方法包括分子束外延(MBE)和化學(xué)氣相沉積(CVD)。MBE是允許精密控制原子級(jí)材料生長(zhǎng)的方法。MBE還允許優(yōu)良控制、可重復(fù)且完全地沉積薄外延層。由此，MBE非常適合于沉積薄鍺層。分子束外延在超高真空環(huán)境中采用固態(tài)源蒸鍍；材料通常通過供給系統(tǒng)如氣動(dòng)擋板(pneumatic shutter)單獨(dú)受控制。該工藝提供靈活性并允許以高度可重復(fù)性在計(jì)算機(jī)控制下制造復(fù)雜合金和超晶格結(jié)構(gòu)。
在MBE沉積方法的一個(gè)實(shí)施例中，首先將硅晶片設(shè)置在MBE室中。將鍺源裝載于一個(gè)或多個(gè)泄流室(effusion cell)中。將每個(gè)泄流室加熱到所需等級(jí)，以促進(jìn)鍺的質(zhì)量傳遞。優(yōu)選排空MBE室以提供高真空度。將硅晶片加熱到所需溫度以促進(jìn)晶片上鍺的外延生長(zhǎng)。打開MBE裝置中的擋板，以將鍺暴露到MBE室達(dá)所需時(shí)間長(zhǎng)度。對(duì)MBE沉積普遍的其它控制如硅晶片旋轉(zhuǎn)也包括在系統(tǒng)中。選擇控制參數(shù)如時(shí)間、溫度和能量轉(zhuǎn)移，以促進(jìn)硅襯底上鍺的外延、2維生長(zhǎng)。
其它可選沉積工序也可用于形成鍺層。這些方法包括金屬有機(jī)化學(xué)氣相沉積(MOCVD)、原子層沉積(ALD)、原子氣相沉積(AVD)、物理氣相沉積(PVD)、化學(xué)溶液沉積(CSD)、脈沖激光沉積(PLD)等。
現(xiàn)在參考圖3，示出了與硅晶體相匹配的鍺晶格的圖。該晶體的硅部分示出為層30，且鍺部分是層31。鍺和硅的晶格結(jié)構(gòu)通過其自身失配，這在于，在純鍺晶體中鍺原子之間間距大于在純硅晶體中硅原子之間的間距。然而，在一定厚度以下，鍺晶體層能夠外延生長(zhǎng)到硅晶體層上。在低于臨界厚度的厚度時(shí)，鍺晶格結(jié)構(gòu)中的鍺原子能夠適合于匹配硅的晶格結(jié)構(gòu)。鍺晶格延伸或者擠壓以通過在垂直方向上膨脹鍺晶格來在水平面上與硅匹配。然而在厚度超出臨界厚度時(shí)，鍺晶體不能受到拉伸應(yīng)變以適應(yīng)硅晶體；鍺晶體將弛豫，并由此在某一種上斷裂。該斷裂點(diǎn)稱作臨界厚度。對(duì)于與硅晶體相匹配的鍺薄層，該臨界厚度接近14。該臨界厚度對(duì)應(yīng)于在晶格中鍺原子的約3至4個(gè)原子層。由此，優(yōu)選鍺晶格具有鍺原子的3個(gè)或更少的原子層。
優(yōu)選在襯底上生長(zhǎng)的鍺層假同晶地(pseudomorphically)形成于襯底上，這意味著鍺是與鍺臨界厚度和襯底材料相符的外延晶格。而且，優(yōu)選的假同晶生長(zhǎng)形成了鍺層，而沒有位錯(cuò)?？蛇x地，優(yōu)選襯底層與鍺具有小于4.2％的晶格失配。除了硅、砷化鎵、磷化銦和其合金之外的優(yōu)選襯底層具有比硅本身與鍺更加接近匹配的晶格間距。由此，在這些材料上生長(zhǎng)鍺層在鍺層中產(chǎn)生較小的應(yīng)力。砷化鎵、磷化銦和其合金相對(duì)于鍺具有小于4.2％的晶格失配。
可在硅上生長(zhǎng)鍺層至大于臨界厚度的厚度。這通過在鍺中包括少量碳來實(shí)現(xiàn)。在鍺晶格中的碳原子允許鍺晶體弛豫而不會(huì)破裂。由此，當(dāng)鍺晶體與硅晶格相匹配且將其生長(zhǎng)到超出臨界厚度時(shí)，在鍺晶體中的應(yīng)力在碳位置處得到解決。通常，在鍺中1％濃度的碳原子將使鍺晶體弛豫大約10％。在一個(gè)替代實(shí)施例中，鍺層包括高達(dá)5％重量的碳。這在希望鍺層比臨界厚度大時(shí)是優(yōu)選的。
優(yōu)選在Stranski-Krastanov生長(zhǎng)模式下生長(zhǎng)鍺界面層。在硅上生長(zhǎng)的鍺能夠以2維模式(Stranski-Krastanov)或者3維模式(Volmer-Weber)生長(zhǎng)?，F(xiàn)在參考附圖，圖4A示出了在硅襯底11上鍺層12的2維生長(zhǎng)，圖4B示出了在硅襯底11上鍺“島”16的3維生長(zhǎng)。2維生長(zhǎng)特征在于，鍺層的生長(zhǎng)；這些層可以是原子層。在2維生長(zhǎng)模式中，鍺的第一原子層沉積在硅表面上。這之后是在第一層上沉積鍺的第二原子層。相反地，3維生長(zhǎng)特征在于，成簇或“島”地沉積鍺材料，其中每個(gè)鍺島本身都由很多鍺原子層構(gòu)成。而且，在3維生長(zhǎng)模式下，鍺島不相互接觸，以使得硅表面之間的部分仍然暴露出。由于2維模式下生長(zhǎng)的純鍺層超過了臨界厚度，因此在鍺晶格弛豫時(shí)，鍺生長(zhǎng)會(huì)轉(zhuǎn)換到3維生長(zhǎng)模式。由此，對(duì)于硅上的純鍺，鍺層應(yīng)保持為臨界厚度或者低于臨界厚度，接近14。優(yōu)選鍺層生長(zhǎng)不從2維生長(zhǎng)轉(zhuǎn)換為3維生長(zhǎng)。
部分地由于在硅上沉積鍺不會(huì)產(chǎn)生否則將形成二氧化硅界面層的明顯水平的氧化物，因此將鍺選作界面層的優(yōu)選材料。鍺不容易形成化學(xué)穩(wěn)定的氧化物結(jié)構(gòu)。由此，當(dāng)在缺氧氣氛中將純鍺沉積到硅上時(shí)，可使氧化物最少。最小化與硅反應(yīng)的氧。由此，避免了現(xiàn)有技術(shù)方法中的困難。本領(lǐng)域技術(shù)人員還應(yīng)進(jìn)一步理解，之后應(yīng)實(shí)施良好的制造方法，以便最小化氧化物的存在。這例如包括，在真空或者惰性氣氛中的操作，以避免氧的存在。使用高純材料也將最小化氧化物的存在。
對(duì)已經(jīng)被沉積的鍺層12進(jìn)一步處理，以降低任何氧的存在。該處理包括清洗步驟，如用氫氟酸溶液或者其他清洗劑的處理。在這一點(diǎn)上，鍺層的暴露表面容易沉積介電層中的高k材料。
將該介電層沉積到鍺層的暴露表面上。在優(yōu)選實(shí)施例中，介電層厚度小于100?？蓱?yīng)用在鍺上沉積高k材料的公知方法。
如在此所使用的，術(shù)語“高k”或者“高k介電材料”意思是具有大約10或更大的k值的介電材料。這種高k介電材料例如包括氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化鋁等?？傊?，高k介電材料包括那些二元、三元或更高元氧化物以及具有約20或更大的k值的鐵電材料。而且，高k介電材料包括復(fù)合材料如硅酸鉿、其他硅酸鹽、氧氮硅鉿、氧氮化鍺以及其他氧氮化物。
當(dāng)材料涉及到具體的化學(xué)名稱或者化學(xué)式時(shí)，該材料可包括由化學(xué)名稱表示的化學(xué)計(jì)量精確公式的非化學(xué)計(jì)量變形。由此，例如，氧化鉿可包括化學(xué)式HfO2的化學(xué)計(jì)量精確的合成物以及HfxOy二者，其中x和y的任一個(gè)可分別從1和2改變一定量。
雖然本發(fā)明前面的詳細(xì)描述已經(jīng)說明了至少一個(gè)示范性實(shí)施例，但是應(yīng)當(dāng)理解，還存在很多變形。還應(yīng)當(dāng)理解，一個(gè)或多個(gè)示范性實(shí)施例僅僅是實(shí)例，且不想其以任何方式限制本發(fā)明的范圍、可應(yīng)用性或結(jié)構(gòu)。而是，前面的詳細(xì)描述將為本領(lǐng)域技術(shù)人員提供便利的路標(biāo)，以實(shí)施本發(fā)明的示范性實(shí)施例，可以理解，在示范性實(shí)施例中描述的功能和設(shè)置方面均可作出各種改變，而不背離如由附屬的權(quán)利要求中所列出的本發(fā)明的范圍。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括襯底；鍺層，其沉積在襯底表面上，其中，鍺層厚度小于約14；和沉積在鍺層上的高k材料的單個(gè)介電層或者多個(gè)介電層的疊層。
2.如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中襯底包括選自由硅、砷化鎵(GaAs)、磷化銦(InP)以及GaAs的任何合金化合物和InP的任何合金化合物構(gòu)成的組的材料。
3.如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中襯底層包括硅、砷化鎵、磷化銦、砷化鎵的合金化合物或者磷化銦的合金化合物的單晶，且鍺層包括單晶鍺。
4.如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中鍺層還包括最高達(dá)5％重量的碳。
5.如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中鍺層還包括在鍺晶格中的最高達(dá)3個(gè)鍺原子層。
6.如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中介電層選自由氧化鉿、氧化鋯、氧化鋁、硅酸鹽、氮化鉿和氧氮化鍺構(gòu)成的組。
7.如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中襯底層具有與Ge層小于4.2％的晶格失配。
8.如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中在襯底層上假同晶生長(zhǎng)鍺層，而沒有形成位錯(cuò)。
9.如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中介電層厚度小于約100。
10.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括步驟提供具有暴露表面的襯底；在硅層的暴露表面上形成鍺層，以使鍺層厚度小于約14，且其中沉積的鍺層具有暴露的表面；和在鍺層的暴露的表面上形成高k材料的單個(gè)介電層或者多個(gè)介電層的疊層。
11.如權(quán)利要求10的方法，其中提供襯底層的步驟還包括提供具有單晶硅暴露的表面的硅層。
12.如權(quán)利要求11的方法，其中提供襯底層的步驟還包括提供具有單晶砷化鎵或者其合金化合物的暴露的表面的砷化鎵層。
13.如權(quán)利要求11的方法，其中提供襯底層的步驟還包括提供具有單晶磷化銦或者其合金化合物的暴露的表面的磷化銦層。
14.如權(quán)利要求11的方法，其中沉積鍺層的步驟包括通過化學(xué)氣相沉積(CVD)工藝沉積鍺層。
15.如權(quán)利要求11的方法，其中沉積鍺層的步驟包括通過分子束外延(MBE)工藝沉積鍺層。
16.如權(quán)利要求11的方法，其中沉積鍺層的步驟包括通過原子層沉積(ALD)工藝沉積鍺層。
17.如權(quán)利要求11的方法，其中沉積鍺層的步驟還包括以2維生長(zhǎng)模式生長(zhǎng)鍺層。
18.如權(quán)利要求11的方法，其中沉積鍺層的步驟還包括沉積最高達(dá)5％重量的碳。
19.如權(quán)利要求11的方法，其中沉積鍺層的步驟還包括沉積在鍺晶格中具有三或更少原子層的鍺層。
20.如權(quán)利要求11的方法，還包括步驟使用外部或者原位方法清洗暴露出的襯底表面以最小化氧的存在。
21.如權(quán)利要求11的方法，還包括步驟清洗鍺的暴露的表面以最小化氧化物的存在。
22.如權(quán)利要求11的方法，其中沉積高k材料介電層的步驟還包括選自由氧化鉿、氧化鋯、氧化鈦、氧化鋁、硅酸鹽以及氮化鉿構(gòu)成組的介電材料。
23.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括步驟提供具有暴露表面的高純單晶襯底層；清洗硅層的暴露的表面以降低氧化物的存在；在襯底層的暴露的表面上沉積高純鍺層，其中鍺層與硅層外延匹配，且使得鍺層小于臨界厚度，并且其中沉積的鍺層具有暴露的表面；清洗襯底層的暴露的表面以降低氧化物的存在；以及在鍺層的暴露的表面上沉積高k材料介電層。
24.如權(quán)利要求24的方法，其中沉積高純鍺層的步驟還包括沉積高純鍺層，以使鍺層的厚度小于大約14。
25.如權(quán)利要求24的方法，其中沉積介電層的步驟還包括沉積厚度小于約100的介電層。
26.如權(quán)利要求24的方法，其中沉積高k材料介電層的步驟還包括選自由氧化鉿、氧化鋯、氧化鈦、氧化鋁、硅酸鹽、氮化鉿、氧氮化鍺和氧化鑭構(gòu)成的組的介電材料。
27.如權(quán)利要求24的方法，其中沉積介電層的步驟還包括沉積厚度在約60至約80之間的介電層。
28.如權(quán)利要求24的方法，其中沉積鍺層的步驟包括通過化學(xué)氣相沉積(CVD)的沉積工藝來沉積鍺層。
29.如權(quán)利要求24的方法，其中沉積鍺層的步驟包括通過分子束外延(MBE)工藝沉積鍺層。
30.如權(quán)利要求24的方法，其中沉積鍺層的步驟包括通過原子層沉積(ALD)工藝沉積鍺層。
全文摘要
提供一種方法和裝置，用于在硅襯底(11)上沉積純鍺層(12)。該鍺層非常薄，在約14的量級(jí)上，并且小于硅上純鍺的臨界厚度。該鍺層(12)用作硅襯底(11)和高k柵極層(13)之間的中間層，其沉積于鍺層(12)之上。鍺層(12)有助于避免在施加高k材料期間氧化物界面層的形成。在半導(dǎo)體結(jié)構(gòu)中使用鍺中間層導(dǎo)致高k柵極功能性，而不會(huì)存在由于氧化物雜質(zhì)導(dǎo)致的串聯(lián)電容的缺點(diǎn)。該鍺層(12)還提高了遷移率。
文檔編號(hào)H01L23/48GK1985352SQ200580023883
公開日2007年6月20日 申請(qǐng)日期2005年6月16日 優(yōu)先權(quán)日2004年7月30日
發(fā)明者肖恩·G·托馬斯, 怕普·D·馬尼爾, 維達(dá)·依爾德瑞姆 申請(qǐng)人:飛思卡爾半導(dǎo)體公司