一種基于多核或眾核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)及方法
【專利摘要】本發(fā)明公開(kāi)了一種基于多核或眾核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)及方法，包括被測(cè)網(wǎng)絡(luò)設(shè)備，還包括系統(tǒng)監(jiān)管層、系統(tǒng)控制層及系統(tǒng)數(shù)據(jù)層，所述系統(tǒng)監(jiān)管層采用X86計(jì)算機(jī)，所述系統(tǒng)控制層及系統(tǒng)數(shù)據(jù)層采用多核或眾核嵌入式處理器；所述系統(tǒng)監(jiān)管層及系統(tǒng)控制層之間通過(guò)PCIE計(jì)算機(jī)總線接口標(biāo)準(zhǔn)總線進(jìn)行通信；所述系統(tǒng)監(jiān)管層包括參數(shù)設(shè)置模塊、管理測(cè)試?yán)赡K及結(jié)果顯示模塊，所述系統(tǒng)控制層包括控制執(zhí)行模塊、任務(wù)調(diào)度模塊及測(cè)試包構(gòu)造模塊，所述系統(tǒng)數(shù)據(jù)層包括數(shù)據(jù)包分流模塊、數(shù)據(jù)處理模塊及性能分析模塊；本系統(tǒng)提高測(cè)量速度、提高發(fā)包速度、節(jié)約成本。
【專利說(shuō)明】-種基于多核或眾核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)及方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及多核及眾核嵌入式處理器和網(wǎng)絡(luò)測(cè)量領(lǐng)域，具體為一種基于多核或眾 核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)及方法。

【背景技術(shù)】
[0002] 隨著通信技術(shù)的快速發(fā)展以及多核或眾核嵌入式處理器的出現(xiàn)，傳統(tǒng)的單核處理 模式已經(jīng)無(wú)法滿足高速網(wǎng)絡(luò)測(cè)量的需求。多核或眾核處理器采用并行處理模式，多任務(wù)并 行處理，可以在低主頻的情況下提高處理速度，并且降低功耗。而隨著寬帶的日益增加，對(duì) 于不同種類的網(wǎng)絡(luò)產(chǎn)品需要進(jìn)行相應(yīng)的性能和安全測(cè)試，網(wǎng)絡(luò)測(cè)量技術(shù)特別是對(duì)網(wǎng)絡(luò)性能 測(cè)量技術(shù)的研究作為理解網(wǎng)絡(luò)行為、認(rèn)識(shí)互聯(lián)網(wǎng)規(guī)律的基本方法，己成為當(dāng)前計(jì)算機(jī)網(wǎng)絡(luò) 領(lǐng)域重要研究熱點(diǎn)之一。因此，利用多核或眾核處理器進(jìn)行網(wǎng)絡(luò)測(cè)量系統(tǒng)的設(shè)計(jì)非常具有 現(xiàn)實(shí)意義。申請(qǐng)?zhí)枮?01210077745. 9的發(fā)明專利公開(kāi)了一種基于智能多核網(wǎng)卡的網(wǎng)絡(luò)測(cè) 試儀及其測(cè)試方法，該發(fā)明中指出高速網(wǎng)絡(luò)測(cè)試儀包括LCD顯示器、存儲(chǔ)器、X86、智能多核 網(wǎng)卡；并說(shuō)明了該網(wǎng)絡(luò)測(cè)試儀的測(cè)試方法以及步驟。
[0003] 上述發(fā)明專利雖然是一種基于智能多核網(wǎng)卡的網(wǎng)絡(luò)測(cè)試儀，但實(shí)際上并未涉及嵌 入式多核或眾核處理器的關(guān)鍵設(shè)計(jì)思想，也未對(duì)網(wǎng)絡(luò)測(cè)量系統(tǒng)進(jìn)行分層設(shè)計(jì)，更未提及如 何利用嵌入式處理器進(jìn)行并行設(shè)計(jì)的思想，且對(duì)于多核或眾核嵌入式處理器，針對(duì)網(wǎng)絡(luò)測(cè) 量系統(tǒng)的分層設(shè)計(jì)以及并行化設(shè)計(jì)的研究具有重要意義。


【發(fā)明內(nèi)容】

[0004] 針對(duì)以上現(xiàn)有技術(shù)中的不足，本發(fā)明的目的在于提供一種提高測(cè)量速度、提高發(fā) 包速度、節(jié)約成本的基于多核或眾核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)及方法。本發(fā)明的技術(shù) 方案如下：一種基于多核或眾核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)，包括被測(cè)網(wǎng)絡(luò)設(shè)備，還包括 系統(tǒng)監(jiān)管層、系統(tǒng)控制層及系統(tǒng)數(shù)據(jù)層，所述系統(tǒng)監(jiān)管層采用X86計(jì)算機(jī)，所述系統(tǒng)控制層 及系統(tǒng)數(shù)據(jù)層采用多核或眾核嵌入式處理器；所述系統(tǒng)監(jiān)管層及系統(tǒng)控制層之間通過(guò)計(jì) 算機(jī)總線接口標(biāo)準(zhǔn)PCIE總線進(jìn)行通信；其中，
[0005] 所述系統(tǒng)監(jiān)管層包括參數(shù)設(shè)置模塊、管理測(cè)試?yán)赡K及結(jié)果顯示模塊，所述 參數(shù)設(shè)置模塊用于用戶對(duì)測(cè)試參數(shù)進(jìn)行配置；所述管理測(cè)試?yán)赡K用于根據(jù)參數(shù)設(shè)置 模塊配置的測(cè)試參數(shù)生成測(cè)試?yán)?；所述結(jié)果顯示模塊用于對(duì)測(cè)試結(jié)果進(jìn)行顯示；
[0006] 所述系統(tǒng)控制層包括控制執(zhí)行模塊、任務(wù)調(diào)度模塊及測(cè)試包構(gòu)造模塊，所述控制 執(zhí)行模塊模塊用于對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備的測(cè)試過(guò)程進(jìn)行控制，并對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備的測(cè)試測(cè)試過(guò) 程中出現(xiàn)的異常情況做出響應(yīng)處理；所述任務(wù)調(diào)度模塊用于根據(jù)管理測(cè)試?yán)赡K生成 的測(cè)試?yán)?，?duì)測(cè)試?yán)M(jìn)行識(shí)別并分配給多核或眾核嵌入式處理器的若干個(gè)核進(jìn)行處理；所 述測(cè)試包構(gòu)造模塊用于構(gòu)造測(cè)試包，所述測(cè)試包包括任務(wù)編號(hào)、數(shù)據(jù)包類型、數(shù)據(jù)包的源IP 地址、目的IP地址、端口號(hào)；
[0007] 所述系統(tǒng)數(shù)據(jù)層包括數(shù)據(jù)包分流模塊、數(shù)據(jù)處理模塊及性能分析模塊；所述數(shù)據(jù) 包分流模塊用于對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備返回的數(shù)據(jù)包進(jìn)行匹配并分發(fā)到多核或眾核嵌入式處理 器的對(duì)應(yīng)的工作核隊(duì)列中，所述數(shù)據(jù)處理模塊用于工作核根據(jù)測(cè)試任務(wù)種類對(duì)數(shù)據(jù)包進(jìn)行 相應(yīng)處理；所述性能分析模塊用于對(duì)數(shù)據(jù)處理模塊處理完成的數(shù)據(jù)包數(shù)據(jù)進(jìn)行性能分析， 判斷出被測(cè)網(wǎng)絡(luò)設(shè)備的性能，并傳輸給系統(tǒng)控制層的控制執(zhí)行模塊，所述控制執(zhí)行模塊判 斷測(cè)試是否完成，若完成則將測(cè)試結(jié)果傳輸給系統(tǒng)監(jiān)管層的結(jié)果分析顯示模塊進(jìn)行顯示； 否則繼續(xù)進(jìn)行測(cè)試。
[0008] 進(jìn)一步的，所述多核或眾核嵌入式處理器為同構(gòu)或異構(gòu)處理器，所述核的數(shù)量至 少為8個(gè)，所述收發(fā)端口配置包括至少2個(gè)GE網(wǎng)絡(luò)端口，其中一個(gè)為RX端口，另一個(gè)為TX 端口。
[0009] 一種基于所述系統(tǒng)的網(wǎng)絡(luò)測(cè)量方法，其包括以下步驟：
[0010] 301、測(cè)試系統(tǒng)開(kāi)始工作時(shí)，首先由系統(tǒng)監(jiān)管層的參數(shù)設(shè)置模塊提供的交互界面 供用戶配置測(cè)試參數(shù)；在程序編譯時(shí)，編譯工具根據(jù)配置文件中的設(shè)置值，設(shè)定程序的初始 化代碼，保證程序運(yùn)行時(shí)相關(guān)參數(shù)初始值即為配置文件所設(shè)置并生成測(cè)試?yán)?br> [0011] 302、然后X86計(jì)算機(jī)將編譯好的程序載入到多核或眾核嵌入式處理器啟動(dòng)測(cè)試 流程；此時(shí)系統(tǒng)控制層的控制執(zhí)行模塊控制測(cè)試流程的開(kāi)始與結(jié)束，任務(wù)調(diào)度模塊根據(jù)測(cè) 試任務(wù)的大小、種類為測(cè)試任務(wù)創(chuàng)建并分配工作區(qū)隊(duì)列，工作核根據(jù)測(cè)試任務(wù)的指定完成 測(cè)試數(shù)據(jù)包的構(gòu)造并發(fā)送至被測(cè)設(shè)備；
[0012] 303、系統(tǒng)數(shù)據(jù)平面的數(shù)據(jù)包分流模塊對(duì)被測(cè)設(shè)備返回的數(shù)據(jù)包進(jìn)行匹配并分發(fā) 到各工作核隊(duì)列中，系統(tǒng)數(shù)據(jù)平面的數(shù)據(jù)處理、性能分析模塊根據(jù)測(cè)試任務(wù)種類對(duì)數(shù)據(jù)包 進(jìn)行相應(yīng)處理，并將分析結(jié)果反饋給系統(tǒng)控制執(zhí)行模塊，判斷測(cè)試是否完成，如果是，則將 結(jié)果上傳給系統(tǒng)監(jiān)管層面的結(jié)果顯示模塊，否則進(jìn)行下一輪測(cè)試數(shù)據(jù)包的構(gòu)造開(kāi)始新的測(cè) 試。
[0013] 本發(fā)明的優(yōu)點(diǎn)及有益效果如下：
[0014] (1)本發(fā)明提出的對(duì)系統(tǒng)分層并模塊化設(shè)計(jì)方案使得系統(tǒng)的可擴(kuò)展性增強(qiáng)，適用 于目前大多數(shù)的多核或眾核嵌入式處理器，滿足了大部分網(wǎng)絡(luò)測(cè)量的應(yīng)用需求。
[0015] (2)本發(fā)明中利用多核并行發(fā)包模式，能夠提供高速準(zhǔn)確的發(fā)包速度，滿足10GE 網(wǎng)絡(luò)測(cè)量的需求，測(cè)試方法簡(jiǎn)單，實(shí)現(xiàn)了成本較低的網(wǎng)絡(luò)測(cè)量系統(tǒng)。

【專利附圖】

【附圖說(shuō)明】
[0016] 圖1所示為本發(fā)明優(yōu)選實(shí)施例基于多核或眾核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)框 架圖；
[0017] 圖2為本發(fā)明優(yōu)選實(shí)施例的系統(tǒng)通信框圖；
[0018] 圖3本發(fā)明優(yōu)選實(shí)施例的系統(tǒng)流程圖；
[0019] 圖4為本發(fā)明優(yōu)選實(shí)施例的系統(tǒng)結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0020] 下面結(jié)合附圖給出一個(gè)非限定性的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的闡述。
[0021] 圖1所示為本發(fā)明系統(tǒng)設(shè)計(jì)的整體框架圖，一種基于多核或眾核嵌入式處理器的 網(wǎng)絡(luò)測(cè)量系統(tǒng)，包括被測(cè)網(wǎng)絡(luò)設(shè)備，還包括系統(tǒng)監(jiān)管層、系統(tǒng)控制層及系統(tǒng)數(shù)據(jù)層，所述系 統(tǒng)監(jiān)管層采用X86計(jì)算機(jī)，所述系統(tǒng)控制層及系統(tǒng)數(shù)據(jù)層采用多核或眾核嵌入式處理器； 所述系統(tǒng)監(jiān)管層及系統(tǒng)控制層之間通過(guò)（計(jì)算機(jī)總線接口標(biāo)準(zhǔn)）PCIE總線進(jìn)行通信；其中，
[0022] 所述系統(tǒng)監(jiān)管層包括參數(shù)設(shè)置模塊、管理測(cè)試?yán)赡K及結(jié)果顯示模塊，所述 參數(shù)設(shè)置模塊用于用戶對(duì)測(cè)試參數(shù)進(jìn)行配置（比如測(cè)試指標(biāo)（吞吐量、時(shí)延等）、測(cè)試包數(shù) 據(jù)類型（tcp、udp));所述管理測(cè)試?yán)赡K用于根據(jù)參數(shù)設(shè)置模塊配置的測(cè)試參數(shù)生 成測(cè)試?yán)凰鼋Y(jié)果顯示模塊用于對(duì)測(cè)試結(jié)果進(jìn)行顯示；
[0023] 所述系統(tǒng)控制層包括控制執(zhí)行模塊、任務(wù)調(diào)度模塊及測(cè)試包構(gòu)造模塊，所述控制 執(zhí)行模塊模塊用于對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備的測(cè)試過(guò)程進(jìn)行控制，并對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備的測(cè)試測(cè)試過(guò) 程中出現(xiàn)的異常情況（包括輸入輸出異常，數(shù)據(jù)包返回超時(shí)等，程序自動(dòng)檢測(cè)并退出本次 測(cè)試并上報(bào)錯(cuò)誤信息）做出響應(yīng)處理；所述任務(wù)調(diào)度模塊用于根據(jù)管理測(cè)試?yán)赡K生 成的測(cè)試?yán)瑢?duì)測(cè)試?yán)M(jìn)行識(shí)別并分配給多核或眾核嵌入式處理器的若干個(gè)核進(jìn)行處理； 所述測(cè)試包構(gòu)造模塊用于構(gòu)造測(cè)試包，所述測(cè)試包包括任務(wù)編號(hào)、數(shù)據(jù)包類型、數(shù)據(jù)包的源 IP地址、目的IP地址、端口號(hào)；
[0024] 所述系統(tǒng)數(shù)據(jù)層包括數(shù)據(jù)包分流模塊、數(shù)據(jù)處理模塊及性能分析模塊；所述數(shù)據(jù) 包分流模塊用于對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備返回的數(shù)據(jù)包進(jìn)行匹配并分發(fā)到多核或眾核嵌入式處理 器的對(duì)應(yīng)的工作核隊(duì)列中，所述數(shù)據(jù)處理模塊用于工作核根據(jù)測(cè)試任務(wù)種類對(duì)數(shù)據(jù)包進(jìn)行 相應(yīng)處理（比如提取數(shù)據(jù)包時(shí)間戳得到時(shí)延數(shù)據(jù)、統(tǒng)計(jì)數(shù)據(jù)包數(shù)量得到吞吐量結(jié)果）；所述 性能分析模塊用于對(duì)數(shù)據(jù)處理模塊處理完成的數(shù)據(jù)包數(shù)據(jù)進(jìn)行性能分析，判斷出被測(cè)網(wǎng)絡(luò) 設(shè)備的性能，并傳輸給系統(tǒng)控制層的控制執(zhí)行模塊，所述控制執(zhí)行模塊判斷測(cè)試是否完成， 若完成則將測(cè)試結(jié)果傳輸給系統(tǒng)監(jiān)管層的結(jié)果分析顯示模塊進(jìn)行顯示；否則繼續(xù)進(jìn)行測(cè) 試。
[0025] 進(jìn)一步的，所述多核或眾核嵌入式處理器為同構(gòu)或異構(gòu)處理器，所述核的數(shù)量至 少為8個(gè)，所述收發(fā)端口配置包括至少2個(gè)GE網(wǎng)絡(luò)端口，其中一個(gè)為RX端口，另一個(gè)為TX 端口。
[0026] 分為系統(tǒng)監(jiān)管層面、系統(tǒng)控制層面、系統(tǒng)數(shù)據(jù)層面3層。其中監(jiān)管層面屬于X86計(jì) 算機(jī)，控制層面和數(shù)據(jù)層面屬于嵌入式多核或眾核處理器，X86和嵌入式多核或眾核處理器 通過(guò)PCIE總線相連，被測(cè)設(shè)備通過(guò)嵌入式多核的收發(fā)端口相連；圖中可以看出，系統(tǒng)監(jiān)管 層面由參數(shù)設(shè)置、測(cè)試?yán)伞⒔Y(jié)果顯示3個(gè)模塊組成，系統(tǒng)控制層面由控制執(zhí)行、任務(wù)調(diào) 度、測(cè)試包構(gòu)造3個(gè)模塊組成，系統(tǒng)數(shù)據(jù)層面由數(shù)據(jù)包分流、數(shù)據(jù)處理、性能分析3個(gè)模塊組 成。
[0027] 圖2所示為本發(fā)明系統(tǒng)的通信框圖，主控計(jì)算機(jī)與多核或眾核嵌入式處理器通過(guò) PCIE總線進(jìn)行通信，多核或眾核處理器通過(guò)網(wǎng)口將測(cè)試數(shù)據(jù)包發(fā)送到被測(cè)設(shè)備，并等待數(shù) 據(jù)包從另一端網(wǎng)口返回，完成整個(gè)測(cè)試過(guò)程的通信流程。
[0028] 圖3所示為本發(fā)明系統(tǒng)的流程圖。結(jié)合圖4系統(tǒng)結(jié)構(gòu)框圖對(duì)系統(tǒng)做詳細(xì)說(shuō)明。測(cè) 量系統(tǒng)開(kāi)始工作時(shí)，首先由用戶配置測(cè)試參數(shù)，在程序編譯時(shí)，編譯工具根據(jù)配置文件中的 設(shè)置值，設(shè)定程序的初始化代碼，保證程序運(yùn)行時(shí)相關(guān)參數(shù)初始值即為配置文件所設(shè)置并 生成測(cè)試?yán)?；然后X86計(jì)算機(jī)將編譯好的程序載入到多核或眾核嵌入式處理器啟動(dòng)測(cè)試流 程；測(cè)試過(guò)程中，系統(tǒng)控制層面保證測(cè)試流程順利執(zhí)行?？刂茍?zhí)行模塊檢測(cè)測(cè)試流程是否 符合結(jié)束條件，并控制程序的執(zhí)行與結(jié)束，同時(shí)檢測(cè)測(cè)試過(guò)程中可能出現(xiàn)的異常情況，并做 出相應(yīng)處理；任務(wù)調(diào)度模塊完成對(duì)測(cè)試任務(wù)的識(shí)別以及核的分配，程序可以根據(jù)測(cè)試任務(wù) 種類不同而選擇相應(yīng)的測(cè)試方法，同時(shí)可以根據(jù)測(cè)試任務(wù)的大小分配工作核數(shù)，保證程序 可以快速、準(zhǔn)確的完成測(cè)試數(shù)據(jù)包的構(gòu)造生成功能并將數(shù)據(jù)包發(fā)送至被測(cè)設(shè)備。系統(tǒng)數(shù)據(jù) 層面完成對(duì)測(cè)試數(shù)據(jù)包的接收以及數(shù)據(jù)的分析處理功能。數(shù)據(jù)分流模塊對(duì)被測(cè)設(shè)備返回 的數(shù)據(jù)包進(jìn)行匹配并分發(fā)到各工作核隊(duì)列中，工作核根據(jù)測(cè)試任務(wù)種類對(duì)數(shù)據(jù)包進(jìn)行相應(yīng) 處理，并將分析結(jié)果反饋給系統(tǒng)控制執(zhí)行模塊，判斷測(cè)試是否完成，如果是，則將結(jié)果上傳 給X86主機(jī)，否則進(jìn)行下一輪測(cè)試。多核或眾核嵌入式處理器的并行處理方法主要體現(xiàn) 在：主控核將根據(jù)測(cè)試任務(wù)的大小以及測(cè)試數(shù)據(jù)包的種類對(duì)多核或眾核嵌入式處理器進(jìn)行 核的分配，測(cè)試包構(gòu)造模塊為主控核指定的多個(gè)核心運(yùn)行測(cè)試包構(gòu)造程序達(dá)到系統(tǒng)指定發(fā) 包速率，完成任務(wù)調(diào)度以及測(cè)試包的構(gòu)造功能；如圖4所示核1-1、核1-2、核1-3完成測(cè)試 包構(gòu)造并將測(cè)試包發(fā)送至網(wǎng)口 1。測(cè)試包的種類包括任務(wù)編號(hào)、數(shù)據(jù)包類型、數(shù)據(jù)包的源IP 地址、目的IP地址、端口號(hào)等；若有多個(gè)任務(wù)同時(shí)執(zhí)行，主控核也可分配多個(gè)工作區(qū)同時(shí)進(jìn) 行測(cè)試任務(wù)，如圖4所示2個(gè)測(cè)試任務(wù)并行執(zhí)行。達(dá)到多流水線并行測(cè)試功能。系統(tǒng)根據(jù) 測(cè)試包任務(wù)編號(hào)進(jìn)行區(qū)分處理，將測(cè)試包發(fā)送到程序指定的被測(cè)設(shè)備，并等待數(shù)據(jù)包的返 回交由系統(tǒng)數(shù)據(jù)層面處理；如圖4所示核1-4、核1-5、核1-n完成系統(tǒng)數(shù)據(jù)層面功能。系統(tǒng) 數(shù)據(jù)層面會(huì)根據(jù)返回的數(shù)據(jù)包判斷結(jié)果是否符合結(jié)束條件，如果符合則將結(jié)果上傳給X86 控制機(jī)，否則重復(fù)構(gòu)造測(cè)試包進(jìn)行下一輪測(cè)試任務(wù)。整個(gè)測(cè)試過(guò)程中主控核會(huì)自動(dòng)獲取多 核或眾核嵌入式處理器的運(yùn)行狀態(tài)，并能正確捕獲程序運(yùn)行過(guò)程中出現(xiàn)的異常信息加以處 理，保證程序的順利執(zhí)行。
[0029] 以上這些實(shí)施例應(yīng)理解為僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的保護(hù)范圍。在 閱讀了本發(fā)明的記載的內(nèi)容之后，技術(shù)人員可以對(duì)本發(fā)明作各種改動(dòng)或修改，這些等效變 化和修飾同樣落入本發(fā)明方法權(quán)利要求所限定的范圍。
【權(quán)利要求】
1. 一種基于多核或眾核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)，包括被測(cè)網(wǎng)絡(luò)設(shè)備，其特征在 于：還包括系統(tǒng)監(jiān)管層、系統(tǒng)控制層及系統(tǒng)數(shù)據(jù)層，所述系統(tǒng)監(jiān)管層采用X86計(jì)算機(jī)，所述 系統(tǒng)控制層及系統(tǒng)數(shù)據(jù)層采用多核或眾核嵌入式處理器；所述系統(tǒng)監(jiān)管層及系統(tǒng)控制層之 間通過(guò)計(jì)算機(jī)總線接口標(biāo)準(zhǔn)PCIE總線進(jìn)行通信；其中， 所述系統(tǒng)監(jiān)管層包括參數(shù)設(shè)置模塊、管理測(cè)試?yán)赡K及結(jié)果顯示模塊，所述參數(shù) 設(shè)置模塊用于用戶對(duì)測(cè)試參數(shù)進(jìn)行配置；所述管理測(cè)試?yán)赡K用于根據(jù)參數(shù)設(shè)置模塊 配置的測(cè)試參數(shù)生成測(cè)試?yán)凰鼋Y(jié)果顯示模塊用于對(duì)測(cè)試結(jié)果進(jìn)行顯示； 所述系統(tǒng)控制層包括控制執(zhí)行模塊、任務(wù)調(diào)度模塊及測(cè)試包構(gòu)造模塊，所述控制執(zhí)行 模塊模塊用于對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備的測(cè)試過(guò)程進(jìn)行控制，并對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備的測(cè)試測(cè)試過(guò)程中 出現(xiàn)的異常情況做出響應(yīng)處理；所述任務(wù)調(diào)度模塊用于根據(jù)管理測(cè)試?yán)赡K生成的測(cè) 試?yán)?，?duì)測(cè)試?yán)M(jìn)行識(shí)別并分配給多核或眾核嵌入式處理器的若干個(gè)核進(jìn)行處理；所述測(cè) 試包構(gòu)造模塊用于構(gòu)造測(cè)試包，所述測(cè)試包包括任務(wù)編號(hào)、數(shù)據(jù)包類型、數(shù)據(jù)包的源IP地 址、目的IP地址、端口號(hào)； 所述系統(tǒng)數(shù)據(jù)層包括數(shù)據(jù)包分流模塊、數(shù)據(jù)處理模塊及性能分析模塊；所述數(shù)據(jù)包分 流模塊用于對(duì)被測(cè)網(wǎng)絡(luò)設(shè)備返回的數(shù)據(jù)包進(jìn)行匹配并分發(fā)到多核或眾核嵌入式處理器的 對(duì)應(yīng)的工作核隊(duì)列中，所述數(shù)據(jù)處理模塊用于工作核根據(jù)測(cè)試任務(wù)種類對(duì)數(shù)據(jù)包進(jìn)行相應(yīng) 處理；所述性能分析模塊用于對(duì)數(shù)據(jù)處理模塊處理完成的數(shù)據(jù)包數(shù)據(jù)進(jìn)行性能分析，判斷 出被測(cè)網(wǎng)絡(luò)設(shè)備的性能，并傳輸給系統(tǒng)控制層的控制執(zhí)行模塊，所述控制執(zhí)行模塊判斷測(cè) 試是否完成，若完成則將測(cè)試結(jié)果傳輸給系統(tǒng)監(jiān)管層的結(jié)果分析顯示模塊進(jìn)行顯示；否則 繼續(xù)進(jìn)行測(cè)試。
2. 根據(jù)權(quán)利要求1所述的基于多核或眾核嵌入式處理器的網(wǎng)絡(luò)測(cè)量系統(tǒng)，其特征在 于：所述多核或眾核嵌入式處理器為同構(gòu)或異構(gòu)處理器，所述核的數(shù)量至少為8個(gè)，所述收 發(fā)端口配置包括至少2個(gè)GE網(wǎng)絡(luò)端口，其中一個(gè)為RX端口，另一個(gè)為TX端口。
3. -種基于權(quán)利要求1所述系統(tǒng)的網(wǎng)絡(luò)測(cè)量方法，其特征在于包括以下步驟： 301、 測(cè)試系統(tǒng)開(kāi)始工作時(shí)，首先由系統(tǒng)監(jiān)管層的參數(shù)設(shè)置模塊提供的交互界面供用戶 配置測(cè)試參數(shù)；在程序編譯時(shí)，編譯工具根據(jù)配置文件中的設(shè)置值，設(shè)定程序的初始化代 碼，保證程序運(yùn)行時(shí)相關(guān)參數(shù)初始值即為配置文件所設(shè)置并生成測(cè)試?yán)? 302、 然后X86計(jì)算機(jī)將編譯好的程序載入到多核或眾核嵌入式處理器啟動(dòng)測(cè)試流程； 此時(shí)系統(tǒng)控制層的控制執(zhí)行模塊控制測(cè)試流程的開(kāi)始與結(jié)束，任務(wù)調(diào)度模塊根據(jù)測(cè)試任務(wù) 的大小、種類為測(cè)試任務(wù)創(chuàng)建并分配工作區(qū)隊(duì)列，工作核根據(jù)測(cè)試任務(wù)的指定完成測(cè)試數(shù) 據(jù)包的構(gòu)造并發(fā)送至被測(cè)設(shè)備； 303、 系統(tǒng)數(shù)據(jù)平面的數(shù)據(jù)包分流模塊對(duì)被測(cè)設(shè)備返回的數(shù)據(jù)包進(jìn)行匹配并分發(fā)到各 工作核隊(duì)列中，系統(tǒng)數(shù)據(jù)平面的數(shù)據(jù)處理、性能分析模塊根據(jù)測(cè)試任務(wù)種類對(duì)數(shù)據(jù)包進(jìn)行 相應(yīng)處理，并將分析結(jié)果反饋給系統(tǒng)控制執(zhí)行模塊，判斷測(cè)試是否完成，如果是，則將結(jié)果 上傳給系統(tǒng)監(jiān)管層面的結(jié)果顯示模塊，否則進(jìn)行下一輪測(cè)試數(shù)據(jù)包的構(gòu)造開(kāi)始新的測(cè)試。
【文檔編號(hào)】G06F11/36GK104102579SQ201410305280
【公開(kāi)日】2014年10月15日 申請(qǐng)日期:2014年6月30日 優(yōu)先權(quán)日:2014年6月30日
【發(fā)明者】趙國(guó)鋒, 王大瑞, 戴俊, 鄧婭茹, 劉靜嫻, 唐紅 申請(qǐng)人:重慶郵電大學(xué)