專利名稱：交織編解碼的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通訊領(lǐng)域，尤其涉及一種交織編解碼的裝置和方法。
背景技術(shù)：
BWA(Broadband wireless access，寬帶無線接入)設(shè)備可以為用戶提供方便的寬帶接入方式。目前有基于私有協(xié)議的寬帶無線接入設(shè)備，也有基于標(biāo)準(zhǔn)協(xié)議的寬帶無線接入設(shè)備。IEEE(電子電氣工程師協(xié)會)802.16標(biāo)準(zhǔn)定義的寬帶無線接入設(shè)備，是寬帶無線接入技術(shù)的系列標(biāo)準(zhǔn)的一個子集?；?02.16標(biāo)準(zhǔn)的BWA設(shè)備中包括WIMAX(全球互動微波接入)設(shè)備。
在WiMax的物理層協(xié)議中，OFDM(正交頻分復(fù)用)和OFDMA(正交頻分多址)都規(guī)定了交織編碼，交織編碼的主要作用是通過交織器將原始數(shù)據(jù)序列打亂，使得交織前后數(shù)據(jù)序列的相關(guān)性減弱，從而大大降低了數(shù)據(jù)突發(fā)錯誤的影響，提高了系統(tǒng)抗干擾性能。
常用的交織器按交織方式可分為分組交織器和隨機交織器兩種，按交織對象可分為字節(jié)交織和位交織，WiMax中的交織器屬于位交織器。由于一種通信方式中交織運算一般來說比較固定，而且比較耗時，所以一般使用FPGA(現(xiàn)場可編程門陣列)來實現(xiàn)交織運算。
現(xiàn)有技術(shù)中的一種WiMax的交織運算方法為采用兩次交織運算。其中第一次交織運算的公式為mk＝(Ncbps/d)·kmod(d)+floor(k/d)
在該交織運算的過程中，采用雙口RAM(隨機存取存儲器)，將串行輸入的原始數(shù)據(jù)的比特序列按行方式順序?qū)懭耄缓笤侔戳蟹绞巾樞蜃x出。
在該交織運算的過程中，寫地址為數(shù)據(jù)的順序地址，而讀地址可采用查找表的方式，查找表的輸入?yún)?shù)為順序數(shù)據(jù)0，1，2，3....，輸出參數(shù)為RAM的讀地址。將該表順序存入E2PROM(或其他只讀存儲器，如FLASH中)，需要讀雙口RAM時，F(xiàn)PGA產(chǎn)生0，1，2...順序序列作為地址送給E2PROM，映射出的數(shù)據(jù)送給雙口RAM作為讀地址。
其中第二次交織運算的公式為jk＝s·flook(mk/s)+(mk+Ncbps-floor(d·mk/Ncbps))mad(s)在該交織運算的過程中，寫地址和讀地址的處理方法和上述第一次交織運算的過程一樣，將經(jīng)過第一次交織的數(shù)據(jù)順序?qū)懭腚p口RAM中，然后通過查找表的方式得到讀地址，從而完成第二次交織運算。
上述現(xiàn)有技術(shù)的WiMax的交織運算方法的缺點為1、速度慢。由于是兩次交織，對于每個編碼塊，第二次交織一定要等到第一次交織完成以后才能進行，不能實現(xiàn)流水作業(yè)；另外，由于上述方法中采用的E2PROM的讀取速度一般比較慢，也會大大地限制數(shù)據(jù)傳輸速率。
2、消耗存儲容量大。對于WIMAX的IEEE(電子電氣工程師協(xié)會)802.16e來說，當(dāng)交織運算的循環(huán)參數(shù)S＝1時，E2PROM的存儲空間有8種長度，當(dāng)S＝2時E2PROM的存儲空間有4種長度，當(dāng)S＝3時E2PROM的存儲空間有4種長度，最大長度為288比特，總共需要41472比特的E2PROM的存儲空間，這將大大增加產(chǎn)品的成本。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種交織編解碼的裝置和方法，從而可以提高交織運算的速率和減少輸入輸出的延時，大大減少所需要的存儲容量。
本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的一種交織編解碼的裝置，包括緩存模塊和讀寫地址產(chǎn)生器，其中緩存模塊將輸入的原始數(shù)據(jù)的比特序列進行緩存，根據(jù)讀寫地址產(chǎn)生器傳遞過來的讀地址、寫地址信息，將所述緩存的原始數(shù)據(jù)的比特序列同時讀出、寫入；讀寫地址產(chǎn)生器同時進行交織編解碼的讀地址、寫地址排列運算直接產(chǎn)生讀地址、寫地址，將產(chǎn)生的讀地址、寫地址信息同時傳遞給緩存模塊。
所述的裝置還包括參數(shù)配置和調(diào)度模塊產(chǎn)生交織編解碼運算所需要的參數(shù)，將產(chǎn)生的參數(shù)傳遞給讀寫地址產(chǎn)生器；向讀寫地址產(chǎn)生器同時發(fā)送讀地址產(chǎn)生使能信號和寫地址產(chǎn)生使能信號，向緩存模塊同時發(fā)送讀使能信號和寫使能信號。
所述的緩存模塊包括輸入緩存模塊和輸出緩存模塊，其中，輸入緩存模塊將順序輸入的原始數(shù)據(jù)的比特序列進行緩存；根據(jù)參數(shù)配置和調(diào)度模塊發(fā)送過來的讀使能信號和讀寫地址產(chǎn)生器傳遞過來的讀地址信息，將所述緩存的原始數(shù)據(jù)的比特序列讀出并傳遞給輸出緩存模塊；輸出緩存模塊根據(jù)參數(shù)配置和調(diào)度模塊發(fā)送過來的寫使能信號和讀寫地址產(chǎn)生器傳遞過來的寫地址信息，將輸入緩沖模塊傳遞過來的原始數(shù)據(jù)的比特序列寫入。
所述的輸入緩存模塊和輸出緩存模塊采用兩塊相同的變位寬的雙口隨機存取存儲器RAM實現(xiàn)。
所述的輸入緩存模塊為輸入乒乓模塊，所述的輸出緩存模塊為輸出乒乓模塊。
所述的讀寫地址產(chǎn)生器包括
讀地址產(chǎn)生器根據(jù)參數(shù)配置和調(diào)度模塊傳遞過來的參數(shù)、讀地址產(chǎn)生使能信號，進行排列運算直接產(chǎn)生讀地址，將產(chǎn)生的讀地址信息傳遞給輸入緩存模塊；寫地址產(chǎn)生器根據(jù)參數(shù)配置和調(diào)度模塊傳遞過來的參數(shù)、寫地址產(chǎn)生使能信號，和讀地址產(chǎn)生器同時進行排列運算直接產(chǎn)生寫地址，將產(chǎn)生的寫地址信息傳遞給輸出緩存模塊。
所述的裝置適用于全球互動微波接入WIMAX設(shè)備中正交頻分復(fù)用OFDM或正交頻分多址OFDMA的交織編解碼裝置。
一種交織編解碼的方法，包括步驟A、將輸入的原始數(shù)據(jù)的比特序列進行緩存，通過讀寫地址產(chǎn)生器同時直接產(chǎn)生交織編解碼運算的讀地址、寫地址；B、根據(jù)所述產(chǎn)生的讀地址、寫地址將所述緩存的原始數(shù)據(jù)的比特序列讀出、寫入。
所述的步驟A具體包括A1、輸入緩存模塊將順序輸入的原始數(shù)據(jù)的比特序列進行緩存；A2、讀寫地址產(chǎn)生器根據(jù)設(shè)定的參數(shù)和接收到的讀地址產(chǎn)生使能信號和寫地址產(chǎn)生使能信號，同時進行交織編解碼的讀地址、寫地址排列運算直接產(chǎn)生讀地址、寫地址，將產(chǎn)生的讀地址、寫地址信息同時分別傳遞給輸入緩存模塊、輸出緩存模塊。
所述的設(shè)定的參數(shù)通過參數(shù)配置和調(diào)度模塊產(chǎn)生，并傳遞給讀寫地址產(chǎn)生器；所述的讀地址產(chǎn)生使能信號和寫地址產(chǎn)生使能信號通過參數(shù)配置和調(diào)度模塊產(chǎn)生，并同時傳遞給讀寫地址產(chǎn)生器。
所述的步驟A2具體包括在WIMAX設(shè)備中OFDM或OFDMA的交織編解碼運算中，根據(jù)設(shè)定的時鐘周期，使用互相嵌套的循環(huán)來產(chǎn)生讀地址；根據(jù)設(shè)定的時鐘周期、循環(huán)參數(shù)，按照設(shè)定的步長直接產(chǎn)生寫地址或者使用互相嵌套的循環(huán)來產(chǎn)生寫地址。
所述的步驟B具體包括輸入緩存模塊根據(jù)接收到的讀使能信號和所述讀寫地址產(chǎn)生器傳遞過來的讀地址信息，將所述緩存的原始數(shù)據(jù)的比特序列讀出并傳遞給輸出緩存模塊；輸出緩存模塊同時根據(jù)接收到的寫使能信號和所述讀寫地址產(chǎn)生器傳遞過來的寫地址信息，將輸入緩存模塊傳遞過來的原始數(shù)據(jù)的比特序列寫入。
所述的讀使能信號和寫使能信號通過參數(shù)配置和調(diào)度模塊產(chǎn)生，并同時傳遞給讀寫地址產(chǎn)生器。
由上述本發(fā)明提供的技術(shù)方案可以看出，本發(fā)明通過將交織編解碼運算的2次排列運算進行并行操作，讀寫地址同時產(chǎn)生，和現(xiàn)有技術(shù)相比，具有如下優(yōu)點1、針對WiMax中交織編碼的規(guī)律性，輸入輸出RAM的讀寫地址都直接產(chǎn)生，使WiMax的交織編碼的FPGA實現(xiàn)速度大大提升，省略了用于地址產(chǎn)生的存儲器，使所需要的存儲容量大大減少；2、將交織運算的2次排列運算進行并行操作，讀寫地址同時產(chǎn)生，且每個時鐘周期可以輸出1比特，提高了交織運算的速率和減少了輸入輸出的延時；3、讀寫地址的產(chǎn)生比較簡單，沒有乘法運算，加法最多只有8位，減法只有減1的計算，所占邏輯資源極少；4、結(jié)合輸入輸出的變位寬乒乓緩沖結(jié)構(gòu)，數(shù)據(jù)通過交織編碼/解碼器的速率接近于工作頻率。


圖1為本發(fā)明所述交織編解碼的裝置的實施例的結(jié)構(gòu)示意圖；圖2為圖1所述交織編解碼的裝置中各模塊的工作原理示意圖；圖3為本發(fā)明所述交織編解碼的方法的實施例的處理流程圖；圖4為本發(fā)明所述方法中WiMax的OFDMA的交織編碼第一個排列運算的輸入輸出示意圖；圖5為本發(fā)明所述方法中WiMax的OFDMA的交織編碼第二個排列運算(循環(huán)參數(shù)S＝3)的輸入輸出示意圖；圖6為本發(fā)明所述方法中讀地址和寫地址的產(chǎn)生過程示意圖。
具體實施例方式
本發(fā)明提供了一種交織編解碼的裝置和方法，本發(fā)明的核心為將WiMax中交織編解碼運算的2次排列運算進行并行操作，讀寫地址同時直接產(chǎn)生。
下面結(jié)合附圖來詳細(xì)描述本發(fā)明，本發(fā)明所述交織編解碼的裝置的實施例的結(jié)構(gòu)如圖1所示，該裝置中各模塊的工作原理示意圖如圖2所示。該裝置包括如下模塊輸入乒乓緩沖模塊采用兩塊相同的變位寬的雙口RAM實現(xiàn)，該雙口RAM可實現(xiàn)多位寬寫、1比特位寬讀。將順序輸入的原始數(shù)據(jù)的比特序列進行緩存。根據(jù)參數(shù)配置和調(diào)度模塊發(fā)送過來的讀使能信號和讀寫地址產(chǎn)生器傳遞過來的讀地址信息，將上述緩存的原始數(shù)據(jù)的比特序列讀出并通過數(shù)據(jù)線傳遞給輸出乒乓緩沖模塊。
參數(shù)配置和調(diào)度模塊產(chǎn)生交織編解碼運算所需要的參數(shù)，其中包括寫地址產(chǎn)生過程中的循環(huán)參數(shù)S，將產(chǎn)生的參數(shù)傳遞給讀寫地址產(chǎn)生器。同時向讀寫地址產(chǎn)生器中的讀地址產(chǎn)生器、寫地址產(chǎn)生器分別發(fā)送讀地址產(chǎn)生使能信號、寫地址產(chǎn)生使能信號；同時向輸入乒乓緩沖模塊、輸出乒乓緩沖模塊分別發(fā)送讀使能信號和寫使能信號。
讀寫地址產(chǎn)生器包括讀地址產(chǎn)生器和寫地址產(chǎn)生器。
其中，讀地址產(chǎn)生器根據(jù)參數(shù)配置和調(diào)度模塊傳遞過來的參數(shù)、讀地址產(chǎn)生使能信號，進行排列運算直接產(chǎn)生讀地址，將產(chǎn)生的讀地址信息傳遞給輸入乒乓緩沖模塊。
其中，寫地址產(chǎn)生器根據(jù)參數(shù)配置和調(diào)度模塊傳遞過來的參數(shù)、寫地址產(chǎn)生使能信號，和讀地址產(chǎn)生器同時進行排列運算并直接產(chǎn)生寫地址，將產(chǎn)生的寫地址信息傳遞給輸出乒乓緩沖模塊。
輸出乒乓緩沖模塊采用兩塊相同的變位寬的雙口RAM實現(xiàn)，該雙口RAM可實現(xiàn)1比特寬寫，多位寬讀。根據(jù)參數(shù)配置和調(diào)度模塊發(fā)送過來的寫使能信號和讀寫地址產(chǎn)生器傳遞過來的寫地址信息，將輸入乒乓緩沖模塊通過數(shù)據(jù)線傳遞過來的原始數(shù)據(jù)的比特序列依次寫入并緩存。在需要時順序輸出給后級模塊。
上述輸入乒乓緩沖模塊和輸出乒乓緩沖模塊中的“乒乓緩沖”是邏輯設(shè)計中比較常見的一種流水線技術(shù)，簡單地說，就是開兩個緩沖區(qū)(乒和乓)，可以輪流進行寫和讀操作。在實際應(yīng)用中，可以使用通過RAM實現(xiàn)的其它存儲模塊來代替。以WiMax系統(tǒng)中OFDMA的交織編解碼過程為例，基于上述裝置，本發(fā)明所述交織編解碼的方法的實施例的處理流程如圖3所示，包括如下步驟步驟3-1、確定交織編解碼運算排列運算的計算公式。
WiMax中OFDMA的交織編碼運算包括兩個排列運算，該兩個排列運算可以用兩個公式來表示。
第一個排列運算的公式為mk＝(Ncbps/d)·kmod(d)+floor(k/d)
該排列運算的輸入輸出示意圖如圖4所示。
第二個排列運算的公式為jk＝s·floor(mk/s)+(mk+Ncbps-floor(d·mk/Ncbps))mod(s)在上述兩個排列運算的公式中，Ncbps為編碼塊的長度，單位為比特；Ncpc為每個子載波的編碼位數(shù)，如對于QPSK(四相移鍵控)、16-QAM(16比特正交幅度調(diào)制)或64-QAM(64比特正交幅度調(diào)制)分別為2、4、6；循環(huán)參數(shù)S＝Ncbps/2；K為進行第一個排列運算之前數(shù)據(jù)的索引，MK為進行第一個排列運算之后，進行第二個排列運算之前的比特索引，jk為進行第二個排列運算之后的索引。
步驟3-2、將輸入的原始數(shù)據(jù)的比特序列進行緩存，通過讀寫地址產(chǎn)生器同時進行上述交織編解碼運算的兩個排列運算直接產(chǎn)生讀地址、寫地址，根據(jù)產(chǎn)生的讀地址、寫地址將緩存的原始數(shù)據(jù)的比特序列讀出、寫入和緩存。
首先輸入乒乓緩沖模塊將接收到的順序輸入的原始數(shù)據(jù)的比特序列進行緩存，在實際應(yīng)用中，可以將串行輸入的原始數(shù)據(jù)的比特序列按照列方式進行緩存，每個數(shù)據(jù)比特對應(yīng)一定的地址信息。
然后，讀寫地址產(chǎn)生器中的讀地址產(chǎn)生器根據(jù)上述參數(shù)配置和調(diào)度模塊傳遞過來的參數(shù)進行上述第一個排列運算，依次直接產(chǎn)生讀取上述緩存的原始數(shù)據(jù)的比特序列中的數(shù)據(jù)比特的讀地址，并將產(chǎn)生的讀地址信息傳遞給輸入乒乓緩沖模塊。
讀地址產(chǎn)生器根據(jù)設(shè)定的時鐘周期，使用互相嵌套的內(nèi)循環(huán)和外循環(huán)來產(chǎn)生讀地址，具體描述為內(nèi)環(huán)每個時鐘周期讀地址加16，一直到讀地址＝列基址+Ncbps/16；外環(huán)產(chǎn)生列基址，每次計數(shù)(內(nèi)環(huán)完成一個循環(huán))地址+Ncbps/16，一直到計數(shù)器值等于16。
在依次產(chǎn)生上述讀地址的同時，寫地址產(chǎn)生器根據(jù)上述參數(shù)配置和調(diào)度模塊傳遞過來的參數(shù)進行上述第二個排列運算，依次直接產(chǎn)生寫地址，將產(chǎn)生的寫地址信息傳遞給輸出乒乓緩沖模塊。
寫地址產(chǎn)生器根據(jù)設(shè)定的時鐘周期、循環(huán)參數(shù)S，按照設(shè)定的步長直接產(chǎn)生寫地址或者使用互相嵌套的循環(huán)來產(chǎn)生寫地址。具體描述為1、當(dāng)S＝1時，每個時鐘周期，寫地址加1；2、當(dāng)S＝2時，使用2個循環(huán)， 為描述方便，引入變量switch_ID內(nèi)環(huán)switch_ID＝0時，讀地址＝列基址+1，一直到計數(shù)值count＝Ncbps/16；switch_ID＝1時， 奇地址＝列基址+count-1，偶地址＝列基址+count+1；外環(huán)，產(chǎn)生switch_ID和列基址每次計數(shù)(內(nèi)環(huán)完成一個循環(huán))switch_ID＝～switch_ID，當(dāng)前列基址＝上次列基址+16。其中～為取反標(biāo)記。
3、當(dāng)S＝3時，使用3個循環(huán)，WiMax的OFDMA的交織編碼第二個排列運算的輸入輸出示意圖如圖5所示。
第1個循環(huán) 每個時鐘周期，讀地址＝第1個循環(huán)基址+(switch_ID＜＜1)low2bit，一直到計數(shù)值count＝3，其中＜＜為左移標(biāo)記；第2個循環(huán)產(chǎn)生第1個循環(huán)基址，每次計數(shù)(每3次第1個循環(huán)結(jié)束)時，當(dāng)前第1個循環(huán)基址＝第2個循環(huán)基址+上次第1個循環(huán)基址+3，一直到計數(shù)值＝Ncbps/16；第3個循環(huán)產(chǎn)生第2個循環(huán)的基址和switch_ID，每次計數(shù)(每次第2個循環(huán)結(jié)束)時，當(dāng)前第2個循環(huán)基址＝上次第2個循環(huán)基址+Ncbps/16，當(dāng)前switch_ID＝上次switch_ID＞＞1，其中＞＞為右移標(biāo)記。
上述讀地址和寫地址是同時產(chǎn)生的，它們之間沒有緩沖，以最大地提高傳輸速度。上述讀地址和寫地址的產(chǎn)生過程示意圖如圖6所示。
然后， 輸入乒乓緩沖模塊根據(jù)上述參數(shù)配置和調(diào)度模塊傳遞過來的讀使能信號和所述讀寫地址產(chǎn)生器傳遞過來的讀地址信息，將所述緩存的原始數(shù)據(jù)的比特序列讀出并通過數(shù)據(jù)線傳遞給輸出乒乓緩沖模塊。
輸出乒乓緩沖模塊同時根據(jù)上述參數(shù)配置和調(diào)度模塊傳遞過來的寫使能信號和所述讀寫地址產(chǎn)生器傳遞過來的寫地址信息，將輸入乒乓緩沖模塊通過數(shù)據(jù)線傳遞過來的原始數(shù)據(jù)的比特序列寫入。在需要時輸出給后級模塊。
對于解交織編碼，讀寫地址產(chǎn)生方法不變，只要將交織編碼的寫地址產(chǎn)生換成讀地址產(chǎn)生，讀地址換成寫地址產(chǎn)生，輸入輸出互換即可。
以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)該以權(quán)利要求的保護范圍為準(zhǔn)。
權(quán)利要求
1.一種交織編解碼的裝置，其特征在于，包括緩存模塊和讀寫地址產(chǎn)生器，其中緩存模塊將輸入的原始數(shù)據(jù)的比特序列進行緩存，根據(jù)讀寫地址產(chǎn)生器傳遞過來的讀地址、寫地址信息，將所述緩存的原始數(shù)據(jù)的比特序列同時讀出、寫入；讀寫地址產(chǎn)生器同時進行交織編解碼的讀地址、寫地址排列運算直接產(chǎn)生讀地址、寫地址，將產(chǎn)生的讀地址、寫地址信息同時傳遞給緩存模塊。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述的裝置還包括參數(shù)配置和調(diào)度模塊產(chǎn)生交織編解碼運算所需要的參數(shù)，將產(chǎn)生的參數(shù)傳遞給讀寫地址產(chǎn)生器；向讀寫地址產(chǎn)生器同時發(fā)送讀地址產(chǎn)生使能信號和寫地址產(chǎn)生使能信號，向緩存模塊同時發(fā)送讀使能信號和寫使能信號。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述的緩存模塊包括輸入緩存模塊和輸出緩存模塊，其中，輸入緩存模塊將順序輸入的原始數(shù)據(jù)的比特序列進行緩存；根據(jù)參數(shù)配置和調(diào)度模塊發(fā)送過來的讀使能信號和讀寫地址產(chǎn)生器傳遞過來的讀地址信息，將所述緩存的原始數(shù)據(jù)的比特序列讀出并傳遞給輸出緩存模塊；輸出緩存模塊根據(jù)參數(shù)配置和調(diào)度模塊發(fā)送過來的寫使能信號和讀寫地址產(chǎn)生器傳遞過來的寫地址信息，將輸入緩沖模塊傳遞過來的原始數(shù)據(jù)的比特序列寫入。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述的輸入緩存模塊和輸出緩存模塊采用兩塊相同的變位寬的雙口隨機存取存儲器RAM實現(xiàn)。
5.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述的輸入緩存模塊為輸入乒乓模塊，所述的輸出緩存模塊為輸出乒乓模塊。
6.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述的讀寫地址產(chǎn)生器包括讀地址產(chǎn)生器根據(jù)參數(shù)配置和調(diào)度模塊傳遞過來的參數(shù)、讀地址產(chǎn)生使能信號，進行排列運算直接產(chǎn)生讀地址，將產(chǎn)生的讀地址信息傳遞給輸入緩存模塊；寫地址產(chǎn)生器根據(jù)參數(shù)配置和調(diào)度模塊傳遞過來的參數(shù)、寫地址產(chǎn)生使能信號，和讀地址產(chǎn)生器同時進行排列運算直接產(chǎn)生寫地址，將產(chǎn)生的寫地址信息傳遞給輸出緩存模塊。
7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述的裝置適用于全球互動微波接入WIMAX設(shè)備中正交頻分復(fù)用OFDM或正交頻分多址OFDMA的交織編解碼裝置。
8.一種交織編解碼的方法，其特征在于，包括步驟A、將輸入的原始數(shù)據(jù)的比特序列進行緩存，通過讀寫地址產(chǎn)生器同時直接產(chǎn)生交織編解碼運算的讀地址、寫地址；B、根據(jù)所述產(chǎn)生的讀地址、寫地址將所述緩存的原始數(shù)據(jù)的比特序列讀出、寫入。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述的步驟A具體包括A1、輸入緩存模塊將順序輸入的原始數(shù)據(jù)的比特序列進行緩存；A2、讀寫地址產(chǎn)生器根據(jù)設(shè)定的參數(shù)和接收到的讀地址產(chǎn)生使能信號和寫地址產(chǎn)生使能信號，同時進行交織編解碼的讀地址、寫地址排列運算直接產(chǎn)生讀地址、寫地址，將產(chǎn)生的讀地址、寫地址信息同時分別傳遞給輸入緩存模塊、輸出緩存模塊。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述的設(shè)定的參數(shù)通過參數(shù)配置和調(diào)度模塊產(chǎn)生，并傳遞給讀寫地址產(chǎn)生器；所述的讀地址產(chǎn)生使能信號和寫地址產(chǎn)生使能信號通過參數(shù)配置和調(diào)度模塊產(chǎn)生，并同時傳遞給讀寫地址產(chǎn)生器。
11.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述的步驟A2具體包括在WIMAX設(shè)備中OFDM或OFDMA的交織編解碼運算中，根據(jù)設(shè)定的時鐘周期，使用互相嵌套的循環(huán)來產(chǎn)生讀地址；根據(jù)設(shè)定的時鐘周期、循環(huán)參數(shù)，按照設(shè)定的步長直接產(chǎn)生寫地址或者使用互相嵌套的循環(huán)來產(chǎn)生寫地址。
12.根據(jù)權(quán)利要求8、9、10或11所述的方法，其特征在于，所述的步驟B具體包括輸入緩存模塊根據(jù)接收到的讀使能信號和所述讀寫地址產(chǎn)生器傳遞過來的讀地址信息，將所述緩存的原始數(shù)據(jù)的比特序列讀出并傳遞給輸出緩存模塊；輸出緩存模塊同時根據(jù)接收到的寫使能信號和所述讀寫地址產(chǎn)生器傳遞過來的寫地址信息，將輸入緩存模塊傳遞過來的原始數(shù)據(jù)的比特序列寫入。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述的讀使能信號和寫使能信號通過參數(shù)配置和調(diào)度模塊產(chǎn)生，并同時傳遞給讀寫地址產(chǎn)生器。
全文摘要
本發(fā)明提供了一種交織編解碼的裝置和方法，該裝置主要包括緩存模塊將輸入的原始數(shù)據(jù)的比特序列進行緩存，根據(jù)讀寫地址產(chǎn)生器傳遞過來的讀地址、寫地址信息，將所述緩存的原始數(shù)據(jù)的比特序列同時讀出、寫入；讀寫地址產(chǎn)生器同時進行交織編解碼的讀地址、寫地址排列運算直接產(chǎn)生讀地址、寫地址，將產(chǎn)生的讀地址、寫地址信息同時傳遞給緩存模塊。利用本發(fā)明，可以提高交織運算的速率和減少輸入輸出的延時，大大減少所需要的存儲容量。
文檔編號H03M13/27GK1983825SQ20061006675
公開日2007年6月20日 申請日期2006年4月11日 優(yōu)先權(quán)日2006年4月11日
發(fā)明者蘇寧 申請人:華為技術(shù)有限公司