技術(shù)編號(hào)：7597767
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種40G SDH系統(tǒng)中的高速并行總線組間延時(shí)的自適應(yīng)糾正方法，具體應(yīng)用于40G系統(tǒng)成幀器芯片內(nèi)對各組SFI-4接口信號(hào)進(jìn)行延時(shí)糾正的方法。背景技術(shù) 在目前的高速系統(tǒng)中，通常是通過提高并行總線速率來提高芯片與芯片之間、背板與背板之間的數(shù)據(jù)吞吐量。但是總線數(shù)目以及傳輸速率的增加也增加了印刷電路板(PCB)布線難度和產(chǎn)生信號(hào)時(shí)延問題。具體地說，由于并行的數(shù)據(jù)總線的各個(gè)信號(hào)線之間不可避免的存在時(shí)延，使得信號(hào)眼圖縮小，同時(shí)由于并行總線的時(shí)鐘信號(hào)相對于數(shù)據(jù)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。