專利名稱：包括電容器和雙層金屬接觸的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地，涉及一種包括電容器、雙層外圍電路布線和雙層金屬接觸的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
已經(jīng)進(jìn)行了許多努力來增加電容器的高度，以便在基板的有限區(qū)域中最大化電容器的電容特性，由此增加DRAM半導(dǎo)體器件的數(shù)據(jù)存儲(chǔ)容量。DRAM的技術(shù)節(jié)點(diǎn)正隨著設(shè)計(jì)規(guī)則的收縮而減小。因此，當(dāng)傳感數(shù)據(jù)(sensing data)存儲(chǔ)在存儲(chǔ)節(jié)點(diǎn)中時(shí)不僅非常難以確保存儲(chǔ)電容(Cs)來保證傳感余量(margin),而且也非常難以減小寄生位線電容(Cb)。
在32nm或更低的技術(shù)節(jié)點(diǎn)中，圖案的尺寸迅速變小，因此實(shí)質(zhì)上更難以利用傳統(tǒng)使用的圓柱形存儲(chǔ)節(jié)點(diǎn)。因此，已經(jīng)進(jìn)行了一些努力來顯著增加電容器的高度以確保其電容特性。然而，隨著電容器高度迅速增加，板節(jié)點(diǎn)(plate node)蝕刻后的臺(tái)階(step)高度也迅速增加，從而蝕刻工藝余量迅速變小。而且，在其中形成了諸如傳感放大器(SA)的外圍電路的外圍區(qū)域中，互連外圍電路的布線圖案的節(jié)距快速減小，使得利用單一圖案化來形成外圍電路布線圖案變得困難。因此，已經(jīng)進(jìn)行了許多努力來應(yīng)用雙圖案化技術(shù)(DPT)。另外，隨著電容器高度的增加，將外圍電路布線或者板節(jié)點(diǎn)連接到金屬線(Ml)的金屬接觸(MlC)的高度也隨之增加。而且，金屬接觸的金屬接觸孔變得更深，因此金屬接觸孔之間橋接現(xiàn)象的出現(xiàn)增多。隨著金屬接觸孔加深，相對(duì)于金屬接觸孔頂部的尺寸增加，金屬接觸孔之間的間隔余量逐漸變窄，并且在形成金屬接觸孔后的清潔工藝中殘留的氧化物的量增加從而增大了孔的尺寸。隨著金屬接觸孔尺寸變大，接觸孔間橋接發(fā)生的更頻繁。如果為了克服以上描述的缺點(diǎn)而增加金屬接觸孔之間的間隔，則由于間隔的增加以及金屬接觸孔尺寸的變大，外圍區(qū)域的面積將增加。因此，整個(gè)器件芯片的尺寸變大，從而帶來非期望的結(jié)果。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種包括電容器和金屬接觸的半導(dǎo)體器件及其制造方法，其中存儲(chǔ)節(jié)點(diǎn)的聞度可增加以確保更聞的電容，并且可以有效地防止外圍電路布線和外圍電路金屬接觸中的缺陷發(fā)生。在一個(gè)實(shí)施例中，一種制造包括電容器和雙層金屬接觸的半導(dǎo)體器件的方法包括以下步驟在單元區(qū)域和外圍區(qū)域形成第二層間絕緣層；形成通過第二層間絕緣層在外圍區(qū)域上的部分的第二接觸；選擇性去除第二層間絕緣層在單元區(qū)域上的部分，并保留第二層間絕緣層在外圍區(qū)域上的部分；形成模型層，該模型層覆蓋單元區(qū)域的被去除第二層間絕緣層的部分以及第二接觸；形成通過模型層在單元區(qū)域中的部分的存儲(chǔ)節(jié)點(diǎn)；選擇性去除模型層以暴露存儲(chǔ)節(jié)點(diǎn)；形成覆蓋被暴露的存儲(chǔ)節(jié)點(diǎn)的電介質(zhì)層和板節(jié)點(diǎn)；形成覆蓋板節(jié)點(diǎn)的第三層間絕緣層；以及形成通過第三層間絕緣層的第三接觸，以便分別連接到板節(jié)點(diǎn)和第二接觸。
在另一實(shí)施例中，一種制造包括電容器和雙層金屬接觸的半導(dǎo)體器件的方法包括以下步驟在包括單元區(qū)域和外圍區(qū)域的半導(dǎo)體基板的外圍區(qū)域形成外圍電路的外圍晶體管的柵極；形成覆蓋柵極的第一層間絕緣層；形成第一接觸和第一外圍電路布線層圖案，該第一接觸和該第一外圍電路布線層圖案與柵極連接從而構(gòu)成外圍電路；形成覆蓋第一外圍電路布線層圖案的第二層間絕緣層；形成第二接觸和第二外圍電路布線層圖案，該第二接觸和該第二外圍電路布線層圖案通過第二層間絕緣層從而構(gòu)成外圍電路；選擇性去除第二層間絕緣層在單元區(qū)域上的部分而保留第二層間絕緣層在外圍區(qū)域上的部分；形成模型層，該模型層覆蓋半導(dǎo)體基板的被去除部分第二層間絕緣層的部分以及第二外圍電路布線層圖案；形成通過模型層在單元區(qū)域中的部分的存儲(chǔ)節(jié)點(diǎn)；選擇去除模型層以暴露存儲(chǔ)節(jié)點(diǎn)；形成覆蓋被暴露的存儲(chǔ)節(jié)點(diǎn)的電介質(zhì)層和板節(jié)點(diǎn)；形成覆蓋板節(jié)點(diǎn)的第三層間絕緣層；以及形成通過第三層間絕緣層的第三接觸，以便使該第三接觸分別連接至板節(jié)點(diǎn)和第二外圍電路布線層圖案。在另一實(shí)施例中，外圍電路可以包括傳感放大器，其傳感存儲(chǔ)在存儲(chǔ)節(jié)點(diǎn)中的數(shù)據(jù)。
制造半導(dǎo)體器件的方法的另一實(shí)施例還可以包括以下步驟形成位線，該位線通過第一層間絕緣層在單元區(qū)域上的部分絕緣；以及形成存儲(chǔ)節(jié)點(diǎn)接觸，該存儲(chǔ)節(jié)點(diǎn)接觸通過第一層間絕緣層，以分別連接至存儲(chǔ)節(jié)點(diǎn)。在另一實(shí)施例中，形成位線的步驟可以包括以下步驟在第一層間絕緣層中形成鑲嵌溝槽；以及形成填充該鑲嵌溝槽的位線。在另一實(shí)施例中，形成第一外圍電路布線層圖案的步驟可以包括以下步驟獲得外圍電路的外圍電路布線布局；從外圍電路布線布局提取第一外圍電路布線層圖案的布局、第二接觸的布局以及第二外圍電路的布局；形成暴露柵極的第一接觸孔，在第一層間絕緣層上形成填充第一接觸孔的第一外圍電路布線層；以及選擇性蝕刻第一電路布線層，以具有與第一外圍電路布線層圖案的布局相應(yīng)的構(gòu)造，從而形成第一接觸和第一外圍電路布線層圖案。在另一個(gè)實(shí)施例中，形成第二外圍電路布線層圖案的步驟可以包括以下步驟形成通過第二層間絕緣層的第二接觸孔，以具有與第二接觸的布局相應(yīng)的構(gòu)造；在第二層間絕緣層上形成填充第二接觸孔的第二外圍電路布線層；以及選擇性蝕刻第二外圍電路布線層，以便具有與第二外圍電路布線層圖案的布局相應(yīng)的構(gòu)造，從而形成第二接觸和第二外圍電路布線層圖案。在另一個(gè)實(shí)施例中，選擇去除第二層間絕緣層在單元區(qū)域上的部分的步驟可以包括以下步驟在第二層間絕緣層上形成暴露單元區(qū)域的掩模圖案；以及選擇性蝕刻第二層間絕緣層通過掩模圖案暴露的部分。在另一個(gè)實(shí)施例中，該方法還包括步驟在模型層與剩余的第二層間絕緣層之間的界面處形成蝕刻停止，該蝕刻停止延伸以覆蓋第二外圍電路布線層圖案，其中在去除模型層時(shí)蝕刻停止保護(hù)第二層間絕緣層。在另一實(shí)施例中，形成電介質(zhì)層和板節(jié)點(diǎn)的步驟可以包括以下步驟形成用于電介質(zhì)層和板節(jié)點(diǎn)的層，以延伸到去除模型層而暴露的蝕刻停止上；以及選擇性蝕刻與第二層間絕緣層的剩余部分交疊的部分電介質(zhì)層和板節(jié)點(diǎn)，從而圖案化板節(jié)點(diǎn)，其中連接至板節(jié)點(diǎn)的第三接觸設(shè)置在第二層間絕緣層的剩余部分上。在另一實(shí)施例中，該方法還包括在模型層上形成支撐層以支撐存儲(chǔ)節(jié)點(diǎn)的步驟。在一個(gè)實(shí)施例中，一種半導(dǎo)體器件包括單元區(qū)域和外圍區(qū)域；存儲(chǔ)節(jié)點(diǎn)，形成在單元區(qū)域中；第二接觸，形成在外圍區(qū)域上且通過第二層間絕緣層；電介質(zhì)層和板節(jié)點(diǎn)，覆蓋存儲(chǔ)節(jié)點(diǎn)，并且該電介質(zhì)層的末端和該板節(jié)點(diǎn)的末端延伸到第二層間絕緣層上；第三層間絕緣層，覆蓋板節(jié)點(diǎn)和第二層間絕緣層；以及第三接觸，貫通第三層間絕緣層，以便分別連接至板節(jié)點(diǎn)在第二層間絕緣層上的部分以及第二接觸。在另一實(shí)施例中，半導(dǎo)體器件可以包括半導(dǎo)體基板，包括單元區(qū)域和外圍區(qū)域；外圍晶體管和柵極，形成于半導(dǎo)體基板的外圍區(qū)域以構(gòu)成外圍區(qū)域；第一層間絕緣層，形成為覆蓋柵極；第一接觸和第一外圍電路布線層圖案，形成在第一層間絕緣層在外圍區(qū)域上的部分上，以連接至柵極并構(gòu)成外圍電路；第二層間絕緣層，形成在外圍區(qū)域上，以覆蓋第一外圍電路布線層圖案；第二接觸和第二外圍電路布線層圖案，形成為貫通第二層間絕緣層，以便構(gòu)成外圍電路；存儲(chǔ)節(jié)點(diǎn)，形成在第一層間絕緣層在單元區(qū)域中的部分上；電介質(zhì)層和板節(jié)點(diǎn)，覆蓋存儲(chǔ)節(jié)點(diǎn)，且末端延伸到第二層間絕緣層上；第三層間絕緣層，覆蓋板節(jié)點(diǎn)和第二層間絕緣層；以及第三接觸，貫通第三層間絕緣層以分別連接至板節(jié)點(diǎn)在第二層間絕緣層上的部分以及第二外圍電路布線層圖案。在另一實(shí)施例中，外圍電路可以包括傳感放大器，其傳感存儲(chǔ)在存儲(chǔ)節(jié)點(diǎn)中的數(shù)據(jù)。在另一實(shí)施例中，所述半導(dǎo)體器件還可以包括蝕刻停止，其形成在第二和第三層間絕緣層之間的界面處，并且延伸到第一層間絕緣層上以支撐存儲(chǔ)節(jié)點(diǎn)的下部的側(cè)面并將存儲(chǔ)節(jié)點(diǎn)與第二層間絕緣層隔離。在另一實(shí)施例中，第二接觸的高度可以是存儲(chǔ)節(jié)點(diǎn)的高度的45-70%。


以上及其他的方面、特征以及其他優(yōu)勢(shì)將通過以下結(jié)合附圖的詳細(xì)說明得到更清晰的理解，其中 圖I至4顯示依據(jù)本發(fā)明實(shí)施例的外圍電路的外圍電路布線布局；以及圖5至14是截面圖，顯示依據(jù)本發(fā)明實(shí)施例的包含電容器和雙層金屬接觸的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。
具體實(shí)施例方式在下文中，將參考附圖描述本發(fā)明的實(shí)施例。然而，這些實(shí)施例僅為說明性目的，并非意在限制本發(fā)明的范圍。本發(fā)明的實(shí)施例提供一種方法，通過在因半導(dǎo)體器件的設(shè)計(jì)規(guī)則快速減小而變得有限的基板面積中形成具有增加的高度的存儲(chǔ)節(jié)點(diǎn)來確保電容器的電容。另外，根據(jù)實(shí)施例，實(shí)質(zhì)上不可能通過單個(gè)圖案化工藝形成的外圍電路布線，諸如第一金屬層(MTO)，由兩個(gè)層組成的雙層形成，而不使用不能確保足夠的圖案化余量的雙圖案化工藝(DTP)。外圍電路布線的雙層中的上層和下層通過金屬接觸(第二 M0C)相互連接以構(gòu)成諸如傳感放大器(SA)的外圍電路。
如這里所使用的，術(shù)語(yǔ)“MT0 ”指連接外圍電路晶體管的外圍電路布線層，其形成在DRAM器件的外圍區(qū)域，以構(gòu)成如SA或子字驅(qū)動(dòng)器(SWD)的外圍電路。術(shù)語(yǔ)“M0C”指將外圍電路布線層與外圍晶體管連接的互聯(lián)接觸。在DRAM器件金屬布線中，每個(gè)金屬布線通常由意指第一金屬布線(Ml)和第二金屬布線(M2)的兩層構(gòu)成，將Ml與MOC連接的金屬接觸被稱為M1C。在本發(fā)明的實(shí)施例中，當(dāng)采用由兩個(gè)層構(gòu)成的MTO時(shí)，第二 MTO，也就是第二層，形成在存儲(chǔ)節(jié)點(diǎn)(SN)的高度的約一半處，從而增加MlC的圖案化余量?？紤]到通過采用第二 MTO作為第二層而形成的第二 MOC的圖案化余量和MlC的圖案化余量，MTO層形成在SN的高度的約一半之處，可以增加MlC的深度，從而可以防止接觸孔的尺寸增大，因此防止接觸孔間的橋接的發(fā)生。在此，第二 MOC可以具有相對(duì)大的節(jié)距，因此，即使當(dāng)用于第二 MOC的接觸孔的深度增加時(shí)，圖案化余量也沒有實(shí)質(zhì)上的損失，因此可以增加第二 MTO的高度。并且，由于第二 MTO的水平高度(level)可以增加至SN的高度的一半，可以減小板節(jié)點(diǎn)(PN)的臺(tái)階高度以增加PN的圖案化余量。因此，連接至板節(jié)點(diǎn)的 MlC可以更接近單元區(qū)域，從而減小設(shè)計(jì)規(guī)則，以減小半導(dǎo)體器件的芯片尺寸。另外，在圖案化第二 MTO后，形成用于停止SN的蝕刻的氮化硅層(Si3N4)，其填充在MTO之間，由此可以抑制由于MlC和MTO未對(duì)準(zhǔn)造成的沖現(xiàn)象(punch phenomenon)。在本發(fā)明的實(shí)施例中，第一 MTO層指“第一外圍電路布線層”，第二 MTO指“第二電路布線層”，第一 MOC指“第一接觸”，第二 MOC指“第二接觸”，MlC指“第三接觸”。圖I至4顯示依據(jù)本發(fā)明實(shí)施例的外圍電路的外圍電路布線的布局。參考圖I，外圍電路可以是用于感應(yīng)存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)的電路，如傳感放大器(SA)。外圍電路可以集成在外圍區(qū)域中，以控制集成在諸如DRAM存儲(chǔ)器的半導(dǎo)體器件的單元區(qū)域中的存儲(chǔ)單元的運(yùn)行。存儲(chǔ)單元可以包括形成在位線和字線間交叉處的單元晶體管。存儲(chǔ)單元還可以包括電容器，該電容器包括用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)節(jié)點(diǎn)且可以連接至單元晶體管的源極。讀取存儲(chǔ)在存儲(chǔ)節(jié)點(diǎn)中的數(shù)據(jù)的SA可以是包括將外圍晶體管相互連接的外圍電路布線的電路，其中外圍晶體管可以形成在外圍區(qū)域中。這樣的外圍電路布線由具有如圖I所示的布線布局10的圖案形成。對(duì)于30nm技術(shù)節(jié)點(diǎn)DRAM器件，外圍電路布線的圖案節(jié)距可以基于最小節(jié)距設(shè)置在73nm。第一金屬接觸(MlC)連接至第一金屬布線(Ml)。此處，如果電容器的存儲(chǔ)節(jié)點(diǎn)的高度是22000A或者更高從而確保電容器的電容，則MlC的深度(或高度)與存儲(chǔ)節(jié)點(diǎn)的高度相當(dāng)。如果具有約4000A厚度的層間絕緣層添加在其上，則存儲(chǔ)節(jié)點(diǎn)的高度將增加至約26000人。當(dāng)通過蝕刻形成用于此深MlC的接觸孔時(shí)，該接觸孔的側(cè)壁輪廓傾斜從而確保蝕刻特性和底部開口(opening)。因此，相鄰MlC間的間隔會(huì)變得更窄，從而相鄰的MlC之間會(huì)相互橋接。在本發(fā)明的實(shí)施例中，MlC的深度(或高度)降低，由此改善用于形成MlC的接觸孔工藝中的蝕刻余量和底部開口特性，并且有效地抑制MlC之間發(fā)生橋接。而且，當(dāng)將被連接MlC的外圍電路布線的圖案節(jié)距僅為基于最小節(jié)距的73nm且當(dāng)MlC連接至具有小尺寸的外圍電路布線圖案時(shí)，由于未對(duì)準(zhǔn)，它可能被連接至其他外圍電路布線圖案，由此造成短路。在本發(fā)明的實(shí)施例中，外圍電路布線不是由單層形成，而是由雙層形成，從而減輕布線圖案的短路問題。從圖I所示的設(shè)計(jì)為單層的外圍電路布線的布局10提取圖2所示的第一外圍布線層圖案的布局11和圖4所示的第二外圍電路布線層的布局15。圖2中的第一外圍電路布線層圖案510作為下層，第二外圍電路布線層圖案550作為上層。而且，提取圖3所示的互聯(lián)接觸530的布局13，以將第一外圍電路布線層圖案510連接到第二外圍電路布線層圖案550，使得第一外圍電路布線層圖案510和第二外圍電路布線層圖案550提供外圍電路(例如，SA電路)，其具有與圖I的外圍電路布線的布局10實(shí)質(zhì)上相同的布局。第一外圍電路布線層圖案510、第二外圍電路布線層圖案550和互連接觸530形成為具有雙層結(jié)構(gòu)，但被設(shè)計(jì)構(gòu)成具有與圖I的具有單層布局10的外圍電路實(shí)質(zhì)上相同的布局的外圍電路(例如，SA電路)。
如上所述，外圍電路布線形成為具有雙層結(jié)構(gòu)，由此第一外圍電路布線層圖案510的圖案節(jié)距可以基于最小節(jié)距設(shè)置為大于104nm，第二外圍電路布線層圖案550的圖案節(jié)距可以基于最小節(jié)距設(shè)置為大于156nm。因此，可以有效地克服由于圖案節(jié)距減小引發(fā)的問題，例如橋接或未對(duì)準(zhǔn)造成的短路或者沖缺陷(punch defects)。而且,相鄰互連接觸530之間的間隔可以設(shè)置為200nm或更大，而不同于用于具有單層結(jié)構(gòu)的外圍電路布線的MIC之間的間隔僅有73nm的情形。因此，可以有效地抑制接觸間的橋接的發(fā)生。而且，由于外圍電路布線層圖案510和550之間的節(jié)距增加，可以減小位線耦合電容，并減少信號(hào)的錯(cuò)配。圖5至14顯示依據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖以及制造該半導(dǎo)體器件的方法，該半導(dǎo)體器件包含電容器和雙層金屬接觸。雖然本發(fā)明的實(shí)施例以30nm技術(shù)節(jié)點(diǎn)DRAM存儲(chǔ)器件為例來闡明，但是它不僅可以應(yīng)用到具有更小技術(shù)節(jié)點(diǎn)的DRAM存儲(chǔ)器件，而且可以在金屬接觸的高度變高，難以確保金屬接觸之間的間隔時(shí)應(yīng)用。參考圖5,限定有源區(qū)域101的場(chǎng)層(field layer) 130形成在半導(dǎo)體基板100,如硅(Si)晶片上。場(chǎng)層130可以通過使半導(dǎo)體基板100經(jīng)歷淺溝槽隔離(STI)工藝而形成。STI工藝可以形成隔離溝槽110，在溝槽中形成由壁氧化物層、氮化硅(Si3N4)層和氧化硅(SiO2)層組成的襯里(liner) 120，然后形成填充隔離溝槽110的氧化硅層。在半導(dǎo)體器件100的單元區(qū)域中，可以形成構(gòu)成DRAM器件存儲(chǔ)單元的單元晶體管，并且，在圍繞單元區(qū)域的外圍區(qū)域中，可以形成外圍電路布線和外圍晶體管，它們構(gòu)成例如傳感放大器(SA)的外圍電路。外圍區(qū)域可以包括外圍電路區(qū)域或核心區(qū)域。這里，單元晶體管(未示出)可以具有埋置柵結(jié)構(gòu)，以確保在因設(shè)計(jì)規(guī)則的減小導(dǎo)致的有限的小面積內(nèi)增加溝道長(zhǎng)度。換句話說，單元晶體管可以形成為具有這樣的結(jié)構(gòu)，其中將埋置柵極的柵溝槽形成于半導(dǎo)體基板100的有源區(qū)域101，且單元柵極埋置在柵溝槽中。另外，在半導(dǎo)體基板100的外圍區(qū)域中，外圍晶體管的外圍柵極230可以形成在柵電介質(zhì)層210上。柵極230可以由多晶硅層231和鎢層233組成的雙層形成，或者由金屬層如氮化鈦(TiN)或鎢層形成。在外圍柵極230的側(cè)壁上可以貼附由諸如氮化硅的絕緣層形成的柵極間隔件250，并且，在柵極230上可以形成由諸如氮化硅的絕緣層形成的柵極蓋層(capping layer) 270。覆蓋柵極蓋層270和柵極間隔件250的保護(hù)層330可以以襯里的形式由諸如氮化硅的絕緣層形成。在半導(dǎo)體基板100的有源區(qū)域中，連接插塞(landing plug) 310可以形成為導(dǎo)電層，如多晶硅層。連接插塞310可以形成為將有源區(qū)域連接至位線410的互連接觸或者形成為連接到電容器的存儲(chǔ)節(jié)點(diǎn)的互連接觸。連接插塞310電連接位線410至單元區(qū)域中的單元晶體管的漏極，并且將電容器的存儲(chǔ)節(jié)點(diǎn)電連接至單元晶體管的源極。在形成有連接插塞310和外圍柵極230的半導(dǎo)體基板100上形成第一層間絕緣層350。第一層間絕緣層350可以包含絕緣層，如氧化硅。貫通第一層間絕緣層350以便連接到一些連接插塞310的位線410利用鑲嵌工藝(damascene process)形成。例如,位線410通過以下步驟形成使第一層間絕緣層350凹進(jìn)以形成鑲嵌溝槽、在鑲嵌溝槽中形成氮化鈦層(TiN)作為阻擋金屬層，然后在阻擋金屬層上形成鎢(W)層。在此，在位線410的側(cè)壁上，還可以形成位線間隔件(未示出)，以確保與存儲(chǔ)節(jié)點(diǎn)接觸610的橫向絕緣。然后，可以形成位線蓋層430用于使位線410的上面絕緣，位線蓋層430可以包含如氮化硅層的絕緣層。然后，可以通過自對(duì)準(zhǔn)接觸(SAC)工藝形成存儲(chǔ)節(jié)點(diǎn)接觸610，其貫通單元區(qū)域的第一層間絕緣層350以便連接到連接插塞310。在其上形成有位線4 10和存儲(chǔ)節(jié)點(diǎn)接觸610的半導(dǎo)體基板100上，在第一層間絕緣層350上形成第一外圍電路布線圖案510。形成第一接觸孔，該接觸與外圍柵極230對(duì)準(zhǔn)以暴露柵極230的上表面，并且，形成填充該第一接觸孔的第一外圍電路布線層?？梢酝ㄟ^沉積包含鈦/氮化鈦(Ti/TiN)的阻擋金屬(BM)層以及通過在該阻擋金屬層上沉積鎢層來填充該第一接觸孔而形成第一外圍電路布線層。在此，可以實(shí)施化學(xué)機(jī)械拋光(CMP)對(duì)鎢層進(jìn)行表面平坦化。然后，在第一外圍電路布線層上形成具有與圖2所示的第一外圍電路布線層圖案510的布局相對(duì)應(yīng)的構(gòu)造的掩模(未不出)，選擇性蝕刻第一外圍電路布線層的暴露部分，以形成第一外圍電路布線層圖案510。第一外圍電路布線層圖案510的填充第一接觸孔的部分設(shè)置為第一接觸512。參考圖6，在第一層間絕緣層350上形成覆蓋第一外圍電路布線層圖案510的第二層間絕緣層710。其可以通過沉積諸如氧化硅的絕緣材料，然后利用CMP平坦化該沉積材料來形成。這里，第二層間絕緣層710的高度或者厚度可以形成為與存儲(chǔ)節(jié)點(diǎn)的高度的約45-70%對(duì)應(yīng)。例如，當(dāng)形成的存儲(chǔ)節(jié)點(diǎn)的厚度為約22000人時(shí)，第二層間絕緣層710的厚度可以形成為約10000-15000A。雖然圖中沒有示出，但在沉積第二層間絕緣層710之前，可以通過沉積相對(duì)于氧化硅具有蝕刻選擇性的絕緣層(如氮化硅層)而形成覆蓋第一外圍電路布線層圖案510的第一蝕刻停止。利用掩模(未示出)和蝕刻工藝形成通過第二層間絕緣層710的第二接觸孔713。這里，第二接觸孔713的掩模形成為具有與圖3所示的互連接觸530的布局相對(duì)應(yīng)的構(gòu)造?？梢酝ㄟ^選擇性蝕刻第二層間絕緣層710的通過該掩模暴露的部分來形成第二接觸孔713。第二接觸孔713可以形成為與互連接觸530的位置相對(duì)應(yīng)。在此，第二接觸孔713應(yīng)當(dāng)與第一接觸孔或者第一外圍電路布線層圖案510的與第一接觸孔交疊的部分對(duì)準(zhǔn)，但是該交疊由于未對(duì)準(zhǔn)會(huì)有一定程度的偏差。當(dāng)交疊余量如上所述不足時(shí)，可以采用第一蝕刻停止(未示出)，由此防止第二接觸孔713暴露下層的有源區(qū)域101或者鄰近的柵極230。沉積填充第二接觸孔713的第二外圍電路布線層。例如，可以通過在第二層間絕緣層710上沉積鎢層以填充第二接觸孔713且對(duì)鎢層進(jìn)行CMP，形成第二外圍電路布線層。雖然圖中沒有顯示，可以在沉積鎢層之前形成包含氮化鈦(TiN)的阻擋金屬層。在第二外圍電路布線層上形成具有與第二外圍布線層圖案550的布局相應(yīng)的構(gòu)造的掩模(未示出)，并且選擇性蝕刻第二外圍電路布線層的暴露部分以形成第二外圍電路布線層圖案550。第二外圍電路布線層圖案的填充第二接觸孔713的部分設(shè)置為第二接觸530。第二接觸530設(shè)置為與圖3所示的互連接觸530的構(gòu)造相對(duì)應(yīng)。參考圖7，選擇性去除第二層間絕緣層710的形成在單元區(qū)域上的部分(參見圖6)，從而保留第二層間絕緣層710的形成在外圍區(qū)域上的剩余部分711以形成剩余第二層間絕緣層711。為此，在第二層間絕緣層710上形成暴露單元區(qū)域的掩模圖案712，并且選擇性蝕刻第二層間絕緣層710的通過掩模圖案712暴露的部分，由此暴露單元區(qū)域中的存儲(chǔ)節(jié)點(diǎn)接觸610的上表面。參考圖8，在剩余第二層間絕緣層711上形成覆蓋第二外圍電路布線層圖案5 50的第二蝕刻停止7 30。第二蝕刻停止7 30可以通過沉積厚度范圍為從數(shù)十人或200A至1000A的如氮化硅層的絕緣層來形成，該絕緣層相對(duì)于氧化硅具有蝕刻選擇性。第二蝕刻停止730將剩余第二層間絕緣層711與單元區(qū)域隔離，以保護(hù)剩余第二層間絕緣層711免受后續(xù)的電容器工藝影響。參考圖9，在第二蝕刻停止730上形成模型層(mold layer) 750，其用作用于給存儲(chǔ)節(jié)點(diǎn)塑形的模型。在圖案化和蝕刻單元區(qū)域中的模型層750時(shí)，第二蝕刻停止730可以用作蝕刻停止點(diǎn)。模型層750可以形成為多個(gè)具有不同蝕刻速率的絕緣層的疊層，使得給予存儲(chǔ)節(jié) 點(diǎn)形狀的通孔可以形成為具有足夠的深度。例如，模型層750可以形成為包括具有相對(duì)高蝕刻速率的磷硅酸鹽玻璃(PSG)層751和具有相對(duì)低蝕刻速率的等離子體增強(qiáng)四乙基正硅酸鹽(PE-TEOS)層753的疊層結(jié)構(gòu)。在一些情況中，模型層750還可以形成為PSG或TEOS的單層。模型層750可以形成為具有提供存儲(chǔ)節(jié)點(diǎn)所需高度的厚度，其中所需高度通過考慮將得到的電容器電容而決定。例如，模型層750可以形成為具有22000人或更大的厚度。可以在模型層750上形成支撐層。支撐層770可以支撐存儲(chǔ)節(jié)點(diǎn)的上部的側(cè)面，以防止存儲(chǔ)節(jié)點(diǎn)倒塌或傾斜。支撐層770可以包括相對(duì)于模型層750具有蝕刻選擇性的如氮化硅(Si3N4)層的絕緣層。在支撐層770上，可以形成保護(hù)蓋層780，從而在后續(xù)的蝕刻工藝中保護(hù)支撐層770，并且保護(hù)蓋層780可以包括氧化硅(SiO2)層。參考圖10，形成通過保護(hù)蓋層780、支撐層770和模型層750的第二通孔755，以暴露下層的存儲(chǔ)節(jié)點(diǎn)接觸610?？梢酝ㄟ^選擇性干蝕刻工藝形成第二通孔755。然后，通過沉積存儲(chǔ)節(jié)點(diǎn)層以填充通孔755且然后利用回蝕或者CMP工藝平坦化所沉積的存儲(chǔ)節(jié)點(diǎn)層而形成存儲(chǔ)節(jié)點(diǎn)810。存儲(chǔ)節(jié)點(diǎn)810可以包括諸如氮化鈦(TiN)的金屬層。存儲(chǔ)節(jié)點(diǎn)810形成為填充通孔755的柱狀。存儲(chǔ)節(jié)點(diǎn)難以形成為圓柱形，因?yàn)橥?55的深度為20000A或更大且通孔755的尺寸被大幅度減小以增加寬高比。然后，選擇去除部分保護(hù)蓋層780和支撐層770，以形成暴露部分模型層750的上表面(參見圖9)的開口 772。開口 772可以形成為設(shè)置在單元區(qū)域中，并且在開口 772形成期間，可選擇性地去除位于外圍區(qū)域中的部分保護(hù)蓋層780和支撐層770。開口 772可以用作通道，在選擇性去除部分模型層750以暴露存儲(chǔ)節(jié)點(diǎn)810的外側(cè)壁的工藝中，將濕蝕刻溶液引入該通道中。參考圖11，利用采用氧化蝕刻溶液如BOE(緩沖氧化蝕刻劑)或稀釋的氫氟酸(HF)溶液的濕法蝕刻來去除通過開口 772暴露的部分模型層750。濕法蝕刻溶液通過開口772接觸模型層750以去除部分模型層750，且隨后引入氧化蝕刻溶液以繼續(xù)去除部分模型層750。開口 772用作用于通過濕法蝕刻去除部分模型層750的通道，并且在沉積電介質(zhì)層和板節(jié)點(diǎn)層的后續(xù)工藝中也可以用作其中引入源極的通道。在濕法蝕刻工藝中，形成在外圍區(qū)域上的部分剩余第二層間絕緣層711被保留而沒有受到濕法蝕刻影響，因?yàn)樗呀?jīng)通過第二蝕刻停止730與單元區(qū)域隔離。參考圖12，電介質(zhì)層830形成在存儲(chǔ)節(jié)點(diǎn)810的外側(cè)壁上，在電介質(zhì)層830上沉積板節(jié)點(diǎn)層850。因此，獲得具有由于存儲(chǔ)節(jié)點(diǎn)810增加的高度而導(dǎo)致的增大的電容的電容器?？梢酝ㄟ^沉積具有高介電常數(shù)(k)的材料，如氧化鋯(ZrO2)來形成電介質(zhì)層830。或者，電介質(zhì)層830可以形成為氧化鋯-氧化鋁(Al2O3)-氧化鋯(ZAZ)的組合層?？梢酝ㄟ^沉積氮化鈦(TiN)和鎢(W)形成板節(jié)點(diǎn)層850。由于剩余第二層間絕緣層711在外圍區(qū)域上設(shè)置成下層，與沒有剩余第二層間絕緣層711的情形相比，板節(jié)點(diǎn)層在單元區(qū)域與外圍區(qū)域之間的臺(tái)階高度差可以減少約一半。因此，在隨后的板節(jié)點(diǎn)層850的圖案化工藝中，由于臺(tái)階高度降低，可以提高工藝余量。參考圖13，選擇性去除形成在外圍區(qū)域中的部分板節(jié)點(diǎn)層850和電介質(zhì)層830。選擇性去除與第二層間絕緣層711的剩余部分交疊的部分板節(jié)點(diǎn)層850。在此，由于臺(tái)階高度差減小，可以確保更高的蝕刻工藝余量，從而，圖案化的板節(jié)點(diǎn)850的末端可以設(shè)置得更接近單元區(qū)域。蝕刻工藝可以在第二蝕刻停止730上停止。然后，在暴露的第二蝕刻停止 730上沉積第三層間絕緣層370來覆蓋圖案化的板節(jié)點(diǎn)850。參考圖14，通過選擇性蝕刻工藝形成通過第三層間絕緣層370的第三接觸孔371和372。具體地，可以形成第三接觸的第一孔371和第三接觸的第二孔372，第三接觸的第一孔371與第二外圍電路布線層圖案550或者第二接觸530對(duì)準(zhǔn)，第三接觸的第二孔372連接至板節(jié)點(diǎn)850。由于剩余第二層間絕緣層711設(shè)置在第三接觸孔下方，所以第三接觸孔371和372的深度相當(dāng)于存儲(chǔ)節(jié)點(diǎn)810的高度的大約一半或更小。因此，可以減少未對(duì)準(zhǔn)的發(fā)生或者減小孔的尺寸，從而使第三接觸孔371和372之間的間隔變大。因此，可以減小板節(jié)點(diǎn)850的臺(tái)階高度,這樣,板節(jié)點(diǎn)850的末端可以更接近單元區(qū)域，由此與板節(jié)點(diǎn)850的末端連接的第三接觸孔372的位置可以更接近單元區(qū)域。然后，通過沉積導(dǎo)電層，例如，氮化鎢阻擋金屬層和鎢層來填充第三接觸孔371和372并且利用CMP平坦化沉積的導(dǎo)電層來形成第三接觸570和571。第三接觸570與第二外圍電路布線層圖案550或者第二接觸530對(duì)準(zhǔn)，由此，第三接觸570與第二接觸530 —起提供了將第一金屬布線(Ml) 900連接至半導(dǎo)體基板100或外圍柵極230的金屬接觸(MlC)。即使MlC的總深度(或者高度)隨著存儲(chǔ)節(jié)點(diǎn)810的高度增加而增加，但由于MlC由第二接觸530和第三接觸570的疊層構(gòu)成，所以仍可以有效地抑制接觸孔尺寸的增大。因此，每個(gè)都由第二接觸530和第三接觸570組成的相鄰MlC之間的間隔可以增大，從而可以有效地抑制由于MlC之間的間隔狹窄導(dǎo)致的在MlC之間發(fā)生橋接。由于由接觸530和570的堆疊構(gòu)成的MlC 530允許實(shí)際上形成的第二接觸530和第三接觸570的每個(gè)的高度減小，因此這些接觸的接觸孔的深度可以降低，從而確保堆疊余量。因此，可以有效防止由M1C530和570未對(duì)準(zhǔn)造成的短路或沖現(xiàn)象(punch phenomenon)。而且，由于第三接觸571可以設(shè)置得更接近單元區(qū)域，能夠減小第三接觸571與存儲(chǔ)節(jié)點(diǎn)810之間的間隔或者M(jìn)1C(由接觸530和570組成)與存儲(chǔ)節(jié)點(diǎn)810之間的間隔。因此，可以有效地減小包含這樣的金屬接觸和存儲(chǔ)節(jié)點(diǎn)810的半導(dǎo)體芯片的總體尺寸。形成第三接觸570和571之后，在第三層間絕緣層370上形成第一金屬布線(Ml) 900。第一金屬布線層(Ml) 900用作米用由第一層和第二層布線，也就是Ml和M2構(gòu)成的雙層布線結(jié)構(gòu)的DRAM器件中的第一層布線(Ml)。
如上所述，本發(fā)明可以提供包括電容器和金屬接觸的半導(dǎo)體器件及其制造方法，其中可以增加存儲(chǔ)節(jié)點(diǎn)的高度以獲得更高的電容，且同時(shí)可以有效地防止外圍電路布線和金屬接觸中缺陷的發(fā)生。而且，外圍電路布線形成為具有雙層結(jié)構(gòu)，由此可以增加外圍電路如傳感放大器(SA)中的外圍電路布線的圖案節(jié)距，從而可以利用單圖案化工藝來圖案化外圍電路布線，而不需要實(shí)施雙圖案化技術(shù)(DPT)工藝。另外，第二外圍電路布線的布線圖案和金屬接觸形成在存儲(chǔ)節(jié)點(diǎn)的高度的大約一半處，由此金屬接觸可以形成為具有由第一金屬接觸和第二金屬接觸組成的多層堆疊結(jié)構(gòu)。因此，可以提高形成第一和第二金屬接觸的每個(gè)的工藝余量，并且抑制第一和第二金屬接觸的接觸深度的增加。從而，可以有效地抑制相鄰金屬接觸孔之間的橋接的發(fā)生，以確保工藝余量，并金屬接觸與單元區(qū)域之間的間隔可以被減小，以減小設(shè)計(jì)規(guī)則，從而減小芯片的尺寸。以上公開的本發(fā)明的實(shí)施例僅作說明目的。本領(lǐng)域的技術(shù)人員可以理解，可以進(jìn) 行各種修改、增加和取代，而不超出所附權(quán)利要求中公開的本發(fā)明的范圍和精神。本申請(qǐng)要求2011年2月14日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的第10-2011-0012900號(hào)韓國(guó)申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過引用結(jié)合于此。
權(quán)利要求
1.一種制造包括電容器和雙層金屬接觸的半導(dǎo)體器件的方法，所述方法包括 在單元區(qū)域和外圍區(qū)域形成第二層間絕緣層； 形成貫通所述第二層間絕緣層在所述外圍區(qū)域上的部分的第二接觸； 選擇性去除所述第二層間絕緣層在所述單元區(qū)域上的部分，并保留所述第二層間絕緣層在所述外圍區(qū)域上的部分； 形成模型層，該模型層覆蓋所述單元區(qū)域的被去除所述第二層間絕緣層的部分以及所述第二接觸； 形成貫通所述模型層在所述單元區(qū)域中的部分的存儲(chǔ)節(jié)點(diǎn)； 選擇性去除所述模型層以暴露所述存儲(chǔ)節(jié)點(diǎn)； 形成覆蓋被暴露的所述存儲(chǔ)節(jié)點(diǎn)的電介質(zhì)層和板節(jié)點(diǎn)； 形成覆蓋所述板節(jié)點(diǎn)的第三層間絕緣層；以及 形成貫通所述第三層間絕緣層的第三接觸，以分別連接到所述板節(jié)點(diǎn)和所述第二接觸。
2.根據(jù)權(quán)利要求I所述的方法，還包括 在所述外圍區(qū)域上形成外圍電路的柵極； 形成覆蓋所述柵極的第一層間絕緣層； 形成位線，該位線通過所述第一層間絕緣層在所述單元區(qū)域上的部分絕緣； 形成存儲(chǔ)節(jié)點(diǎn)接觸，該存儲(chǔ)節(jié)點(diǎn)接觸貫通所述第一層間絕緣層，以分別連接至所述存儲(chǔ)節(jié)點(diǎn)；以及 在所述第一層間絕緣層的在所述外圍區(qū)域上的部分形成第一接觸，該第一接觸將所述第二接觸連接至所述柵極。
3.根據(jù)權(quán)利要求I所述的方法，其中選擇性去除所述第二層間絕緣層在所述單元區(qū)域上的部分包括 在所述第二層間絕緣層上形成用于暴露所述單元區(qū)域的掩模圖案；以及 選擇性蝕刻所述第二層間絕緣層通過所述掩模圖案暴露的部分。
4.根據(jù)權(quán)利要求I所述的方法，還包括 在所述模型層與剩余的所述第二層間絕緣層之間的界面處形成蝕刻停止，該蝕刻停止延伸以覆蓋第二外圍電路布線層圖案，其中當(dāng)去除所述模型層時(shí)所述蝕刻停止保護(hù)所述第二層間絕緣層。
5.根據(jù)權(quán)利要求4所述的方法，其中形成所述電介質(zhì)層和所述板節(jié)點(diǎn)包括 形成用于所述電介質(zhì)層和所述板節(jié)點(diǎn)的層，以延伸到所述蝕刻停止上；以及 選擇性蝕刻用于所述板節(jié)點(diǎn)和所述電介質(zhì)層的與所述第二層間絕緣層的剩余部分交疊的部分，從而圖案化所述板節(jié)點(diǎn)， 其中連接至所述板節(jié)點(diǎn)的所述第三接觸設(shè)置在所述第二層間絕緣部分的剩余部分上。
6.根據(jù)權(quán)利要求I所述的方法，還包括 在所述模型層上形成支撐所述存儲(chǔ)節(jié)點(diǎn)的支撐層。
7.—種制造包括電容器和雙層金屬接觸的半導(dǎo)體器件的方法，所述方法包括 在包括單元區(qū)域和外圍區(qū)域的半導(dǎo)體基板的外圍區(qū)域上形成外圍電路的外圍晶體管的柵極；形成覆蓋所述柵極的第一層間絕緣層； 形成第一接觸和第一外圍電路布線層圖案，該第一接觸和該第一外圍電路布線層圖案與所述柵極連接從而構(gòu)成所述外圍電路； 形成覆蓋所述第一外圍電路布線層圖案的第二層間絕緣層； 形成第二接觸和第二外圍電路布線層圖案，該第二接觸和該第二外圍電路布線層圖案貫通所述第二層間絕緣層從而構(gòu)成所述外圍電路； 選擇性去除所述第二層間絕緣層在所述單元區(qū)域上的部分而保留所述第二層間絕緣層在所述外圍區(qū)域上的部分； 形成模型層，該模型層覆蓋所述半導(dǎo)體基板的被去除部分所述第二層間絕緣層的部分以及所述第二外圍電路布線層圖案； 形成貫通所述模型層在所述單元區(qū)域中的部分的存儲(chǔ)節(jié)點(diǎn)； 選擇去除所述模型層以暴露所述存儲(chǔ)節(jié)點(diǎn)； 形成覆蓋被暴露的所述存儲(chǔ)節(jié)點(diǎn)的電介質(zhì)層和板節(jié)點(diǎn)； 形成覆蓋所述板節(jié)點(diǎn)的第三層間絕緣層；以及 形成貫通所述第三層間絕緣層的第三接觸，以使該第三接觸分別連接至所述板節(jié)點(diǎn)和所述第二外圍電路布線層圖案。
8.根據(jù)權(quán)利要求7所述的方法，其中所述外圍電路包括傳感放大器，該傳感放大器傳感存儲(chǔ)在存儲(chǔ)節(jié)點(diǎn)中的數(shù)據(jù)。
9.根據(jù)權(quán)利要求7所述的方法，還包括 形成位線，該位線通過所述第一層間絕緣層在所述單元區(qū)域上的部分而絕緣；以及形成存儲(chǔ)節(jié)點(diǎn)接觸，該存儲(chǔ)節(jié)點(diǎn)接觸貫通所述第一層間絕緣層以分別連接至所述存儲(chǔ)節(jié)點(diǎn)。
10.根據(jù)權(quán)利要求9所述的方法，其中形成所述位線包括 在所述第一層間絕緣層中形成鑲嵌溝槽；以及 填充所述鑲嵌溝槽形成所述位線。
11.根據(jù)權(quán)利要求7所述的方法，其中形成所述第一外圍電路布線層圖案包括 獲得外圍電路的外圍電路布線布局； 從所述外圍電路布線布局提取所述第一外圍電路布線層圖案的布局、所述第二接觸的布局以及所述第二外圍電路的布局； 形成暴露所述柵極的第一接觸孔，在所述第一層間絕緣層上形成填充所述第一接觸孔的所述第一外圍電路布線層；以及 選擇性蝕刻所述第一電路布線層，以具有與所述第一外圍電路布線層圖案的布局相應(yīng)的構(gòu)造，從而形成所述第一接觸和所述第一外圍電路布線層圖案。
12.根據(jù)權(quán)利要求7所述的方法，其中形成所述第二外圍電路布線層圖案包括 形成貫通所述第二層間絕緣層的所述第二接觸孔，以具有與所述第二接觸的布局相應(yīng)的構(gòu)造； 在所述第二層間絕緣層上形成填充所述第二接觸孔的所述第二外圍電路布線層；以及選擇性蝕刻所述第二外圍電路布線層，以具有與所述第二外圍電路布線層圖案的布局相應(yīng)的構(gòu)造，從而形成所述第二接觸和所述第二外圍電路布線層圖案。
13.根據(jù)權(quán)利要求7所述的方法，其中選擇性去除所述第二層間絕緣層在所述單元區(qū)域上的部分包括 在所述第二層間絕緣層上形成暴露所述單元區(qū)域的掩模圖案；以及 選擇性蝕刻所述第二層間絕緣層 通過所述掩模圖案暴露的部分。
14.根據(jù)權(quán)利要求7所述的方法，還包括 在所述模型層與剩余的所述第二層間絕緣層之間的界面處形成蝕刻停止，該蝕刻停止延伸以覆蓋所述第二外圍電路布線層圖案，其中在去除所述模型層時(shí)所述蝕刻停止保護(hù)所述第二層間絕緣層。
15.根據(jù)權(quán)利要求14所述的方法，其中形成所述電介質(zhì)層和所述板節(jié)點(diǎn)包括 形成用于所述電介質(zhì)層和所述板節(jié)點(diǎn)的層，以延伸到去除所述模型層而暴露的所述蝕刻停止上；以及 選擇性蝕刻與所述第二層間絕緣層的剩余部分交疊的部分所述電介質(zhì)層和所述板節(jié)點(diǎn)，從而圖案化所述板節(jié)點(diǎn)， 其中連接至所述板節(jié)點(diǎn)的所述第三接觸設(shè)置在所述第二層間絕緣層的剩余部分上。
16.根據(jù)權(quán)利要求7所述的方法，還包括 在所述模型層上形成支撐層以支撐所述存儲(chǔ)節(jié)點(diǎn)。
17.一種半導(dǎo)體器件，包括 單元區(qū)域和外圍區(qū)域； 存儲(chǔ)節(jié)點(diǎn)，形成在所述單元區(qū)域中； 第二接觸，貫通形成在所述外圍區(qū)域上的第二層間絕緣層； 電介質(zhì)層和板節(jié)點(diǎn)，覆蓋所述存儲(chǔ)節(jié)點(diǎn)，并且該電介質(zhì)層的末端和該板節(jié)點(diǎn)的末端延伸到所述第二層間絕緣層上； 第三層間絕緣層，覆蓋所述板節(jié)點(diǎn)和所述第二層間絕緣層；以及第三接觸，貫通所述第二層間絕緣層，以分別連接至所述板節(jié)點(diǎn)在所述第二層間絕緣層上的部分以及所述第二接觸。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，還包括 外圍晶體管的柵極，形成在所述外圍區(qū)域上以構(gòu)成外圍電路； 覆蓋所述柵極的第一層間絕緣層； 位線，通過所述第一層間絕緣層在所述單元區(qū)域上的部分被絕緣； 存儲(chǔ)節(jié)點(diǎn)接觸，貫通所述第一層間絕緣層，以分別與所述存儲(chǔ)節(jié)點(diǎn)連接；以及第一接觸，貫通所述第一層間絕緣層在所述外圍區(qū)域上的部分，以將所述第二接觸連接至所述柵極。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，還包括蝕刻停止，該蝕刻停止形成在所述第二層間絕緣層和所述第三層間絕緣層之間的界面處并且延伸到所述第一層間絕緣層上以支撐所述存儲(chǔ)節(jié)點(diǎn)的下部的側(cè)面并將所述存儲(chǔ)節(jié)點(diǎn)與所述第三層間絕緣層隔離。
20.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件還包括支撐層，該支撐層支撐所述存儲(chǔ)節(jié)點(diǎn)的上部，其中所述存儲(chǔ)節(jié)點(diǎn)形成為柱形。
21.一種半導(dǎo)體器件，包括 半導(dǎo)體基板，包括單元區(qū)域和外圍區(qū)域；外圍晶體管和柵極，形成于所述半導(dǎo)體基板的所述外圍區(qū)域以構(gòu)成外圍區(qū)域； 第一層間絕緣層，形成為覆蓋所述柵極； 第一接觸和第一外圍電路布線層圖案，形成在所述第一層間絕緣層在所述外圍區(qū)域上的部分上，以連接至所述柵極并構(gòu)成所述外圍電路； 第二層間絕緣層，形成在所述外圍區(qū)域上，以覆蓋所述第一外圍電路布線層圖案； 第二接觸和第二外圍電路布線層圖案，形成為貫通所述第二層間絕緣層，以構(gòu)成所述外圍電路； 存儲(chǔ)節(jié)點(diǎn)，形成在所述第一層間絕緣層在所述單元區(qū)域中的部分上； 電介質(zhì)層和板節(jié)點(diǎn)，覆蓋所述存儲(chǔ)節(jié)點(diǎn)，且末端延伸到所述第二層間絕緣層上； 第三層間絕緣層，覆蓋所述板節(jié)點(diǎn)和所述第二層間絕緣層；以及第三接觸，貫通所述第二層間絕緣層以分別連接至所述板節(jié)點(diǎn)在所述第二層間絕緣層上的部分以及所述第二外圍電路布線層圖案。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中所述外圍電路包括傳感放大器，該傳感放大器傳感存儲(chǔ)在所述存儲(chǔ)節(jié)點(diǎn)中的數(shù)據(jù)。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件包括 位線，通過所述第一層間絕緣層在所述單元區(qū)域中的部分被絕緣；以及 存儲(chǔ)節(jié)點(diǎn)接觸，貫通所述第一層間絕緣層，以分別與所述存儲(chǔ)節(jié)點(diǎn)連接。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件還包括蝕刻停止，該蝕刻停止形成在所述第二層間絕緣層和所述第三層間絕緣層之間的界面處且延伸到所述第一層間絕緣層上以支撐所述存儲(chǔ)節(jié)點(diǎn)的下部的側(cè)面并將所述存儲(chǔ)節(jié)點(diǎn)與所述第三層間絕緣層隔離。
25.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件還包括支撐層，該支撐層支撐所述存儲(chǔ)節(jié)點(diǎn)的上部。
26.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中所述第二接觸的高度是所述存儲(chǔ)節(jié)點(diǎn)的高度的45% -70%。
全文摘要
本發(fā)明公開一種包括電容器和雙層金屬接觸的半導(dǎo)體器件及其制造方法。該方法包括形成外圍電路的外圍晶體管的柵極；在第一層間絕緣層形成第一接觸和第一外圍電路布線層圖案；形成第二接觸和第二外圍電路布線層圖案；選擇去除第二層間絕緣層在單元區(qū)域中的部分；形成覆蓋第二外圍電路布線層圖案的模型層；形成貫通該模型層的存儲(chǔ)節(jié)點(diǎn)；去除該模型層；形成覆蓋存儲(chǔ)節(jié)點(diǎn)的電介質(zhì)層和板節(jié)點(diǎn)；形成第三層間絕緣層；以及形成貫通第三層間絕緣層的第三接觸。
文檔編號(hào)H01L21/768GK102655151SQ20121014357
公開日2012年9月5日 申請(qǐng)日期2012年2月14日 優(yōu)先權(quán)日2011年2月14日
發(fā)明者姜春守 申請(qǐng)人:海力士半導(dǎo)體有限公司