技術(shù)編號：9304677
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。 本發(fā)明屬于VLSI工藝制造中的光刻，特別是一種基于分解成本最小化 和合法化的三圖樣光刻布局分解方法。背景技術(shù) 在當(dāng)前的VLSI光刻制造中，集成電路規(guī)模的不斷增大及單元尺寸的不斷減小。對 于22nm以下規(guī)格的單元，傳統(tǒng)的光刻技術(shù)已經(jīng)不能滿足需求；而對于先進(jìn)的極紫外光刻 EUV，由于光源和材料等原因，還不能在工業(yè)上得以推廣。因此，多重圖樣光刻分解技術(shù)的提 出，無疑是整個光刻發(fā)展過渡時期的良策，三重圖樣光刻技術(shù)就是這樣一種方法，對其研究 可以很好的解決大規(guī)模集...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。