技術(shù)編號：9201780
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。在使用TSV(Through-Silicon Via,穿娃通孔)的結(jié)構(gòu)中，芯片的層疊數(shù)越多則TSV的數(shù)量增加，從而導致TSV與硅基板之間的寄生電容增大。發(fā)明內(nèi)容本發(fā)明的實施方式提供一種可以降低貫通電極部分的寄生電容的。根據(jù)實施方式，半導體裝置包括第I芯片、第2芯片、及第3芯片。所述第I芯片包含??第I半導體層，具有第I電路面、及所述第I電路面的相反側(cè)的第I背面；第I配線層，設(shè)置在所述第I電路面；及第I貫通電極，貫通所述第I半導體層而設(shè)置，并連接于所述第I配...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。