技術(shù)編號(hào)：8488842
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。為了跟上超大規(guī)模集成電路(Ultra Large Scale Integrat1n, ULSI)的飛速的發(fā)展，半導(dǎo)體器件的制作工藝變得越來越復(fù)雜和精細(xì)。為了進(jìn)一步減小半導(dǎo)體器件的特征尺寸，同時(shí)提升半導(dǎo)體器件的性能，當(dāng)前的集成電路制造逐漸由先形成柵極，然后進(jìn)行離子注入以形成源區(qū)和漏區(qū)的前柵工藝，轉(zhuǎn)變?yōu)楹髺殴に?gate last)。后柵工藝先形成偽柵(dummy gate),然后形成源區(qū)和漏區(qū),再覆蓋層間介質(zhì)層，并去除偽柵以在層間介質(zhì)層中形成柵溝槽，再用金屬...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。