技術(shù)編號：8399379
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。[000U本公開設(shè)及晶片剝離（debonding)，更具體地，設(shè)及用于操作晶片化andler wafer)剝離的先進(jìn)方法。背景技術(shù) S維（3D)巧片技術(shù)包括3D集成電路（1C)和3D封裝體。3D巧片技術(shù)由于允許將 更復(fù)雜的電路與更短的電路路徑更大程度地集成，帶來了更快的性能和降低的能耗，因而 正得到廣泛的重視。在3D1C中，多個薄的娃晶片層垂直層疊并互連從而產(chǎn)生由整個疊層 構(gòu)成的單個集成電路。在3D封裝體中，多個分立的1C被層疊、互連并且封裝在一起。 用于...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。