技術(shù)編號：81054
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。技術(shù)領(lǐng)域本申請涉及半導(dǎo)體器件中的晶體管柵導(dǎo)體結(jié)構(gòu)領(lǐng)域。具體地，本發(fā)明涉及形成無邊框(borderless)柵結(jié)構(gòu)的方法和由此形成的裝置。 背景技術(shù)在半導(dǎo)體器件的制造中保持成本和性能具有競爭性的需要促使連續(xù)地增加集成電路中的器件密度。為了便于增加器件密度，不斷需要新技術(shù)以減小這些半導(dǎo)體器件的尺寸。 不斷增加器件密度的努力在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)，例如在場效應(yīng)晶體管(FET)的設(shè)計和制造中特別強(qiáng)烈。FET幾乎可以用在所有類型的集成電路(即，微處理器、存儲器等)設(shè)計中。增加器件密度的一個結(jié)構(gòu)是“無邊框觸...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。