技術編號：7559492
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及至少包含兩個傳輸溝道的半導體電荷耦合器件，該溝道被限定在表面處，彼此相鄰，具有平行的電荷傳輸方向，在表面上形成時鐘電極的各排，沿電荷傳輸溝道的縱向方向延伸，用于施加時鐘電壓，可控制地存貯代表位于電荷傳輸溝道中的電荷存貯區(qū)的電荷包信號，還用于當在兩個電荷傳輸溝道之間至少形成一個連接溝道時，把電荷包從一個電荷存貯區(qū)傳到下一個電荷存貯區(qū)，由溝道限制區(qū)限制該溝道，并且通過連接溝道，把電荷包從第一個電荷傳輸溝道的一個電荷存貯區(qū)傳到第二個電荷傳輸溝道。本器件...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。