技術編號：7545816
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明公開了一種可容錯的分形拓撲電路網絡結構，包括一個或多個基礎電路單元，基礎電路單元包括三個開關和兩個功能元件，第一開關的第一端與第一功能元件的第一端連接并作為基礎電路單元的第一連接端，第一開關的第二端分別與第二功能元件的第一端和第二開關的第一端連接，第一功能元件的第二端分別與第二開關的第二端和第三開關的第一端連接，第二功能元件的第二端和第三開關的第二端連接并作為基礎電路單元的第二連接端。本發(fā)明所述電路拓撲結構基于分形設計理論，能夠簡單、方便地實現復雜串...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。