技術(shù)編號：7541785
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及。期望降低對于脈沖輸出信號的定時(shí)調(diào)整而要由CPU執(zhí)行的計(jì)算量或內(nèi)置存儲器中的所需存儲空間量。脈沖生成電路的相位運(yùn)算電路中的數(shù)字乘法電路通過使在相位調(diào)整數(shù)據(jù)寄存器中的相位角改變值乘以在周期數(shù)據(jù)寄存器中的計(jì)數(shù)最大值Nmax，來生成乘法輸出信號。數(shù)字除法電路通過使乘法輸出信號除以一個周期的相位角360度，來生成除法輸出信號。數(shù)字加法電路將除法輸出信號與上升設(shè)定/下降設(shè)定計(jì)數(shù)值相加，并且減法電路從這些值中減去除法輸出信號。加法和減法生成使相位延遲/提前相...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。