技術(shù)編號(hào):7531726
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及DAC(數(shù)/模轉(zhuǎn)換器)和DLL(延遲鎖定環(huán))領(lǐng)域,特別是涉及基于升降編碼(escalator code)的DAC和DLL。背景技術(shù) 附著在印刷電路板(PCB)上的新集成電路,例如同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、RAMBUS DRAM等等,包括DLL(延遲鎖定環(huán))電路。DLL電路在內(nèi)部時(shí)鐘和例如由存儲(chǔ)控制器提供的外部基準(zhǔn)或系統(tǒng)時(shí)鐘之間維持預(yù)定的相位關(guān)系。在其最簡(jiǎn)單的形式中,DLL具有可編程延遲線和一些控制邏輯塊。延遲線產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)的延遲信...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
該類技術(shù)注重原理思路,無完整電路圖,適合研究學(xué)習(xí)。