技術編號：7525970
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路測試，特別是對超大規(guī)模集成電路的內建自測試(Built-in Self-Test)方法中測試數(shù)據壓縮方法。二背景技術集成電路技術的發(fā)展使得可在一個芯片中集成數(shù)以億計的器件，并且可以 集成預先設計和經過驗證的IP芯核，如存儲器核，微處理器核，DSP核等。這 種多元化的集成芯片已經成為能處理各種信息的集成系統(tǒng)，被稱為片上系統(tǒng)或 系統(tǒng)芯片SOC。 SOC大大降低了系統(tǒng)成本，縮短了設計周期，加快了產品上市 時間，但是SOC產品的測試面臨越來越多的...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。