技術編號：7517222
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種PLL電路，并且尤其涉及被提供有具有低增益輸入和高增益輸入 的壓控振蕩器(VCO)的PLL電路。背景技術近年來，PLL(鎖相環(huán))電路被經常用作被安裝在半導體器件上的振蕩器電路。PLL 電路控制輸出信號的振蕩頻率使得基準信號和輸出信號的相位同步。圖12是在USP 6，680，632中公布的PLL電路的框圖。在圖12中，PLL電路100 包括分頻器102和112、相位比較器104、電荷泵電路106、低通濾波器108、被提供有緩沖器 114和116...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。