技術(shù)編號：7511291
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明有關(guān)于一種用來檢測一輸入信號的一相位的裝置及其相關(guān)方法，尤指一種應(yīng)用延遲鎖相回路(Delay-Locked Loop ， DLL)電路以檢測輸入 信號的相位的裝置及其相關(guān)方法(APPARATUS AND RELATED METHOD FOR DETECTING PHASE OF INPUT DATA)。背景技術(shù)許多高速串行接口 (例如通用序列總線(Universal Serial Bus, USB) 2.0 或高解析多媒體影音接口 (High-def...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學習。