技術編號：7508545
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及使用與外部電源電壓不同的內部電源電壓的半導體集成電路，特別是涉及在內部使用的電壓比外部電源低的半導體集成電路。 背景技術 在以往的半導體集成電路中，是將外部供給的電壓降壓后產生內部電壓，將采用該內部電壓作為MOS晶體管運行電壓的技術用于含有微小的MOS晶體管的半導體集成電路。圖5所示就是以往的半導體集成電路的電源降壓電路周圍的構成。其中具有運行時用電源降壓電路50、待機時用電源降壓電路51、MOS電路組52、VREF發(fā)生電路53、緩沖器54。電源...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。