技術(shù)編號(hào)：7507093
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及電子電路，尤其涉及一種鎖相環(huán)頻率鎖定的判斷方法及電路。背景技術(shù) PLL(鎖相環(huán))作為系統(tǒng)相位誤差控制部分，是模擬芯片系統(tǒng)和數(shù)?；旌闲酒到y(tǒng)中常用的重要模塊，其作用是實(shí)現(xiàn)參考輸入時(shí)鐘頻率和輸出時(shí)鐘頻率的鎖定。PLL是否實(shí)現(xiàn)時(shí)鐘頻率的鎖定需要通過(guò)時(shí)鐘判斷模塊進(jìn)行判定。通過(guò)對(duì)PLL輸出時(shí)鐘狀態(tài)的判斷可以確定芯片是否可以開始穩(wěn)定工作，以及實(shí)際運(yùn)行的性能。比如，若在時(shí)鐘頻率未達(dá)到系統(tǒng)要求時(shí)，即告知后級(jí)數(shù)字系統(tǒng)可以開始工作，則會(huì)產(chǎn)生誤碼等重要隱患。頻率鎖定檢...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。